JP2000323477A - 半導体装置の配線構造 - Google Patents
半導体装置の配線構造Info
- Publication number
- JP2000323477A JP2000323477A JP2000135950A JP2000135950A JP2000323477A JP 2000323477 A JP2000323477 A JP 2000323477A JP 2000135950 A JP2000135950 A JP 2000135950A JP 2000135950 A JP2000135950 A JP 2000135950A JP 2000323477 A JP2000323477 A JP 2000323477A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive layer
- backup
- wiring structure
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 6
- 239000002245 particle Substances 0.000 claims abstract description 5
- 229910052723 transition metal Inorganic materials 0.000 claims description 17
- 150000003624 transition metals Chemical class 0.000 claims description 17
- 229910045601 alloy Inorganic materials 0.000 claims description 9
- 239000000956 alloy Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 239000011733 molybdenum Substances 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 230000007704 transition Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 153
- 239000011800 void material Substances 0.000 description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 16
- 229910052782 aluminium Inorganic materials 0.000 description 14
- 230000035882 stress Effects 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000007740 vapor deposition Methods 0.000 description 9
- 239000010408 film Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000008646 thermal stress Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000005012 migration Effects 0.000 description 4
- 238000013508 migration Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 239000013077 target material Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 238000004581 coalescence Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1068—Formation and after-treatment of conductors
- H01L2221/1073—Barrier, adhesion or liner layers
- H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】エレクトロマイグレーション（以下、ＥＭと称
す）による配線損傷を防止することを可能にする半導体
装置の配線構造を提供する。 【解決手段】半導体基板６１と、前記の半導体基板６１
上に形成された絶縁層６５と、前記絶縁層６５上に形成
された第１バックアップ層６７と、前記第１バックアッ
プ層６７上に形成された第１伝導層６９と、前記第１伝
導層６９上に形成された第２バックアップ層７１と、前
記第２バックアップ層７１上に形成された第２伝導層７
３と、前記第２伝導層７３上に形成された第３バックア
ップ層７５を備える。第２バックアップ層７１の下部と
上部にアルミニウム合金で粒子構造が異なる第１伝導層
６９と第２伝導層７３とを配置することにより、第１伝
導層６９と第２伝導層７３の同一地点でボイドを形成す
る確率を少なくしてＥＭによる配線の損傷を防止する。
す）による配線損傷を防止することを可能にする半導体
装置の配線構造を提供する。 【解決手段】半導体基板６１と、前記の半導体基板６１
上に形成された絶縁層６５と、前記絶縁層６５上に形成
された第１バックアップ層６７と、前記第１バックアッ
プ層６７上に形成された第１伝導層６９と、前記第１伝
導層６９上に形成された第２バックアップ層７１と、前
記第２バックアップ層７１上に形成された第２伝導層７
３と、前記第２伝導層７３上に形成された第３バックア
ップ層７５を備える。第２バックアップ層７１の下部と
上部にアルミニウム合金で粒子構造が異なる第１伝導層
６９と第２伝導層７３とを配置することにより、第１伝
導層６９と第２伝導層７３の同一地点でボイドを形成す
る確率を少なくしてＥＭによる配線の損傷を防止する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の配線構
造に関するもので、特にエレクトロマイグレーションに
よる配線の損傷を防止することを可能にする半導体装置
の配線構造に関する。
造に関するもので、特にエレクトロマイグレーションに
よる配線の損傷を防止することを可能にする半導体装置
の配線構造に関する。
【０００２】
【従来の技術】アルミニウム薄膜は、シリコン集積回路
(以下ＩＣと称する)の製造工程で最も広く使用されてい
る配線構造である。アルミニウムは低抵抗（２．７μΩ
／cm）の伝導体であり、シリコン酸化膜(ＳiＯ2)及びシ
リコン層への接着性に優れる一方、溶融温度が低い（６
６０℃）、共晶温度が低い（５７７℃）というアルミニ
ウム薄膜における主要な制約事項を有する。加えて、ヒ
ロック（突起）が相対的に低い工程温度（３００℃以
上）で形成され、エレクトロマイグレーション(以下Ｅ
Ｍと称する)に相対的に脆弱な耐性を有している。
(以下ＩＣと称する)の製造工程で最も広く使用されてい
る配線構造である。アルミニウムは低抵抗（２．７μΩ
／cm）の伝導体であり、シリコン酸化膜(ＳiＯ2)及びシ
リコン層への接着性に優れる一方、溶融温度が低い（６
６０℃）、共晶温度が低い（５７７℃）というアルミニ
ウム薄膜における主要な制約事項を有する。加えて、ヒ
ロック（突起）が相対的に低い工程温度（３００℃以
上）で形成され、エレクトロマイグレーション(以下Ｅ
Ｍと称する)に相対的に脆弱な耐性を有している。
【０００３】エレクトロマイグレーションとは、伝導体
に電流を加えた時の伝導体（例えばＡｌ）原子やイオン
の移動を意味し、このイオン等は伝導体中を流れる高密
度の電子流から運動量を得て移動する。かかるイオン等
の流動は、ベーカンシーを蓄積し、金属配線にボイドを
形成する。前記のボイドは、その大きさが成長して伝導
性配線のオープン性(Open Circuit)の不良を招来する。
一般的に伝導性配線の電流密度が増加することにより動
作温度が上昇する時に不良速度は増加される。段差が大
きい部分で配線が薄い現象(Thinning)は、電流密度を増
加させてＥＭ不良速度を加速させる。
に電流を加えた時の伝導体（例えばＡｌ）原子やイオン
の移動を意味し、このイオン等は伝導体中を流れる高密
度の電子流から運動量を得て移動する。かかるイオン等
の流動は、ベーカンシーを蓄積し、金属配線にボイドを
形成する。前記のボイドは、その大きさが成長して伝導
性配線のオープン性(Open Circuit)の不良を招来する。
一般的に伝導性配線の電流密度が増加することにより動
作温度が上昇する時に不良速度は増加される。段差が大
きい部分で配線が薄い現象(Thinning)は、電流密度を増
加させてＥＭ不良速度を加速させる。
【０００４】そこで、耐ＥＭ性を有するＩＣ配線を作る
ための配線構造とその配線工程とが多数提案されてお
り、例えば、３層膜からなる配線構造のうちの上部膜と
下部膜とをＥＭ耐性金属とし、中間層をアルミニウムと
するサンドイッチ構造が提案されている。
ための配線構造とその配線工程とが多数提案されてお
り、例えば、３層膜からなる配線構造のうちの上部膜と
下部膜とをＥＭ耐性金属とし、中間層をアルミニウムと
するサンドイッチ構造が提案されている。
【０００５】かかる配線構造は、図２（ａ）に示すよう
に、半導体基板１１上に厚い絶縁層１５を蒸着形成し、
絶縁層上に第１バックアップ層１７、伝導層１９及び第
２バックアップ層２１を連続的に蒸着形成し、次いで、
写真−食刻工程により、第１バックアップ層／伝導層／
第２バックアップ層の３層構造の配線３９をパターニン
グする。そしてその配線３９上に保護層（図示しない）
を蒸着形成することによって製造される。
に、半導体基板１１上に厚い絶縁層１５を蒸着形成し、
絶縁層上に第１バックアップ層１７、伝導層１９及び第
２バックアップ層２１を連続的に蒸着形成し、次いで、
写真−食刻工程により、第１バックアップ層／伝導層／
第２バックアップ層の３層構造の配線３９をパターニン
グする。そしてその配線３９上に保護層（図示しない）
を蒸着形成することによって製造される。
【０００６】前記において絶縁層１５はシリコン酸化膜
（ＳｉＯ２）で気相成長法（以下ＣＶＤと称する)によ
り蒸着形成される。第１バックアップ層１７及び第２バ
ックアップ層２１はチタニウム（Ｔｉ）、タングステン
（Ｗ）、モリブデニウム(Ｍｏ)と前記金属の合金または
他の遷移金属等及び前記遷移金属の合金等でスパッタリ
ング方法により蒸着形成される。伝導層１５はアルミニ
ウムに０．５ｗｔ％〜１．５ｗｔ％のシリコン及び０．
５ｗｔ％〜１．５ｗｔ％の銅及び／または他の金属の合
金からなるターゲット物質をスパッタリング方法により
蒸着形成する。すなわち、伝導層１５の上部層と下部層
とをバックアップ層とするサンドイッチ構造に配線を形
成する。
（ＳｉＯ２）で気相成長法（以下ＣＶＤと称する)によ
り蒸着形成される。第１バックアップ層１７及び第２バ
ックアップ層２１はチタニウム（Ｔｉ）、タングステン
（Ｗ）、モリブデニウム(Ｍｏ)と前記金属の合金または
他の遷移金属等及び前記遷移金属の合金等でスパッタリ
ング方法により蒸着形成される。伝導層１５はアルミニ
ウムに０．５ｗｔ％〜１．５ｗｔ％のシリコン及び０．
５ｗｔ％〜１．５ｗｔ％の銅及び／または他の金属の合
金からなるターゲット物質をスパッタリング方法により
蒸着形成する。すなわち、伝導層１５の上部層と下部層
とをバックアップ層とするサンドイッチ構造に配線を形
成する。
【０００７】前記３層構造の配線３９に高電流を加える
と、図２（ｂ）に示すように、アルミニウム金属原子が
アルミニウム伝導層１９の一部分から他の部分に移動す
る。金属原子の運きにより前記伝導層１９の一部分にボ
イド４０ａ、４０ｂが形成される。前記のボイド４０
ａ、４０ｂにより、３層構造の配線３９中のアルミニウ
ム層１９に穴が開く。
と、図２（ｂ）に示すように、アルミニウム金属原子が
アルミニウム伝導層１９の一部分から他の部分に移動す
る。金属原子の運きにより前記伝導層１９の一部分にボ
イド４０ａ、４０ｂが形成される。前記のボイド４０
ａ、４０ｂにより、３層構造の配線３９中のアルミニウ
ム層１９に穴が開く。
【０００８】ストレスマグレーションという現象もアル
ミニウム薄膜の制約事項であり、このストレスマイグレ
ーションは、前記において配線３９と配線を取り囲んで
いる絶縁層１５及び保護層（図示されない）の熱膨張係
数間の不一致により発生する熱応力によって起こる現象
である。各層間の熱膨張係数の不一致により発生する熱
応力は、それ以前の熱履歴に応じて引張応力または圧縮
応力として表れるが、例えば引張応力はボイドの形成の
原因となり、圧縮応力はヒロック成長の原因となる。
ミニウム薄膜の制約事項であり、このストレスマイグレ
ーションは、前記において配線３９と配線を取り囲んで
いる絶縁層１５及び保護層（図示されない）の熱膨張係
数間の不一致により発生する熱応力によって起こる現象
である。各層間の熱膨張係数の不一致により発生する熱
応力は、それ以前の熱履歴に応じて引張応力または圧縮
応力として表れるが、例えば引張応力はボイドの形成の
原因となり、圧縮応力はヒロック成長の原因となる。
【０００９】熱応力によって発生したボイドは、それら
の大きさに応じたプロセスに従って、ＥＭによる配線損
傷プロセスに介在する。即ち、ボイドの大きさが大きい
時は、ボイドは結晶粒界等の障壁には捕獲されず、加え
られた電流のみによって移動する。一方、ボイドの大き
さが小さい時は、ボイドは結晶粒界或いは他の障壁にま
ず捕獲された後、電流の印加により発生する金属原子の
移動（ＥＭ）により成長し続けて大きくなり、前記バリ
アーから離脱し移動する。移動中のボイドは、他のボイ
ドと合体して成長するが、この合体によりボイドの成長
が一層促進される。ボイド成長のメカニズムに関わりな
く、継続的なボイドの成長により究極的には配線は切断
される。一方、配線の中に熱応力により発生するボイド
が存在しない場合は、電流による原子の流れによって、
過剰のベーカンシーが蓄積された所に高い引張応力を発
生する。この高い引張応力によりボイドの核が生成さ
れ、このボイドの核は、前述の熱応力により生じる小さ
いボイドの成長プロセスと同様の方法でＥＭによる配線
損傷プロセスに介在する。
の大きさに応じたプロセスに従って、ＥＭによる配線損
傷プロセスに介在する。即ち、ボイドの大きさが大きい
時は、ボイドは結晶粒界等の障壁には捕獲されず、加え
られた電流のみによって移動する。一方、ボイドの大き
さが小さい時は、ボイドは結晶粒界或いは他の障壁にま
ず捕獲された後、電流の印加により発生する金属原子の
移動（ＥＭ）により成長し続けて大きくなり、前記バリ
アーから離脱し移動する。移動中のボイドは、他のボイ
ドと合体して成長するが、この合体によりボイドの成長
が一層促進される。ボイド成長のメカニズムに関わりな
く、継続的なボイドの成長により究極的には配線は切断
される。一方、配線の中に熱応力により発生するボイド
が存在しない場合は、電流による原子の流れによって、
過剰のベーカンシーが蓄積された所に高い引張応力を発
生する。この高い引張応力によりボイドの核が生成さ
れ、このボイドの核は、前述の熱応力により生じる小さ
いボイドの成長プロセスと同様の方法でＥＭによる配線
損傷プロセスに介在する。
【００１０】従来技術である上述の第１バックアップ層
／アルミニウム層／第２バックアップ層の３層構造配線
によれば、ストレスマイグレーション及び／またはエレ
クトロマイグレーションによる配線損傷によってアルミ
ニウム層に穴が開いた場合であっても、前記バックアッ
プ層によって電気的連続状態が維持される。しかし、こ
の遷移金属等からなるバックアップ層は、ストレスマイ
グレーション及びエレクトロマイグレーションによる配
線損傷に対して耐性を有しない上、バックアップ層を構
成する金属自体の抵抗が高いので、主伝導層として用い
ることが難しいという問題点があった。
／アルミニウム層／第２バックアップ層の３層構造配線
によれば、ストレスマイグレーション及び／またはエレ
クトロマイグレーションによる配線損傷によってアルミ
ニウム層に穴が開いた場合であっても、前記バックアッ
プ層によって電気的連続状態が維持される。しかし、こ
の遷移金属等からなるバックアップ層は、ストレスマイ
グレーション及びエレクトロマイグレーションによる配
線損傷に対して耐性を有しない上、バックアップ層を構
成する金属自体の抵抗が高いので、主伝導層として用い
ることが難しいという問題点があった。
【００１１】
【発明が解決しようとする課題】従って、本発明の目的
はＥＭによる配線損傷を防止することを可能にする半導
体装置の配線構造を提供することにある。
はＥＭによる配線損傷を防止することを可能にする半導
体装置の配線構造を提供することにある。
【００１２】
【課題を解決するための手段】前記の目的を達成するた
めの本発明による半導体装置の配線構造は、半導体基板
と、前記半導体基板上に形成された絶縁層と、前記絶縁
層上に形成された第１バックアップ層と、前記第１バッ
クアップ層上に形成された第１伝導層と、前記第１伝導
層上に形成された第２バックアップ層と、前記第２バッ
クアップ層上に形成された第２伝導層と、前記第２伝導
層上に形成された第３バックアップ層を備える。
めの本発明による半導体装置の配線構造は、半導体基板
と、前記半導体基板上に形成された絶縁層と、前記絶縁
層上に形成された第１バックアップ層と、前記第１バッ
クアップ層上に形成された第１伝導層と、前記第１伝導
層上に形成された第２バックアップ層と、前記第２バッ
クアップ層上に形成された第２伝導層と、前記第２伝導
層上に形成された第３バックアップ層を備える。
【００１３】又、前記第１バックアップ層、前記第２バ
ックアップ層及び前記第３バックアップ層は、遷移金属
または前記遷移金属の合金であることを特徴とする。
又、前記遷移金属はチタニウム、またはタングステン、
またはモリブデニウムであることを特徴とする。
ックアップ層及び前記第３バックアップ層は、遷移金属
または前記遷移金属の合金であることを特徴とする。
又、前記遷移金属はチタニウム、またはタングステン、
またはモリブデニウムであることを特徴とする。
【００１４】又、前記第１伝導層と前記第２伝導層はア
ルミニウム合金であることを特徴とする。又、前記第１
伝導層及び前記第２伝導層の粒子構造は相異することを
特徴とする。
ルミニウム合金であることを特徴とする。又、前記第１
伝導層及び前記第２伝導層の粒子構造は相異することを
特徴とする。
【００１５】又、前記第１バックアップ層は、前記絶縁
層と前記第１伝導層との間に配置されることを特徴とす
る。又、前記第２バックアップ層の上部及び下部にそれ
ぞれ前記第２伝導層と前記第１伝導層とが配置されるこ
とを特徴とする。
層と前記第１伝導層との間に配置されることを特徴とす
る。又、前記第２バックアップ層の上部及び下部にそれ
ぞれ前記第２伝導層と前記第１伝導層とが配置されるこ
とを特徴とする。
【００１６】又、前記第１バックアップ層、前記第２バ
ックアップ層、前記第３バックアップ層の厚さは、１０
０Å〜１５００Åであることを特徴とする。又、前記第
１伝導層及び前記第２伝導層とが、電流経路の主伝導層
であることを特徴とする。
ックアップ層、前記第３バックアップ層の厚さは、１０
０Å〜１５００Åであることを特徴とする。又、前記第
１伝導層及び前記第２伝導層とが、電流経路の主伝導層
であることを特徴とする。
【００１７】又更に、本発明による半導体装置の配線構
造は、半導体基板上に形成された絶縁層と、前記絶縁層
上に形成された少なくとも３個以上のバックアップ層
と、前記絶縁層上に形成された少なくとも２個以上のア
ルミニウム合金層とを備える。
造は、半導体基板上に形成された絶縁層と、前記絶縁層
上に形成された少なくとも３個以上のバックアップ層
と、前記絶縁層上に形成された少なくとも２個以上のア
ルミニウム合金層とを備える。
【００１８】又、前記バックアップ層は、遷移金属また
は前記遷移金属の合金であることを特徴とする。更に、
前記遷移金属はチタニウム、またはタングステン、また
はモリブデニウムであることを特徴とする。
は前記遷移金属の合金であることを特徴とする。更に、
前記遷移金属はチタニウム、またはタングステン、また
はモリブデニウムであることを特徴とする。
【００１９】
【発明の実施の形態】以下、図１を参照して本発明を詳
細に説明する。図１（ａ）に示すように、半導体基板６
１上に厚い絶縁層６５を蒸着形成し、絶縁層６５上に第
１バックアップ層６７、第１伝導層６９、第２バックア
ップ層７１、第２伝導層７３及び第３バックアップ層７
５を連続的に蒸着形成する。次いで、写真−食刻工程に
より、第１バックアップ層６７／第１伝導層６９／第２
バックアップ層７１／第２伝導層７３／第３バックアッ
プ層７５の５層構造の配線８９をパターニングする。そ
して前記の配線８９上に保護層(図示しない）を蒸着形
成する。
細に説明する。図１（ａ）に示すように、半導体基板６
１上に厚い絶縁層６５を蒸着形成し、絶縁層６５上に第
１バックアップ層６７、第１伝導層６９、第２バックア
ップ層７１、第２伝導層７３及び第３バックアップ層７
５を連続的に蒸着形成する。次いで、写真−食刻工程に
より、第１バックアップ層６７／第１伝導層６９／第２
バックアップ層７１／第２伝導層７３／第３バックアッ
プ層７５の５層構造の配線８９をパターニングする。そ
して前記の配線８９上に保護層(図示しない）を蒸着形
成する。
【００２０】前記において絶縁層６５はシリコン酸化膜
でＣＶＤにより蒸着形成される。第１バックアップ層６
７及び第２バックアップ層７１は、チタニウム、タング
ステ、モリブデニウム、これらの合金、他の遷移金属及
びその合金、或いは前記金属と他の遷移金属との合金等
で、スパッタリング法によって、１００Å（１００×１
０-10ｍ）〜１５００Å（１５００×１０-10ｍ）の厚さ
に蒸着形成される。第１伝導層６９及び第２伝導層７３
は、アルミニウムに０．５ｗｔ％〜１．５ｗｔ％のシリ
コン及び０．５ｗｔ％〜１．５ｗｔ％の銅及び／または
他の金属の合金からなるターゲット物質をスパッタリン
グ法により蒸着形成するが、第１伝導層６９及び第２伝
導層７３の粒子構造を異ならしめるために、それぞれ異
なるスパッタリング条件で進行して蒸着形成する。第２
バックアップ層７１の上部層と下部層とをそれぞれ第２
伝導層７３及び第１伝導層６９として５層構造の配線８
９が形成される。
でＣＶＤにより蒸着形成される。第１バックアップ層６
７及び第２バックアップ層７１は、チタニウム、タング
ステ、モリブデニウム、これらの合金、他の遷移金属及
びその合金、或いは前記金属と他の遷移金属との合金等
で、スパッタリング法によって、１００Å（１００×１
０-10ｍ）〜１５００Å（１５００×１０-10ｍ）の厚さ
に蒸着形成される。第１伝導層６９及び第２伝導層７３
は、アルミニウムに０．５ｗｔ％〜１．５ｗｔ％のシリ
コン及び０．５ｗｔ％〜１．５ｗｔ％の銅及び／または
他の金属の合金からなるターゲット物質をスパッタリン
グ法により蒸着形成するが、第１伝導層６９及び第２伝
導層７３の粒子構造を異ならしめるために、それぞれ異
なるスパッタリング条件で進行して蒸着形成する。第２
バックアップ層７１の上部層と下部層とをそれぞれ第２
伝導層７３及び第１伝導層６９として５層構造の配線８
９が形成される。
【００２１】前記５層構造の配線８９に高密度電流を加
えると、図１（ｂ）に示すように、アルミニウム金属原
子がアルミニウムの第１伝導層６９の一部分から他の部
分に移動する。金属原子の運きにより前記第１伝導層６
９の一部分にボイド９０ａ、９０ｂが形成される。前記
のボイド９０ａ、９０ｂにより５層構造の配線８９中の
第１伝導層６９に穴が開く。
えると、図１（ｂ）に示すように、アルミニウム金属原
子がアルミニウムの第１伝導層６９の一部分から他の部
分に移動する。金属原子の運きにより前記第１伝導層６
９の一部分にボイド９０ａ、９０ｂが形成される。前記
のボイド９０ａ、９０ｂにより５層構造の配線８９中の
第１伝導層６９に穴が開く。
【００２２】前記において、第２バックアップ層７１の
上方の第２伝導層７３、及び下方の第１伝導層６９を蒸
着形成する際、第２伝導層と第１伝導層は、夫々粒子構
造の異なるアルミニウム層になるように形成した為、初
期の欠陥（ベーカンシー等）を誘発するクラスター部
分、または結晶粒界の三重点は、夫々のアルミニウム伝
導層によって異なる地点となる。即ち、第１伝導層６９
の蒸着前に形成される絶縁層６５と第１伝導層６９との
間に欠陥が発生する場合の欠陥地点と、絶縁層６５と第
２伝導層７３との間に欠陥が発生する場合の欠陥地点と
が異なるので、第１伝導層と第２伝導層が同一地点でボ
イドを形成する確率が低くなる。一方、ボイドの成長が
進行しても第２バックアップ層までの成長に止まるの
で、電流はボイドの形成されていない第２伝導層に流れ
るようになる。
上方の第２伝導層７３、及び下方の第１伝導層６９を蒸
着形成する際、第２伝導層と第１伝導層は、夫々粒子構
造の異なるアルミニウム層になるように形成した為、初
期の欠陥（ベーカンシー等）を誘発するクラスター部
分、または結晶粒界の三重点は、夫々のアルミニウム伝
導層によって異なる地点となる。即ち、第１伝導層６９
の蒸着前に形成される絶縁層６５と第１伝導層６９との
間に欠陥が発生する場合の欠陥地点と、絶縁層６５と第
２伝導層７３との間に欠陥が発生する場合の欠陥地点と
が異なるので、第１伝導層と第２伝導層が同一地点でボ
イドを形成する確率が低くなる。一方、ボイドの成長が
進行しても第２バックアップ層までの成長に止まるの
で、電流はボイドの形成されていない第２伝導層に流れ
るようになる。
【００２３】本発明による半導体装置の製造方法は、上
述の配線構造の説明からも明らかなように、次のステッ
プからなる。先ず半導体基板を形成し、次に前記半導体
基板上に絶縁層を形成し、前記絶縁層上に第１バックア
ップ層を形成し、前記第１バックアップ層上に第１伝導
層を形成し、前記第１伝導層上に第２バックアップ層を
形成し、前記第２バックアップ層上に第２伝導層を形成
し、そして最後に前記第２伝導層上に第３バックアップ
層を形成する。
述の配線構造の説明からも明らかなように、次のステッ
プからなる。先ず半導体基板を形成し、次に前記半導体
基板上に絶縁層を形成し、前記絶縁層上に第１バックア
ップ層を形成し、前記第１バックアップ層上に第１伝導
層を形成し、前記第１伝導層上に第２バックアップ層を
形成し、前記第２バックアップ層上に第２伝導層を形成
し、そして最後に前記第２伝導層上に第３バックアップ
層を形成する。
【００２４】
【発明の効果】本発明によれば、第１バックアップ層／
第１伝導層／第２バックアップ層／第２伝導層／第３バ
ックアップ層の５層構造の配線構造としたので、第１伝
導層に電流が流れることができない場合は第２伝導層に
流れるようになり、これによりＥＭによる配線の損傷を
防止することができるようになった。
第１伝導層／第２バックアップ層／第２伝導層／第３バ
ックアップ層の５層構造の配線構造としたので、第１伝
導層に電流が流れることができない場合は第２伝導層に
流れるようになり、これによりＥＭによる配線の損傷を
防止することができるようになった。
【００２５】特に、バックアップ層の上部と下部にアル
ミニウム合金で粒子構造が異なる第１伝導層と第２伝導
層とを配置したことによって、第１伝導層と第２伝導層
の同一地点でボイドが形成される確率を少なくし、これ
によりＥＭによる配線の損傷を一層防止することができ
るようになった。
ミニウム合金で粒子構造が異なる第１伝導層と第２伝導
層とを配置したことによって、第１伝導層と第２伝導層
の同一地点でボイドが形成される確率を少なくし、これ
によりＥＭによる配線の損傷を一層防止することができ
るようになった。
【図１】 本発明による半導体装置の配線構造を示す断
面図。
面図。
【図２】 従来技術による半導体装置の配線構造を示す
断面図。
断面図。
６１：半導体基板 ６５：絶縁層 ６７：第１バックアップ層 ６９：第１伝導層 ７１：第２バックアップ層 ７３：第２伝導層 ７５：第３バックアップ層 ８９：配線 ９０ａ，９０ｂ：ボイド
Claims (12)
- 【請求項１】半導体基板と、 前記半導体基板上に形成された絶縁層と、 前記絶縁層上に形成された第１バックアップ層と、 前記第１バックアップ層上に形成された第１伝導層と、 前記第１伝導層上に形成された第２バックアップ層と、 前記第２バックアップ層上に形成された第２伝導層と、 前記第２伝導層上に形成された第３バックアップ層を備
える半導体装置の配線構造。 - 【請求項２】前記第１バックアップ層、前記第２バック
アップ層及び前記第３バックアップ層は、遷移金属また
は前記遷移金属の合金であることを特徴とする請求項１
記載の半導体装置の配線構造。 - 【請求項３】前記遷移金属はチタニウム、またはタング
ステン、またはモリブデニウムであることを特徴とする
請求項２記載の半導体装置の配線構造。 - 【請求項４】前記第１伝導層と前記第２伝導層はアルミ
ニウム合金であることを特徴とする請求項１に記載の半
導体装置の配線構造。 - 【請求項５】前記第１伝導層及び前記第２伝導層の粒子
構造は相異することを特徴とする請求項４に記載の半導
体装置の配線構造。 - 【請求項６】前記第１バックアップ層は、前記絶縁層と
前記第１伝導層との間に配置されることを特徴とする請
求項１に記載の半導体装置の配線構造。 - 【請求項７】前記第２バックアップ層の上部及び下部に
それぞれ前記第２伝導層と前記第１伝導層とが配置され
ることを特徴とする請求項１に記載の半導体装置の配線
構造。 - 【請求項８】前記第１バックアップ層、前記第２バック
アップ層、前記第３バックアップ層の厚さは、１００Å
〜１５００Åであることを特徴とする請求項１に記載の
半導体装置の配線構造。 - 【請求項９】前記第１伝導層及び前記第２伝導層とが、
電流経路の主伝導層であることを特徴とする請求項１に
記載の半導体装置の配線構造。 - 【請求項１０】半導体基板上に形成された絶縁層と、 前記絶縁層上に形成された少なくとも３個以上のバック
アップ層と、 前記絶縁層上に形成された少なくとも２個以上のアルミ
ニウム合金層とを備える半導体装置の配線構造。 - 【請求項１１】前記バックアップ層は、遷移金属または
前記遷移金属の合金であることを特徴とする請求項１０
記載の半導体装置の配線構造。 - 【請求項１２】前記遷移金属はチタニウム、またはタン
グステン、またはモリブデニウムであることを特徴とす
る請求項１１記載の半導体装置の配線構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990016576A KR20000073343A (ko) | 1999-05-10 | 1999-05-10 | 반도체 장치의 배선구조 |
| KR1999-16576 | 1999-05-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000323477A true JP2000323477A (ja) | 2000-11-24 |
Family
ID=19584488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000135950A Pending JP2000323477A (ja) | 1999-05-10 | 2000-05-09 | 半導体装置の配線構造 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20020014701A1 (ja) |
| JP (1) | JP2000323477A (ja) |
| KR (1) | KR20000073343A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100917823B1 (ko) * | 2007-12-28 | 2009-09-18 | 주식회사 동부하이텍 | 반도체 소자의 금속 배선 형성 방법 |
| KR100885664B1 (ko) * | 2008-04-03 | 2009-02-25 | 주식회사 케이아이자이맥스 | 고속/고밀도 마그네트론 스퍼터링 법을 이용한 후막제조방법 |
| JP4813570B2 (ja) * | 2008-04-03 | 2011-11-09 | ケイアイザャイマックス カンパニー リミテッド | 金属印刷回路基板の原板及び原板の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3158598B2 (ja) * | 1991-02-26 | 2001-04-23 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JPH06318594A (ja) * | 1993-05-10 | 1994-11-15 | Kawasaki Steel Corp | 半導体集積回路の配線構造体及びその製造方法 |
| JPH0864597A (ja) * | 1994-08-22 | 1996-03-08 | Sony Corp | アルミニウム配線層及びその形成方法 |
| JPH08274099A (ja) * | 1995-03-29 | 1996-10-18 | Yamaha Corp | 配線形成法 |
| JP3226816B2 (ja) * | 1996-12-25 | 2001-11-05 | キヤノン販売株式会社 | 層間絶縁膜の形成方法、半導体装置及びその製造方法 |
-
1999
- 1999-05-10 KR KR1019990016576A patent/KR20000073343A/ko not_active Application Discontinuation
-
2000
- 2000-05-09 JP JP2000135950A patent/JP2000323477A/ja active Pending
-
2001
- 2001-09-17 US US09/953,152 patent/US20020014701A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000073343A (ko) | 2000-12-05 |
| US20020014701A1 (en) | 2002-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6343349A (ja) | 多層薄膜配線及びその形成方法 | |
| JPH02137230A (ja) | 集積回路装置 | |
| JP2000323477A (ja) | 半導体装置の配線構造 | |
| JPH05211147A (ja) | アルミニウム配線およびその形成方法 | |
| JPH0228253B2 (ja) | ||
| JPH0212859A (ja) | 多層配線の形成方法 | |
| US6509649B1 (en) | Semiconductor device and fabricating method thereof | |
| JP3099406B2 (ja) | 集積回路の多層配線構造 | |
| JP2000114370A (ja) | 半導体装置 | |
| JPH0418760A (ja) | 半導体装置 | |
| JPH0594990A (ja) | 多層配線の製造方法 | |
| JPH04242960A (ja) | 集積回路用配線 | |
| JPH05243229A (ja) | 半導体集積回路装置 | |
| KR100649029B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP3014887B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0338832A (ja) | 半導体装置の配線構造 | |
| JP3237917B2 (ja) | 半導体素子の製造方法 | |
| KR19980084723A (ko) | 반도체 소자의 다층 금속배선 및 그 형성방법 | |
| JPH04326521A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100503367B1 (ko) | 반도체 소자의 다층 금속 배선 및 이의 제조 방법 | |
| KR100250954B1 (ko) | Tasinx 확산 방지막의 제조방법과 그를 이용한 반도체 소자의 접촉접합 및 다층금속 배선 | |
| KR100197665B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100711920B1 (ko) | 반도체 소자의 금속 배선 및 그의 형성 방법 | |
| JPH0864597A (ja) | アルミニウム配線層及びその形成方法 | |
| JPS62291948A (ja) | 金属薄膜配線およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050210 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050414 |