JPH04326521A - 半導体集積回路装置およびその製造方法 - Google Patents
半導体集積回路装置およびその製造方法Info
- Publication number
- JPH04326521A JPH04326521A JP9655791A JP9655791A JPH04326521A JP H04326521 A JPH04326521 A JP H04326521A JP 9655791 A JP9655791 A JP 9655791A JP 9655791 A JP9655791 A JP 9655791A JP H04326521 A JPH04326521 A JP H04326521A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- crystal grain
- grain size
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000013078 crystal Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 abstract description 10
- 230000000452 restraining effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 17
- 238000000034 method Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005324 grain boundary diffusion Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置お
よびその製造技術に関し、特に、Ｃｕ配線を有する半導
体集積回路装置に適用して有効な技術に関するものであ
る。
よびその製造技術に関し、特に、Ｃｕ配線を有する半導
体集積回路装置に適用して有効な技術に関するものであ
る。
【０００２】
【従来の技術】従来より、シリコン（Ｓｉ）基板上に形
成されるＬＳＩの配線材料としては、電気抵抗が低い、
酸化珪素膜との密着性が良い、加工が容易であるなどの
理由からＡｌが使用されてきた。
成されるＬＳＩの配線材料としては、電気抵抗が低い、
酸化珪素膜との密着性が良い、加工が容易であるなどの
理由からＡｌが使用されてきた。
【０００３】しかし、ＬＳＩの高集積化に伴う配線の微
細化によって、エレクトロマイグレーション（ＥＭ）、
ストレスマイグレーション（ＳＭ）、ボイドなどに起因
するＡｌ配線の信頼性の低下が深刻な問題となってきた
ことから、Ａｌに代わる各種配線材料が提案されており
、その中の一つにＣｕがある。
細化によって、エレクトロマイグレーション（ＥＭ）、
ストレスマイグレーション（ＳＭ）、ボイドなどに起因
するＡｌ配線の信頼性の低下が深刻な問題となってきた
ことから、Ａｌに代わる各種配線材料が提案されており
、その中の一つにＣｕがある。
【０００４】Ｃｕは、その電気抵抗がＡｌの約２／３と
低いため、Ａｌに比べて電流密度を大きくとることがで
き、かつその融点がＡｌよりも４００℃以上高いことか
らＥＭ耐性も高いので、微細な配線を形成することがで
きるという利点がある。
低いため、Ａｌに比べて電流密度を大きくとることがで
き、かつその融点がＡｌよりも４００℃以上高いことか
らＥＭ耐性も高いので、微細な配線を形成することがで
きるという利点がある。
【０００５】なお、Ｃｕ配線については、株式会社プレ
スジャーナル社、昭和６３年５月２０日発行の「月刊セ
ミコンダクターワールド １９８８．６」Ｐ８９〜Ｐ
９３において論じられている。
スジャーナル社、昭和６３年５月２０日発行の「月刊セ
ミコンダクターワールド １９８８．６」Ｐ８９〜Ｐ
９３において論じられている。
【０００６】
【発明が解決しようとする課題】しかしながら、Ｃｕ配
線は、層間絶縁膜堆積時の熱によって配線の表面にヒロ
ック（ｈｉｌｌｏｃｋ） と称される突起が生成し易く
、このヒロックを介して配線間が短絡したり、層間絶縁
膜にクラックが発生したりするなどの問題があった。
線は、層間絶縁膜堆積時の熱によって配線の表面にヒロ
ック（ｈｉｌｌｏｃｋ） と称される突起が生成し易く
、このヒロックを介して配線間が短絡したり、層間絶縁
膜にクラックが発生したりするなどの問題があった。
【０００７】また、線幅が０．３μｍ程度まで微細化さ
れるようになると、Ｃｕ配線であってもエレクトロマイ
グレーション（ＥＭ）やボイドなどに起因する配線寿命
の低下が不可避になってくる。
れるようになると、Ｃｕ配線であってもエレクトロマイ
グレーション（ＥＭ）やボイドなどに起因する配線寿命
の低下が不可避になってくる。
【０００８】本発明の目的は、Ｃｕ配線の信頼性を向上
させることのできる技術を提供することにある。
させることのできる技術を提供することにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を説明すれば、下記の
とおりである。
発明のうち、代表的なものの概要を説明すれば、下記の
とおりである。
【００１１】本願の一発明であるＣｕ配線は、配線を構
成するＣｕの結晶粒径を１μｍまたはそれ以上にしたも
のである。
成するＣｕの結晶粒径を１μｍまたはそれ以上にしたも
のである。
【００１２】本願の他の発明であるＣｕ配線は、配線を
構成するＣｕの結晶粒径を配線の線幅と等しいかまたは
それ以上にしたものである。
構成するＣｕの結晶粒径を配線の線幅と等しいかまたは
それ以上にしたものである。
【００１３】
【作用】上記した手段によれば、Ｃｕ配線の結晶粒径を
１μｍまたはそれ以上にすることにより、粒界拡散によ
るＣｕ原子の移動を抑制できるので、層間絶縁膜堆積時
の熱によるヒロックの生成を抑制することができる。
１μｍまたはそれ以上にすることにより、粒界拡散によ
るＣｕ原子の移動を抑制できるので、層間絶縁膜堆積時
の熱によるヒロックの生成を抑制することができる。
【００１４】また、Ｃｕ配線の結晶粒径を配線の線幅と
等しいかまたはそれ以上にすることにより、配線のエレ
クトロマイグレーション寿命を向上させることができる
。
等しいかまたはそれ以上にすることにより、配線のエレ
クトロマイグレーション寿命を向上させることができる
。
【００１５】
【実施例１】図１は、本実施例１のＣｕ配線１を示す一
部破断斜視図、図２は、このＣｕ配線１を示す断面図で
ある。
部破断斜視図、図２は、このＣｕ配線１を示す断面図で
ある。
【００１６】本実施例１のＣｕ配線１は、シリコン単結
晶からなる半導体基板２上に形成された酸化珪素からな
る絶縁膜３の上に形成されており、Ｃｕ配線１の上には
、同じく酸化珪素からなる層間絶縁膜４が形成されてい
る。
晶からなる半導体基板２上に形成された酸化珪素からな
る絶縁膜３の上に形成されており、Ｃｕ配線１の上には
、同じく酸化珪素からなる層間絶縁膜４が形成されてい
る。
【００１７】このＣｕ配線１の線幅（Ｗ）は約０．３μ
ｍであり、結晶粒径（Ｒ）は少なくとも１μｍ以上であ
る。Ｃｕ配線１は、１０−８Ｐａ以下の真空中、分子線
エピタキシー法を用いて半導体基板２の絶縁膜３上にＣ
ｕの薄膜を堆積した後、これをドライエッチングでパタ
ーニングすることによって形成したものである。
ｍであり、結晶粒径（Ｒ）は少なくとも１μｍ以上であ
る。Ｃｕ配線１は、１０−８Ｐａ以下の真空中、分子線
エピタキシー法を用いて半導体基板２の絶縁膜３上にＣ
ｕの薄膜を堆積した後、これをドライエッチングでパタ
ーニングすることによって形成したものである。
【００１８】絶縁膜３上に少なくとも１μｍ以上の粒径
を有するＣｕの薄膜を堆積する方法として、上記分子線
エピタキシー法の他、３００℃以上の高温雰囲気中、ま
たは１０−８Ｐａ以下の真空中でのスパッタリング法を
利用することもできる。
を有するＣｕの薄膜を堆積する方法として、上記分子線
エピタキシー法の他、３００℃以上の高温雰囲気中、ま
たは１０−８Ｐａ以下の真空中でのスパッタリング法を
利用することもできる。
【００１９】図３は、Ｃｕ配線１の結晶粒径と、このＣ
ｕ配線１上に層間絶縁膜４を形成した後に発生したヒロ
ック数との関係を示す図である。
ｕ配線１上に層間絶縁膜４を形成した後に発生したヒロ
ック数との関係を示す図である。
【００２０】本図から明らかなように、Ｃｕ配線１の結
晶粒径を少なくとも１μｍ以上にすることにより、ヒロ
ックの数を約２０ヶ／ｍｍ以下に低減することができ、
このヒロックに起因する配線間の短絡不良や層間絶縁膜
４にクラックが発生する不良を低減することができた。
晶粒径を少なくとも１μｍ以上にすることにより、ヒロ
ックの数を約２０ヶ／ｍｍ以下に低減することができ、
このヒロックに起因する配線間の短絡不良や層間絶縁膜
４にクラックが発生する不良を低減することができた。
【００２１】また、本実施例１では、半導体基板２の絶
縁膜３上に結晶粒径（Ｒ）の異なるＣｕの薄膜を堆積し
てＣｕ配線を形成し、その線幅（Ｗ）に対する結晶粒径
（Ｒ）の比（Ｒ／Ｗ）と、配線のエレクトロマイグレー
ション寿命との関係を実測して図４に示す結果を得た。
縁膜３上に結晶粒径（Ｒ）の異なるＣｕの薄膜を堆積し
てＣｕ配線を形成し、その線幅（Ｗ）に対する結晶粒径
（Ｒ）の比（Ｒ／Ｗ）と、配線のエレクトロマイグレー
ション寿命との関係を実測して図４に示す結果を得た。
【００２２】本図から明らかなように、Ｃｕ配線のＲ／
Ｗ比を１またはそれ以上にすることにより、そのエレク
トロマイグレーション寿命を大幅に改善することができ
、配線の信頼性が著しく向上した。
Ｗ比を１またはそれ以上にすることにより、そのエレク
トロマイグレーション寿命を大幅に改善することができ
、配線の信頼性が著しく向上した。
【００２３】
【実施例２】本実施例２では、３００℃以上の高温雰囲
気中、Ｃｕの純度が９９．９９％以上のターゲットを用
いたスパッタリング法によって半導体基板２の絶縁膜３
上にＣｕの薄膜を堆積した後、この薄膜をドライエッチ
ングでパターニングして線幅が約０．３μｍのＣｕ配線
１を形成した。
気中、Ｃｕの純度が９９．９９％以上のターゲットを用
いたスパッタリング法によって半導体基板２の絶縁膜３
上にＣｕの薄膜を堆積した後、この薄膜をドライエッチ
ングでパターニングして線幅が約０．３μｍのＣｕ配線
１を形成した。
【００２４】図５は、Ｃｕの純度と、結晶粒径および層
間絶縁膜４を形成した後に発生したヒロック数との関係
を示す図である。
間絶縁膜４を形成した後に発生したヒロック数との関係
を示す図である。
【００２５】本図から明らかなように、Ｃｕの純度が９
９．９９％以上のターゲットを用いることにより、結晶
粒の成長が促進され、Ｃｕ配線１の結晶粒径を約６μｍ
程度まで大きくすることができたので、ヒロックの数を
約５ヶ／ｍｍ以下と著しく低減することができた。また
、Ｃｕの純度が９９．９９％以上のターゲットを用いた
ことにより、ボイドの発生を抑制することもできた。
９．９９％以上のターゲットを用いることにより、結晶
粒の成長が促進され、Ｃｕ配線１の結晶粒径を約６μｍ
程度まで大きくすることができたので、ヒロックの数を
約５ヶ／ｍｍ以下と著しく低減することができた。また
、Ｃｕの純度が９９．９９％以上のターゲットを用いた
ことにより、ボイドの発生を抑制することもできた。
【００２６】さらに、本実施例２のＣｕ配線１は、その
Ｒ／Ｗ比が約６／０．３（＝２０）と極めて大きいため
、エレクトロマイグレーション寿命を大幅に改善するこ
とができた。
Ｒ／Ｗ比が約６／０．３（＝２０）と極めて大きいため
、エレクトロマイグレーション寿命を大幅に改善するこ
とができた。
【００２７】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることはいうまでも
ない。
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることはいうまでも
ない。
【００２８】例えば結晶粒径が１μｍ以上のＣｕ配線を
形成する方法として、前記実施例で説明した方法の他、
通常のスパッタリング法によって微細な結晶粒径のＣｕ
配線を形成した後、ランプアニール法を用いてこのＣｕ
配線を短時間アニールすることによってその結晶粒を成
長させる方法もある。
形成する方法として、前記実施例で説明した方法の他、
通常のスパッタリング法によって微細な結晶粒径のＣｕ
配線を形成した後、ランプアニール法を用いてこのＣｕ
配線を短時間アニールすることによってその結晶粒を成
長させる方法もある。
【００２９】以上の説明では、半導体基板上に形成され
る配線に適用した場合について説明したが、これに限定
されるものではなく、１個の半導体素子、例えばパワー
トランジスタを搭載した単体構造の半導体装置や磁気セ
ンサーなどの信号変換装置の配線に適用することもでき
る。
る配線に適用した場合について説明したが、これに限定
されるものではなく、１個の半導体素子、例えばパワー
トランジスタを搭載した単体構造の半導体装置や磁気セ
ンサーなどの信号変換装置の配線に適用することもでき
る。
【００３０】また、本発明は、基板上に配線層のみを形
成した配線基板、例えばマザーボードやベビーボードへ
の応用も可能である。
成した配線基板、例えばマザーボードやベビーボードへ
の応用も可能である。
【００３１】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【００３２】Ｃｕ配線の結晶粒径を１μｍまたはそれ以
上にすることにより、層間絶縁膜堆積時の熱によるヒロ
ックの生成を抑制することができる。
上にすることにより、層間絶縁膜堆積時の熱によるヒロ
ックの生成を抑制することができる。
【００３３】また、Ｃｕ配線の結晶粒径を配線の線幅と
等しいかまたはそれ以上にすることにより、配線のエレ
クトロマイグレーション寿命を向上させることができる
。
等しいかまたはそれ以上にすることにより、配線のエレ
クトロマイグレーション寿命を向上させることができる
。
【図１】本発明の一実施例であるＣｕ配線の一部破断斜
視図である。
視図である。
【図２】半導体基板上に形成されたこのＣｕ配線の断面
図である。
図である。
【図３】Ｃｕ配線の結晶粒径とヒロック数との関係を示
すグラフ図である。
すグラフ図である。
【図４】Ｃｕ配線の線幅に対する結晶粒径の比とエレク
トロマイグレーション寿命との関係を示すグラフ図であ
る。
トロマイグレーション寿命との関係を示すグラフ図であ
る。
【図５】Ｃｕの純度と結晶粒径およびヒロック数との関
係を示すグラフ図である。
係を示すグラフ図である。
１ Ｃｕ配線
２ 半導体基板
３ 絶縁膜
４ 層間絶縁膜
Ｒ 結晶粒径
Ｗ 線幅
Claims (5)
- 【請求項１】 半導体基板上に形成されたＣｕ配線の
結晶粒径を、１μｍまたはそれ以上にしたことを特徴と
する半導体集積回路装置。 - 【請求項２】 １０−８Ｐａ以下の真空中、分子線エ
ピタキシー法を用いて半導体基板上に、結晶粒径が１μ
ｍまたはそれ以上のＣｕの薄膜を堆積する工程を有する
ことを特徴とする請求項１記載の半導体集積回路装置の
製造方法。 - 【請求項３】 ３００℃以上の高温雰囲気中、または
１０−８Ｐａ以下の真空中でのスパッタリング法によっ
て半導体基板上に、結晶粒径が１μｍまたはそれ以上の
Ｃｕの薄膜を堆積する工程を有することを特徴とする請
求項１記載の半導体集積回路装置の製造方法。 - 【請求項４】 Ｃｕの純度が９９．９９％以上のター
ゲットを用いることを特徴とする請求項３記載の半導体
集積回路装置の製造方法。 - 【請求項５】 半導体基板上に形成されたＣｕ配線の
結晶粒径を、配線の線幅と等しいかまたはそれ以上にし
たことを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9655791A JPH04326521A (ja) | 1991-04-26 | 1991-04-26 | 半導体集積回路装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9655791A JPH04326521A (ja) | 1991-04-26 | 1991-04-26 | 半導体集積回路装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04326521A true JPH04326521A (ja) | 1992-11-16 |
Family
ID=14168360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9655791A Pending JPH04326521A (ja) | 1991-04-26 | 1991-04-26 | 半導体集積回路装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04326521A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993016487A1 (en) * | 1992-02-10 | 1993-08-19 | Tadahiro Ohmi | Semiconductor device and its manufacture |
| WO2000079585A1 (en) * | 1999-06-22 | 2000-12-28 | Nec Corporation | Copper wiring |
| JP2007095913A (ja) * | 2005-09-28 | 2007-04-12 | Advanced Lcd Technologies Development Center Co Ltd | 配線構造体の形成方法、配線構造体、半導体装置の形成方法、及び表示装置 |
-
1991
- 1991-04-26 JP JP9655791A patent/JPH04326521A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993016487A1 (en) * | 1992-02-10 | 1993-08-19 | Tadahiro Ohmi | Semiconductor device and its manufacture |
| WO2000079585A1 (en) * | 1999-06-22 | 2000-12-28 | Nec Corporation | Copper wiring |
| US6670639B1 (en) | 1999-06-22 | 2003-12-30 | Nec Corporation | Copper interconnection |
| JP2007095913A (ja) * | 2005-09-28 | 2007-04-12 | Advanced Lcd Technologies Development Center Co Ltd | 配線構造体の形成方法、配線構造体、半導体装置の形成方法、及び表示装置 |
| US7790612B2 (en) | 2005-09-28 | 2010-09-07 | Toshiba Mobile Display Co., Ltd. | Increased grain size in metal wiring structures through flash tube irradiation |
| JP4738959B2 (ja) * | 2005-09-28 | 2011-08-03 | 東芝モバイルディスプレイ株式会社 | 配線構造体の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02137230A (ja) | 集積回路装置 | |
| JPH04326521A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS60115221A (ja) | 半導体装置の製造方法 | |
| KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP3099406B2 (ja) | 集積回路の多層配線構造 | |
| JP3277909B2 (ja) | 半導体装置及びその製造方法 | |
| KR100256271B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| JP3270512B2 (ja) | 半導体装置の製造方法 | |
| KR100296708B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR950005265B1 (ko) | 금속배선층 형성방법 | |
| JP2000323477A (ja) | 半導体装置の配線構造 | |
| JPH04354337A (ja) | 半導体装置の製造方法 | |
| KR970007437B1 (ko) | 반도체소자의 제조방법 | |
| KR100227286B1 (ko) | 반도체 알루미늄 배선공정 | |
| JPH09115906A (ja) | 半導体装置の製造方法 | |
| JPH09283467A (ja) | 半導体装置の製造方法 | |
| JPH0467635A (ja) | 配線の形成方法 | |
| JPH04309229A (ja) | 半導体集積回路装置 | |
| JPH06163544A (ja) | 半導体集積回路配線構造体及び製造方法 | |
| JPH022129A (ja) | 半導体集積回路の製造方法 | |
| JPH03214735A (ja) | 半導体装置の製造方法 | |
| JPH1140516A (ja) | 半導体装置の製造方法 | |
| JPH0837185A (ja) | 半導体装置の製造方法 | |
| KR19990005464A (ko) | 반도체 장치의 알루미늄 배선 형성 방법 | |
| JPS59232444A (ja) | 半導体装置の製造方法 |