JP3270512B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3270512B2
JP3270512B2 JP10955092A JP10955092A JP3270512B2 JP 3270512 B2 JP3270512 B2 JP 3270512B2 JP 10955092 A JP10955092 A JP 10955092A JP 10955092 A JP10955092 A JP 10955092A JP 3270512 B2 JP3270512 B2 JP 3270512B2
Authority
JP
Japan
Prior art keywords
wiring layer
layer
forming
insulating film
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10955092A
Other languages
English (en)
Other versions
JPH05304148A (ja
Inventor
眞宏 伊藤
紀夫 平下
将生 沖原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP10955092A priority Critical patent/JP3270512B2/ja
Publication of JPH05304148A publication Critical patent/JPH05304148A/ja
Application granted granted Critical
Publication of JP3270512B2 publication Critical patent/JP3270512B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ダイナミック・ランダ
ム・アクセス・メモリ(以下、DRAMという)、相補
型MOSトランジスタ(以下、CMOSという)等の半
導体装置の製造方法、特に導体配線を絶縁膜を介して多
層に渡り形成した多層配線構造における各導体配線等を
接続するコンタクト形成方法に関するものである。
【0002】
【従来の技術】図2(a),(b)は、従来の半導体装
置の多層配線構造における配線間の接続方法を示す製造
工程図である。この方法では、Alの第1と第2の配線
層の接続の例が示されている。この製造方法では、図2
(a)に示すように、Si 基板1上に、化学的気相成長
法(以下、CVD法という)等で第1の絶縁膜2を形成
し、その上に、スパッタ法等を用いてAlからなる下層
の配線層材料を付着した後、ホトリソエッチング技術を
用いて1層目の第1の配線層3として加工する。そし
て、CVD法等を用いて第2の絶縁膜4を堆積し、ホト
リソエッチング技術で第1の配線層3上の第2の絶縁膜
4の一部を選択的に除去して開口部4aを形成する。
【0003】次に、図2(b)に示すように、スパッタ
法等を用いてAlからなる上層の配線層材料を付着した
後、ホトリソエッチング技術を用いて2層目の第2の配
線層5として加工する。これにより、第1と第2の配線
層3,5は、開口部4aを通してコンタクト部(接触
部)6で電気的に接続される。この種の多層配線構造で
は、第2の配線層5を形成するとき、開口部4a内の第
1の配線層3の表面に自然酸化膜が形成される。この自
然酸化膜は、配線層材料がAlのときにはAl2 3
いう絶縁物となり、これが第1と第2の配線層3,5の
界面のコンタクト部6に存在すると、両者の電気的接続
抵抗を大きなものとし、電気特性を劣化させる。Al以
外の他の大多数の配線金属においても、その金属酸化物
が絶縁物あるいは半絶縁物となるので、それらが配線層
間の界面に存在すると、電気的接続抵抗を大きくしてし
まう。
【0004】そこで、これを避けるために、従来種々の
方法が提案されており、そのうち最も簡便な方法として
逆スパッタ法がある。逆スパッタ法は、スパッタ法を用
いて2層目の配線層材料を形成する直前に、その配線層
材料をスパッタするのではなく、基板側をAr + 等によ
ってスパッタし、自然酸化膜を除去する方法である。
【0005】
【発明が解決しようとする課題】しかしながら、従来の
逆スパッタ法を用いて自然酸化膜を除去する方法では、
次のような課題があった。 (1) 図3(a)〜(c)は、従来の第1の問題点を
説明するための接続界面付近の拡大図である。図3
(a)は、第1の配線層3の表面に自然酸化膜7が形成
された様子を示している。この自然酸化膜7は、一般に
常温で形成されるので、その膜厚がほぼ一定であるが、
組成的な面内ばらつきが生じる。この状態で、図3
(b)に示すように、Ar + を用いた逆スパッタを行っ
て自然酸化膜7を除去すると、スパッタレートの早いと
ころと遅いところが発生し、スパッタレートの遅いとこ
ろには自然酸化膜7の残渣7aが残り、該自然酸化膜7
を完全に除去することが難しい。このような残渣7aが
残ると、その後、図3(c)に示すように、第2の配線
層5を形成すると、その第1と第2の配線層3,5間に
該残渣7aが残り、電気特性が劣化する。これを防止す
るため、図3(b)の工程において、自然酸化膜7を完
全に除去するまで逆スパッタを行うことも考えられる。
しかし、完全に除去するまで逆スパッタを行うと、第1
の配線層3における配線層材料の多くの部分をスパッタ
してしまうことになり、該第1の配線層3の膜厚の減少
等の不都合が生じる。
【0006】(2) 図4(a),(b)は、従来の第
2の問題点を説明する接続界面付近の拡大図である。A
r + によるスパッタは、材料によるスパッタレートの差
が非常に少ない。第2の絶縁膜4を例えばBPSGで形
成し、その第2の絶縁膜4の開口部4a内における第1
の配線層3上の自然酸化膜7を逆スパッタ法で除去しよ
うとすると、該第2の絶縁膜4の開口部4aの側壁や表
面をスパッタしてしまう。そのため、第2の絶縁膜4の
材料BPSGからSi Ox が飛び出して第1の配線層3
上に再度付着し、その付着物4bが開口部4a周辺の界
面に残ってしまい、前記と同様に電気特性が劣化すると
いう問題が生じる。従って、技術的に充分満足のゆくコ
ンタクト形成方法を得ることが困難であった。本発明
は、前記従来技術が持っていた課題として、半導体装置
のコンタクを形成する際に、そのコンタクト部における
自然酸化膜の残渣や、第2の絶縁膜の再付着物によって
該コンタクト部の電気特性が劣化する等の点について解
決し、第2の配線層の形成の際に逆スパッタを必要とし
ない半導体装置の製造方法を提供するものである。
【0007】
【課題を解決するための手段】前記課題を解決するため
に、本発明のうちの第1の発明では、半導体装置の製造
方法において、基板上に第1の絶縁膜を形成する工程
と、前記第1の絶縁膜上に、Alを主成分とする第1の
配線層を形成する工程と、前記第1の配線層上に第2の
絶縁膜を形成し、該第2の絶縁膜の一部を選択的に除去
して開口部を形成する工程と、前記開口部内の前記第1
の配線層の表面に形成される自然酸化膜を通して、イオ
ン注入法で、該第1の配線層材料と同属の元素イオン又
は7属の元素イオンを、該第1の配線層に注入するイオ
ン注入工程と、真空中で熱処理を行い、前記第1の配線
層に注入されたイオンを該第1の配線層の表面に析出さ
せて、該第1の配線層の表面の酸化を抑制するための析
出物層を形成する熱処理工程と、前記第2の絶縁膜及び
前記開口部上に第2の配線層を形成し、該第2の配線層
を該開口部の前記折出物層を介して前記第1の配線層
電気的に接続する工程とを有している。
【0008】第2の発明では、第1の発明のイオン注入
工程及び熱処理工程を同一の製造装置内で連続的に行う
ようにしている。第3の発明では、第1の発明の熱処理
工程において、熱処理を行う真空度を1×10-7Torr以
下とし、温度を第1の配線層材料の絶対温度における融
の1/2程度にしている。第4の発明では、半導体装
置の製造方法において、基板上に第1の絶縁膜を形成す
る工程と、前記第1の絶縁膜上に、Alを主成分とする
第1の配線層を形成する工程と、前記第1の配線層上に
第2の絶縁膜を形成し、該第2の絶縁膜の一部を選択的
に除去して開口部を形成する工程と、前記基板を、前記
第1の配線層材料の絶対温度における融点の1/2程度
の温度に加熱しながら、前記開口部内の該第1の配線層
の表面に形成される自然酸化膜を通して、イオン注入法
で、該第1の配線層材料と同属の元素イオン又は7属の
元素イオンを、該第1の配線層に注入し、この注入した
イオンを該第1の配線層の表面に析出させて、該第1の
配線層の表面の酸化を抑制するための析出物層を形成す
るイオン注入・熱処理工程と、前記第2の絶縁膜及び前
記開口部上に第2の配線層を形成し、該第2の配線層を
該開口部の前記折出物層を介して前記第1の配線層と電
気的に接続する工程とを有している。第5の発明では、
第4の発明のイオン注入を、真空度が少なくとも1×1
-7Torr以下で行うようにしている。
【0009】第6の発明では、半導体装置の製造方法に
おいて、基板上に第1の絶縁膜を形成する工程と、Al
を主成分として固溶限以下の非主成分元素を含む結晶質
からなる第1の配線層を、前記第1の絶縁膜上に形成す
る第1の配線層形成工程と、前記第1の配線層上に第2
の絶縁膜を形成し、該第2の絶縁膜の一部を選択的に除
去して開口部を形成する工程と、前記開口部内の前記第
1の配線層の表面下を非晶質化して非晶質層を形成する
非晶質化工程と、熱処理を行い、前記非晶質層を再結晶
化させながら、前記第1の配線層中の非主成分元素を偏
析させて前記第1の配線層表面下に偏析物層を形成する
第1の熱処理工程と、前記非主成分元素に対して充分な
固溶限を有する材料の第2の配線層を、前記第2の絶縁
膜及び前記開口部上に形成し、該第2の配線層を該開口
部を通して前記第1の配線層に接続する工程と、熱処理
を行い、前記第1と第2の配線層の界面において偏析し
前記非主成分元素を拡散させる第2の熱処理工程とを
有している。
【0010】第7の発明では、第6の発明において、
非晶質層は、前記開口部内の前記第1の配線層の表面
に形成される自然酸化膜を通してイオン注入法で、非主
成分イオンを該第1の配線層に注入して形成するように
している。第8の発明では、第6又は第7の発明におい
て、前記非主成分元素又は前記非主成分イオンとしてS
iが含まれるものを用い、前記第2の配線層材料はSi
を含まないAl合金を用いるようにしている。
【0011】
【作用】第1の発明によれば、以上のように半導体装置
の製造方法を構成したので、イオン注入工程で第1の配
線層に注入したイオンに対し、熱処理工程で熱処理を行
えば、該第1の配線層内のイオンが表面に析出されて析
出物層が形成されると共に、イオン注入中に自然酸化膜
がノックオンもしくはイオン混合(Ion Mixin
g)によって該第1の配線層中に導入されて表面から除
去される。この析出物層によって第1の配線層の表面に
おける自然酸化膜の形成が抑制され、第2の配線層の形
成の際に逆スパッタを必要としないで、第1と第2の配
線層間のコンタクトの低抵抗化が図れる。第2の発明に
よれば、イオン注入工程と熱処理工程を同一の製造装置
内で連続的に行うことにより、イオン注入後から熱処理
を行うまでに、大気中に放置されることによって自然酸
化膜が再度形成されることを抑制できる。第3の発明に
よれば、熱処理を行う真空度を1×10-7Torr以下と
し、温度を第1の配線層材料の絶対温度における融点
1/2程度とすることにより、注入されたイオンの表面
への析出が速やかに進行する。
【0012】第4の発明によれば、基板を、第1の配線
層材料の絶対温度における融点の1/2程度の温度に加
しながら、イオン注入法によってイオンを第1の配線
層に注入すれば、イオン注入と析出物層形成の処理を同
時に行え、イオン注入から析出物層形成までの処理効率
が向上する。第5の発明によれば、真空度が1×10-7
Torr以下の真空中でイオン注入を行うことにより、効率
の良いイオン注入が行える。第6の発明によれば、非晶
質化工程で第1の配線層表面下を非晶質化して非晶質層
を形成し、第1の熱処理工程によって熱処理を行えば、
該非晶質層が再結晶化され、さらに第1の配線層中の非
主成分元素が偏析して該第1の配線層表面下に偏析物層
が形成される。この偏析物層によって第1の配線層表面
への自然酸化物の形成が抑制される。その後、第1の配
線層上に第2の配線層を形成し、第2の熱処理工程を行
えば、第1と第2の配線層の界面に存在する偏析した
主成分元素が拡散され、第2の配線層の形成の際に逆ス
パッタを必要としないで、第1と第2の配線層間の良好
な導電性が得られる。
【0013】第7の発明によれば、イオン注入法で非晶
質層を形成することにより、該イオンの入射角を制限す
ることによって第1の配線層表面への絶縁膜の再付着の
阻止が行える。第8の発明によれば、非主成分元素又は
非主成分イオンとしてSi が含まれるものを用い、第2
の配線層材料としてSi を含まないAl合金を用いるこ
とにより、第1の配線層表面にSi の偏析物層が形成さ
れ、それが自然酸化膜の形成を抑制する。さらに、第1
の配線層上に第2の配線層を形成し、第2の熱処理を行
えば、第1と第2の配線層の界面において偏析したSi
が効率良く拡散され、その界面の導電性の向上が図れ
る。従って、前記課題を解決できるのである。
【0014】
【実施例】(第1の実施例) 図1(a)〜(c)は、本発明の第1の実施例を示すコ
ンタクト形成方法を含む半導体装置の製造工程図であ
り、その製造方法を以下説明する。 (i) 図1(a)の工程 例えば、Si 基板11上にCVD法等で第1の絶縁膜1
2を堆積する。第1の絶縁膜12上に、スパッタ法等を
用いてAl等の配線層材料を付着した後、ホトリソエッ
チング技術を用いて1層目の第1の配線層13として加
工する。この第1の配線層13を形成した後、その配線
層13上には図示しない自然酸化膜が形成される。次
に、CVD法等を用いて第1の配線層13上にBPSG
等の材料の第2の絶縁膜14を堆積した後、第1の配線
層13上の該第2の絶縁膜14の一部をホトリソエッチ
ング技術を用いて選択的に除去し、コンタクト用の開口
部14aを形成する。開口部14aを形成後、第1の配
線層13の表面に前記と同様な自然酸化膜15が形成さ
れる。
【0015】(ii) 図1(b)のイオン注入工程 イオン注入法を用い、イオンIを自然酸化膜15を通し
て第1の配線層13へ導入する。注入するイオンIとし
ては、第1の配線層13の配線層材料と同属の元素で、
かつ原子量の大きなものを用いる。又、F、Cl、Br
等のような7属のハロゲン族元素でもよい。このような
イオンIをイオン注入法によって第1の配線層13に導
入するとき、自然酸化膜15は該イオンIのイオン注入
中にノックオンもしくはイオン混合によって第1の配線
層13中に導入され、その表面から除去される。
【0016】(iii) 図1(c)の熱処理工程 真空度が1×10-7Torr程度あるいはそれ以下の真空中
において、第1の配線層13の配線層材料の絶対温度に
おける融点の1/2程度の温度で、熱処理を行う。これ
により、第1の配線層13中に導入されたイオンIは、
該第1の配線層13の表面に析出し、その表面の酸化を
抑制するための析出物層16が形成される。その後、全
面にAl等の配線層材料をスパッタ法等で付着し、ホト
リソエッチング技術を用いて2層目の第2の配線層17
として加工する。これにより、第2の配線層17は、開
口部14aを介して第1の配線層13の析出物層16と
電気的に接続される。前記のイオン注入後、熱処理を行
うまでに大気中に放置されると、再度、自然酸化膜が形
成される可能性がある。そこで、イオン注入と同一装置
内、もしくは真空中の搬送を行い、真空中における熱処
理を連続的に行うことが望ましい。熱処理後は、第1の
配線層13の表面に析出物層16が形成されているの
で、大気放置が可能である。
【0017】この第1の実施例では、次のような効果が
ある。 (1) 第1の配線層13の表面に析出物層16を形成
し、その上に第2の配線層17を形成するようにしたの
で、開口部14a内における第1の配線層13の表面に
自然酸化膜が形成されず、第2の配線層17の形成の際
に逆スパッタを必要としないで、第1と第2の配線層1
3,17間の良好な電気的接続状態が得られる。 (2) イオン注入法によってイオンIを第1の配線層
13中に注入しているので、そのイオンIの入射角を制
限でき、開口部14a内において第2の絶縁膜14の再
付着による第1の配線層13上の絶縁物の形成を防止で
き、良好な電気特性が得られる。 (3) 熱処理での真空度を1×10-7Torr程度あるい
はそれ以下とし、温度を第1の配線層13の材料の絶対
温度における融点の1/2程度にすることにより、該第
1の配線層13中のイオンIの表面への析出が速やかに
進行する。
【0018】(第2の実施例) 図5(a),(b)は、本発明の第2の実施例を示す半
導体装置の製造工程図であり、第1の実施例を示す図1
中の要素と共通の要素には共通の符号が付されている。
この製造方法は、第1の配線層13の配線層材料が比較
的低い融点の材料であるときの実施例であり、次のよう
な工程によって製造される。 (i) 図5(a)の工程 第1の実施例と同様に、Si 基板11上に第1の絶縁膜
12を形成し、その上に、比較的低い融点の材料の1層
目の第1の配線層13を形成する。第1の配線層13上
に、CVD法等で第1の絶縁膜14を堆積し、その第2
の絶縁膜14の一部を選択的に除去して開口部14aを
形成する。開口部14a内において、第1の配線層13
の表面には自然酸化膜15が形成される。
【0019】(ii) 図5(b)のイオン注入・熱処理
工程 Si 基板11の温度を、第1の配線層13の配線材料の
絶対温度における融点の1/2程度にしながら、イオン
注入法により、イオンIを自然酸化膜15を介して第1
の配線層13に導入する。ここで、Si 基板11の温度
は、例えば第1の配線層13をAlとした場合、Alの
融点が660.2℃であり、それは絶対温度では93
3.2°となる。その1/2が466.4°となり、こ
れは193.6℃となる。よって、Alで第1の配線層
13を形成した場合、Si 基板11を200℃程度まで
加熱する。この加熱処理は、現在のイオン注入装置にお
いて充分可能である。第1の配線層13に導入するイオ
ンIとしては、第1の実施例と同様に、第1の配線層1
3のAlと同属のB、Ga 等の元素、もしくはF、C
l、Br等の7属の元素を使用する。
【0020】このような加熱状態でのイオン注入によ
り、第1の配線層13の表面の自然酸化膜15は、第1
の実施例と同様に、ノックオンもしくはイオン混合によ
って除去されつつ、注入されたイオンIが表面に析出し
て析出物層16が形成される。その後、第2の絶縁膜1
4上に2層目の第2の配線層17を選択的に形成すれ
ば、該第2の配線層17が開口部14aを通して第1の
配線層13表面の析出物層16と電気的に接続され、第
1の実施例とほぼ同様の効果が得られる。なお、真空度
が1×10-7Torr程度あるいはそれ以下の真空中でイオ
ン注入を行えば、第1の実施例と同様に、イオンIの表
面への析出が速やかに進行する。 (第3の実施例) 図6(a)〜(g)は、本発明の第3の実施例を示す半
導体装置の製造工程図であり、第1及び第2の実施例を
示す図1,図5中の要素と共通の要素には共通の符号が
付されている。この製造方法は、次のような工程によっ
て製造される。 (i) 図6(a)の工程 第1,第2の実施例と同様に、Si 基板11上に第1の
絶縁膜12を形成し、さらにその上に、配線層材料が結
晶質であり、かつ固溶限以下の非晶質化可能な非主成分
元素(例えば、Si 等)を有するAl等の材料の1層目
の第1の配線層13を形成する。この第1の配線層13
上には、第1,第2の実施例と同様に、CVD法等で第
2の絶縁膜14を堆積し、その第2の絶縁膜14に開口
部14aを選択的に形成する。この開口部14a内の第
1の配線層13の表面には、第1,第2の実施例と同様
に、自然酸化膜15が形成される。
【0021】(ii) 図6(b)の非晶質化工程 イオン注入法により、イオンI2 を自然酸化膜15を通
して第1の配線層13に導入する。このとき、Si 基板
11の温度を低温に保つことにより、第1の配線層13
の配線層材料が結晶質であるため、その第1の配線層1
3の表面からイオン注入加速電圧によって決まるある領
域までが、非晶質層13aとなる。この非晶質化工程に
おいて自然酸化膜15が除去される。ここで、注入され
るイオンI2 は、非晶質化を行えるものであれば、どの
ようなものでもよい。
【0022】(iii) 図6(c),(d)の第1の熱処
理工程 窒素雰囲気中、あるいは不活性ガス雰囲気及び真空中等
において、熱処理を行う。この熱処理により、図6
(c)に示すように、非晶質層13aが再結晶化してそ
の一部が回復層13−1となる。回復層13−1は、非
晶質層13aの下側から表面に向けて形成される。この
再結晶化に伴ない、回復層13−1内にあった第1の配
線層材料の主成分でない非晶質化可能な非主成分元素
(例えば、Si)は、回復層13−1と非晶質層13a
との界面において偏析物層13bとして形成される。こ
のような現象は、例えば大規模集積回路(LSI)等に
おいて多く用いられ、第1の配線層材料が例えばAl−
Si −Cu 合金のときに生じる。この場合、第1の配線
層材料(Al)の中に数%のSi が含まれているが、こ
のSi が偏析物層13bの偏析物となる。その後、図6
(d)に示すように、熱処理を続けることにより、非晶
質層13aがなくなって回復層13−1となる。このと
き、偏析物層13bは表面に一様な膜厚となって存在す
る。そして、大気放置により、その偏析物層13bの表
面には、偏析物Si の酸化物層13cが形成される。
【0023】(iV) 図6(e)の第2の配線層形成工
程 スパッタ法等を用いて全面に配線層材料を付着した後、
ホトリソエッチング技術を用いて2層目の第2の配線層
17を加工する。第2の配線層材料として、第1の配線
層材料中の偏析物に対して固溶限が高い材料を使用す
る。例えば、第1の配線層材料としてAl−Si −Cu
合金を用い、Si を偏析させたときには、第2の配線層
材料としてSi を含まないAl−Cu 等のAl合金を用
いる。
【0024】(v) 図6(f),(g)の第2の熱処
理工程 熱処理を行うことにより、第1と第2の配線層13,1
7の界面に偏析した偏析物層13b及びその酸化物層1
3cが第2の配線層17内に溶解する。又、第1の配線
層13でも、固溶限を下回るため、偏析物層13b及び
その酸化物層13cの溶解が起こる。このように、第1
と第2の配線層13,17の界面に偏析した偏析物層1
3b及びその酸化物層13cが拡散すると、その第1と
第2の配線層13,17の界面には導電性を妨げるもの
がなくなるので、両者の良好な電気的接続が行える。従
って、第1及び第2の実施例とほぼ同様の効果が得られ
る。
【0025】なお、本発明は上記実施例に限定されず、
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。 (a) 上記実施例のSi 基板11を他の材料の基板で
構成したり、配線層材料として上記実施例と異なる材料
を使用したり、あるいは加熱処理における真空度や温度
を上記実施例と異なる条件で実施してもよい。 (b) 第3の実施例の図6(b)に示す非晶質化工程
では、イオン注入法を用いて第1の配線層13の表面を
非晶質化するようにしたが、イオン注入法以外の方法を
用いて非晶質化することも可能である。
【0026】
【発明の効果】以上詳細に説明したように、第1の発明
によれば、イオン注入法を用いて表面の酸化を抑制する
ようなイオンを第1の配線層中に注入し、その注入した
イオンを熱処理を行うことによって表面に析出させて析
出物層を形成した後、該第1の配線層上に第2の配線層
を形成するようにしたので、析出物層によって第1の配
線層表面における自然酸化膜の形成が抑制され、第2の
配線層の形成の際に逆スパッタを必要としないで、第1
と第2の配線層間の接続抵抗を低減することができる。
しかも、イオン注入法を用いてイオンを第1の配線層に
注入しているので、その入射角を制限することにより、
第2の配線層上への絶縁膜の再付着による絶縁物の形成
を防止でき、第1と第2の配線層間の良好な電気的接続
が可能となる。第2の発明によれば、イオン注入工程及
び熱処理工程を同一の製造装置内で連続的に行うように
したので、イオン注入後から熱処理を行うまでの間の再
度の自然酸化膜の形成を防止でき、それによって第1と
第2の配線層間の良好な電気的接続状態を得ることがで
きる。第3の発明によれば、熱処理における真空度を1
×10-7Torr以下とし、温度を第1の配線層材料の絶対
温度における融点の1/2程度としたので、注入された
イオンの表面への析出を速やかに進行させることができ
る。
【0027】第4の発明によれば、基板を、第1の配線
層材料の絶対温度における融点の1/2程度に加熱しな
がら、イオン注入法によってイオンを第1の配線層内に
注入するようにしたので、イオン注入から析出物層の形
成までを短時間で、かつ効率よく行えるばかりか、イオ
ン注入後から熱処理を行うまでの再度の自然酸化膜の形
成を的確に防止でき、第2の配線層の形成の際に逆スパ
ッタを必要としないで、第1と第2の配線層間の良好な
電気的特性が得られる。第5の発明によれば、イオン注
入を真空度1×10-7Torr以下で行うので、注入された
イオンの表面への析出を効率良く進行させることができ
る。第6の発明によれば、第1の配線層材料として、A
lを主成分として固溶限以下の非主成分元素を含む結晶
質からなる材料を用いて第1の配線層を形成した後、そ
の第1の配線層の表面下を非晶質化して非晶質層を形成
し、第1の熱処理工程によって該非晶質を再結晶化させ
ながら、第1の配線層中の非主成分元素を偏析させて第
1の配線層表面下に偏析物層を形成する。そして、第2
の配線層材料として第1の配線層材料中の非主成分元素
に対して充分な固溶限を有する材料を用い、第1の配線
層上に第2の配線層を形成した後、第2の熱処理工程に
よって第1と第2の配線層の界面に偏析した非主成分
素を拡散させるようにしている。そのため、第1と第2
の配線層間には導電性を妨げるものがなく、第2の配線
層の形成の際に逆スパッタを必要としないで、低抵抗で
良好な電気的特性を有する接続状態が得られる。
【0028】第7の発明によれば、イオン注入法を用い
て非晶質層を形成するようにしたので、イオン注入の入
射角を制限することにより、第1の配線層表面への絶縁
膜の再付着による絶縁物の形成を防止でき、第2の配線
層の形成の際に逆スパッタを必要としないで、第1と第
2の配線層間の良好な電気的接触状態が得られる。第8
の発明によれば、第1の配線層材料をAlとし、そのA
l中にSi が含まれ、第2の配線層材料をSi を含まな
いAl合金としたので、第1と第2の配線層の界面に偏
析したSi を効率良く拡散させることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す半導体装置の製造
工程図である。
【図2】従来の半導体装置の製造工程図である。
【図3】従来の第1の問題点を説明するための製造工程
図である。
【図4】従来の第2の問題点を説明するための製造工程
図である。
【図5】本発明の第2の実施例を示す半導体装置の製造
工程図である。
【図6】本発明の第3の実施例を示す半導体装置の製造
工程図である。
【符号の説明】
11 Si 基板 12,14 第1,第2の絶縁膜 13,17 第1,第2の配線層 13a 非晶質層 13b 偏析物層 13c 偏析物の酸化物層 13−1 回復層 14a 開口部 15 自然酸化膜 16 析出物層 I,I2 イオン
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−10856(JP,A) 特開 昭55−165651(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/3205 - 21/3213 H01L 21/768

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板上に第1の絶縁膜を形成する工程
    と、 前記第1の絶縁膜上に、Alを主成分とする第1の配線
    を形成する工程と、 前記第1の配線層上に第2の絶縁膜を形成し、該第2の
    絶縁膜の一部を選択的に除去して開口部を形成する工程
    と、 前記開口部内の前記第1の配線層の表面に形成される自
    然酸化膜を通して、イオン注入法で、該第1の配線層材
    料と同属の元素イオン又は7属の元素イオンを、該第1
    の配線層に注入するイオン注入工程と、 真空中で熱処理を行い、前記第1の配線層に注入された
    イオンを該第1の配線層の表面に析出させて、該第1の
    配線層の表面の酸化を抑制するための析出物層を形成す
    る熱処理工程と、 前記第2の絶縁膜及び前記開口部上に第2の配線層を形
    し、該第2の配線層を該開口部の前記析出物層を介し
    て前記第1の配線層と電気的に接続する工程と、 を有することを特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記イオン注入工程及び前記熱処理工程
    を同一の製造装置内で連続的に行うことを特徴とする請
    求項1記載の半導体装置の製造方法。
  3. 【請求項3】 前記熱処理工程において、真空度を1×
    10-7Torr以下とし、温度を前記第1の配線層材料の絶
    対温度における融点の1/2程度とすることを特徴とす
    る請求項1記載の半導体装置の製造方法。
  4. 【請求項4】 基板上に第1の絶縁膜を形成する工程
    と、 前記第1の絶縁膜上に、Alを主成分とする第1の配線
    を形成する工程と、 前記第1の配線層上に第2の絶縁膜を形成し、該第2の
    絶縁膜の一部を選択的に除去して開口部を形成する工程
    と、 前記基板を、前記第1の配線層材料の絶対温度における
    融点の1/2程度の温度に加熱しながら、前記開口部内
    の該第1の配線層の表面に形成される自然酸化膜を通し
    て、イオン注入法で、該第1の配線層材料と同属の元素
    イオン又は7属の元素イオンを、該第1の配線層に注入
    し、この注入したイオンを該第1の配線層の表面に析出
    させて、該第1の配線層の表面の酸化を抑制するための
    析出物層を形成するイオン注入・熱処理工程と、 前記第2の絶縁膜及び前記開口部上に第2の配線層を形
    し、該第2の配線層を該開口部の前記析出物層を介し
    て前記第1の配線層と電気的に接続する工程と、 を有することを特徴とする半導体装置の製造方法。
  5. 【請求項5】 前記イオン注入は、真空度が少なくとも
    1×10-7Torr以下で行うことを特徴とする請求項4記
    載の半導体装置の製造方法。
  6. 【請求項6】 基板上に第1の絶縁膜を形成する工程
    と、Alを主成分として 固溶限以下の非主成分元素を含む結
    晶質からなる第1の配線層を、前記第1の絶縁膜上に形
    する第1の配線層形成工程と、 前記第1の配線層上に第2の絶縁膜を形成し、該第2の
    絶縁膜の一部を選択的に除去して開口部を形成する工程
    と、 前記開口部内の前記第1の配線層の表面下を非晶質化し
    て非晶質層を形成する非晶質化工程と、 熱処理を行い、前記非晶質層を再結晶化させながら、前
    記第1の配線層中の非主成分元素を偏析させて前記第1
    の配線層表面下に偏析物層を形成する第1の熱処理工程
    と、前記非主成分元素 に対して充分な固溶限を有する材料
    第2の配線層を、前記第2の絶縁膜及び前記開口部上
    形成し、該第2の配線層を該開口部を通して前記第1の
    配線層に接続する工程と、 熱処理を行い、前記第1と第2の配線層の界面において
    偏析した前記非主成分元素を拡散させる第2の熱処理工
    程と、 を有することを特徴とする半導体装置の製造方法。
  7. 【請求項7】 前記非晶質層は、前記開口部内の前記
    1の配線層の表面に形成される自然酸化膜を通してイオ
    ン注入法で、非主成分イオンを該第1の配線層に注入し
    て形成することを特徴とする請求項6記載の半導体装置
    の製造方法。
  8. 【請求項8】 前記非主成分元素又は前記非主成分イオ
    としてSiが含まれるものを用い、前記第2の配線層
    材料はSiを含まないAl合金を用いることを特徴とす
    る請求項6又は7記載の半導体装置の製造方法。
JP10955092A 1992-04-28 1992-04-28 半導体装置の製造方法 Expired - Fee Related JP3270512B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10955092A JP3270512B2 (ja) 1992-04-28 1992-04-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10955092A JP3270512B2 (ja) 1992-04-28 1992-04-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH05304148A JPH05304148A (ja) 1993-11-16
JP3270512B2 true JP3270512B2 (ja) 2002-04-02

Family

ID=14513088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10955092A Expired - Fee Related JP3270512B2 (ja) 1992-04-28 1992-04-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3270512B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7715802B2 (en) 2000-08-17 2010-05-11 Kabushiki Kaisha Toshiba Frequency synthesizer and multi-band radio apparatus using said frequency synthesizer

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4390367B2 (ja) 2000-06-07 2009-12-24 Necエレクトロニクス株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7715802B2 (en) 2000-08-17 2010-05-11 Kabushiki Kaisha Toshiba Frequency synthesizer and multi-band radio apparatus using said frequency synthesizer

Also Published As

Publication number Publication date
JPH05304148A (ja) 1993-11-16

Similar Documents

Publication Publication Date Title
JP3121589B2 (ja) 相互接続構造部、及び、その形成方法
JP3704427B2 (ja) 半導体装置の銅金属配線形成方法
US5686760A (en) Eutectic Cu-alloy wiring structure in a semiconductor device
US20050186773A1 (en) Methods and structures for metal interconnections in integrated circuits
JP3137557B2 (ja) ゲート電極構造の製造方法
US20070032075A1 (en) Deposition method for wiring thin film
US4708904A (en) Semiconductor device and a method of manufacturing the same
JPH0697108A (ja) Mosトランジスタおよびその金属層とシリコン層の界面に導電拡散障壁を形成する方法
JP3113800B2 (ja) 半導体装置の配線形成方法
KR19990063873A (ko) 집적 회로용 금속 스택의 티타늄과 알루미늄 합금사이의 개선된 인터페이스
JPH088347B2 (ja) 室温で生成しうる銅−半導体複合体及びその形成方法
JP3270512B2 (ja) 半導体装置の製造方法
JP2534434B2 (ja) 耐酸化性化合物およびその製造方法
KR950009283B1 (ko) 반도체장치의 제조방법
KR100701673B1 (ko) 반도체 소자의 구리 배선 형성방법
JPH0355829A (ja) 半導体装置の製造方法
JPH04326521A (ja) 半導体集積回路装置およびその製造方法
JP3292154B2 (ja) 半導体装置の製造方法
JPH05267164A (ja) ケイ化物とのシリコン接点を備えた集積回路
JPH05102154A (ja) 半導体装置
JPH0536911A (ja) 3次元回路素子およびその製造方法
JPH1032206A (ja) 選択的化学気相成長法を用いたダマシン相互接続層の形成方法
KR100296708B1 (ko) 반도체소자의금속배선형성방법
US6500757B1 (en) Method and apparatus for controlling grain growth roughening in conductive stacks
JPH0335523A (ja) 半導体装置の配線の形成方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020108

LAPS Cancellation because of no payment of annual fees