JPH04354337A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04354337A JPH04354337A JP12982791A JP12982791A JPH04354337A JP H04354337 A JPH04354337 A JP H04354337A JP 12982791 A JP12982791 A JP 12982791A JP 12982791 A JP12982791 A JP 12982791A JP H04354337 A JPH04354337 A JP H04354337A
- Authority
- JP
- Japan
- Prior art keywords
- alloy film
- wiring
- semiconductor device
- thickness
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 6
- 238000013508 migration Methods 0.000 abstract description 8
- 230000005012 migration Effects 0.000 abstract description 8
- 230000002950 deficient Effects 0.000 abstract 1
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 3
- 235000017166 Bambusa arundinacea Nutrition 0.000 description 3
- 235000017491 Bambusa tulda Nutrition 0.000 description 3
- 241001330002 Bambuseae Species 0.000 description 3
- 235000015334 Phyllostachys viridis Nutrition 0.000 description 3
- 239000011425 bamboo Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000001186 cumulative effect Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- AYHOQSGNVUZKJA-UHFFFAOYSA-N [B+3].[B+3].[B+3].[B+3].[O-][Si]([O-])([O-])[O-].[O-][Si]([O-])([O-])[O-].[O-][Si]([O-])([O-])[O-] Chemical compound [B+3].[B+3].[B+3].[B+3].[O-][Si]([O-])([O-])[O-].[O-][Si]([O-])([O-])[O-].[O-][Si]([O-])([O-])[O-] AYHOQSGNVUZKJA-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- -1 moisture Chemical compound 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000010943 off-gassing Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、とくに配線の形成工程を含む半導体装置の製造
方法に関する。
に係り、とくに配線の形成工程を含む半導体装置の製造
方法に関する。
【０００２】
【従来の技術】従来、ＬＳＩなどのＳｉ半導体の配線材
料としてはアルミニウム合金がもっとも広く用いられ、
とりわけ、Ｓｉを１％前後含有するＡｌＳｉ合金が一般
的である。ところで、ＬＳＩ使用の環境下でこのＡｌＳ
ｉ合金配線が通電により断線する故障モードと、通電な
しでも応力が起因して断線する故障モードの二つが深刻
な問題であり、前者をその物理現象の観点からエレクト
ロマイグレーションと称し、後者をストレスマイグレー
ションと称して、さまざまな対応策が講じられてきた。
料としてはアルミニウム合金がもっとも広く用いられ、
とりわけ、Ｓｉを１％前後含有するＡｌＳｉ合金が一般
的である。ところで、ＬＳＩ使用の環境下でこのＡｌＳ
ｉ合金配線が通電により断線する故障モードと、通電な
しでも応力が起因して断線する故障モードの二つが深刻
な問題であり、前者をその物理現象の観点からエレクト
ロマイグレーションと称し、後者をストレスマイグレー
ションと称して、さまざまな対応策が講じられてきた。
【０００３】その中で代表的なものとしては、■ＡｌＳ
ｉ合金成膜条件の適正化と、■意図的なＣｕなどの不純
物の添加と、■ＡｌＳｉ合金膜のスパッタリングなどに
よる成膜後の加熱処理によるグレイン成長の３つであっ
た。上記したうちで、■のＡｌＳｉ合金成膜条件として
は、真空中のスパッタリング（ただし、Ａｒガスを導入
している）においては、残留不純物ガス成分とりわけ窒
素，水分，酸素などの残留量の低減と、Ｓｉ基板温度の
最適化およびＳｉ基板からの加熱による脱ガスの防止な
どである。これらの対応策を施すことにより、従来は厚
さが５０００Åから１．５ μｍ程度の配線を形成する
ことが可能であった。
ｉ合金成膜条件の適正化と、■意図的なＣｕなどの不純
物の添加と、■ＡｌＳｉ合金膜のスパッタリングなどに
よる成膜後の加熱処理によるグレイン成長の３つであっ
た。上記したうちで、■のＡｌＳｉ合金成膜条件として
は、真空中のスパッタリング（ただし、Ａｒガスを導入
している）においては、残留不純物ガス成分とりわけ窒
素，水分，酸素などの残留量の低減と、Ｓｉ基板温度の
最適化およびＳｉ基板からの加熱による脱ガスの防止な
どである。これらの対応策を施すことにより、従来は厚
さが５０００Åから１．５ μｍ程度の配線を形成する
ことが可能であった。
【０００４】
【発明が解決しようとする課題】しかしながら、上記し
たような対応策によってエレクトロマイグレーションお
よびストレスマイグレーションの耐性が向上したことは
事実であるが、ＬＳＩのより一層の微細化、高集積化さ
らには高速化を狙うための高電流密度化の進行により、
いまなお、エレクトロマイグレーションおよびストレス
マイグレーションに起因する配線の断線によるＬＳＩの
信頼性の問題は未解決の状態のままである。
たような対応策によってエレクトロマイグレーションお
よびストレスマイグレーションの耐性が向上したことは
事実であるが、ＬＳＩのより一層の微細化、高集積化さ
らには高速化を狙うための高電流密度化の進行により、
いまなお、エレクトロマイグレーションおよびストレス
マイグレーションに起因する配線の断線によるＬＳＩの
信頼性の問題は未解決の状態のままである。
【０００５】本発明は、上記のような従来から有する課
題を解決すべくしてなされたものであって、配線上の二
つの不良モードであるエレクトロマイグレーションおよ
びストレスマイグレーションに対して十分に高い耐性を
有する配線を形成するのに好適な半導体装置の製造方法
を提供することを目的とする。
題を解決すべくしてなされたものであって、配線上の二
つの不良モードであるエレクトロマイグレーションおよ
びストレスマイグレーションに対して十分に高い耐性を
有する配線を形成するのに好適な半導体装置の製造方法
を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、Ｓｉ基板上の
絶縁膜上にＡｌ合金膜を配線としての所望の厚さよりも
厚く形成する工程と、このＡｌ合金膜を所定の温度で熱
処理する工程と、この熱処理の後に前記Ａｌ合金膜全面
を所望の厚さにエッチング除去する工程と、を具備する
ことを特徴とする半導体装置の製造方法である。
絶縁膜上にＡｌ合金膜を配線としての所望の厚さよりも
厚く形成する工程と、このＡｌ合金膜を所定の温度で熱
処理する工程と、この熱処理の後に前記Ａｌ合金膜全面
を所望の厚さにエッチング除去する工程と、を具備する
ことを特徴とする半導体装置の製造方法である。
【０００７】なお、前記Ａｌ合金膜の形成工程における
Ａｌ合金膜の厚さは２μｍ 以上とすればよく、また前
記Ａｌ合金膜の熱処理工程において形成されるＡｌ合金
膜の配線長手方向のＡｌグレインサイズは４μｍ 以上
であればよい。
Ａｌ合金膜の厚さは２μｍ 以上とすればよく、また前
記Ａｌ合金膜の熱処理工程において形成されるＡｌ合金
膜の配線長手方向のＡｌグレインサイズは４μｍ 以上
であればよい。
【０００８】
【作 用】本発明者は、前記した課題を解決するため
に鋭意研究・実験を行った結果、配線のＡｌ合金膜のグ
レインサイズをより大きくすればよいことを見出し、本
発明を完成させるに至ったものである。すなわち、従来
の技術ではＡｌ合金膜のスパッタリングなどによる形成
は配線として所望の厚さを有するように行われ、その後
配線形状を形成するためのパターニング後の選択的エッ
チングを経て配線が形成されるのが通常であった。それ
に対して、本発明では、スパッタリングなどによるＡｌ
合金膜の形成において最終的に所望の配線の厚さ以上の
厚さのＡｌ合金膜を意図的に形成し、しかる後に熱処理
を施し、さらに配線としての所望の厚さまでウェーハ全
面に被着されているＡｌ合金膜をエッチングするという
工程を導入するのである。
に鋭意研究・実験を行った結果、配線のＡｌ合金膜のグ
レインサイズをより大きくすればよいことを見出し、本
発明を完成させるに至ったものである。すなわち、従来
の技術ではＡｌ合金膜のスパッタリングなどによる形成
は配線として所望の厚さを有するように行われ、その後
配線形状を形成するためのパターニング後の選択的エッ
チングを経て配線が形成されるのが通常であった。それ
に対して、本発明では、スパッタリングなどによるＡｌ
合金膜の形成において最終的に所望の配線の厚さ以上の
厚さのＡｌ合金膜を意図的に形成し、しかる後に熱処理
を施し、さらに配線としての所望の厚さまでウェーハ全
面に被着されているＡｌ合金膜をエッチングするという
工程を導入するのである。
【０００９】この方法によると、Ａｌ合金膜は成膜時に
従来よりはるかに厚い層厚を有するからその状態で熱処
理すると、Ａｌ合金膜のグレインはグレイン成長し、そ
のグレインサイズは大型化する。このとき、従来の加熱
ではグレインの成長は厚さ方向ではたかだか５０００Å
から１．５ μｍ 程度の厚さしかないため、なかば２
次元的に成長の方向を制限されて、グレインサイズの成
長は大きくても３．５ μｍ 程度にまでしかなり得な
かった。これに対して、本発明の方法では、厚さ方向に
も十分なグレイン成長の自由度があるため、グレインは
３次元的により大きく成長することが可能となる。
従来よりはるかに厚い層厚を有するからその状態で熱処
理すると、Ａｌ合金膜のグレインはグレイン成長し、そ
のグレインサイズは大型化する。このとき、従来の加熱
ではグレインの成長は厚さ方向ではたかだか５０００Å
から１．５ μｍ 程度の厚さしかないため、なかば２
次元的に成長の方向を制限されて、グレインサイズの成
長は大きくても３．５ μｍ 程度にまでしかなり得な
かった。これに対して、本発明の方法では、厚さ方向に
も十分なグレイン成長の自由度があるため、グレインは
３次元的により大きく成長することが可能となる。
【００１０】結果として、得られるグレインサイズは４
μｍ から１０μｍ 以上のものまで可能である。その
後、エッチングして薄膜化することによって配線として
所望の厚さが得られる。このようにして、これまで頭初
からこの厚さからスタートしたＡｌ合金膜では実現不可
能だった巨大なグレインサイズ構造を実現することが可
能になるのである。その後フォトレジストによりパター
ニングした後、配線パターンに選択的にエッチングし配
線を形成すると、これまでの技術では実現が不可能であ
った大粒径のグレインからなるいわゆるバンブー構造の
配線を形成することが可能となる。
μｍ から１０μｍ 以上のものまで可能である。その
後、エッチングして薄膜化することによって配線として
所望の厚さが得られる。このようにして、これまで頭初
からこの厚さからスタートしたＡｌ合金膜では実現不可
能だった巨大なグレインサイズ構造を実現することが可
能になるのである。その後フォトレジストによりパター
ニングした後、配線パターンに選択的にエッチングし配
線を形成すると、これまでの技術では実現が不可能であ
った大粒径のグレインからなるいわゆるバンブー構造の
配線を形成することが可能となる。
【００１１】これにより、これまでのレベルをはるかに
上回るエレクトロマイグレーション耐性およびストレス
マイグレーション耐性を有する配線の形成が可能となる
。この方法によって達成される固有のバンブー構造を有
する配線を具備する半導体装置の製造が可能となる。
上回るエレクトロマイグレーション耐性およびストレス
マイグレーション耐性を有する配線の形成が可能となる
。この方法によって達成される固有のバンブー構造を有
する配線を具備する半導体装置の製造が可能となる。
【００１２】
【実施例】以下に、本発明の実施例について図面を参照
して詳しく説明する。図１は、本発明の半導体装置の製
造方法の工程の概要を示す側断面図である。■ まず
、図１（ａ） に示すように、Ｓｉ基板１上にＣＶＤ法
を用いてたとえばＢＰＳＧ（ホウ素−ケイ酸ガラス）膜
などの絶縁膜２を７０００Åの厚さに堆積する。■
ついで、図１（ｂ） に示すように、絶縁膜２の上にス
パッタ法によりたとえばＣｕが０．５ ％含有するＡｌ
Ｃｕ合金などのＡｌ合金膜３を配線の所望の厚さ１μｍ
よりも厚いたとえば４μｍ の厚さに堆積する。この
堆積厚さを４μｍ にする理由は、後に続く熱処理によ
り成長するＡｌグレインの大きさは堆積厚さ４μｍ を
超えるとほとんど同じ大きさになるので、必要最低限の
厚さにしたことによるものである。■ そして、図示
しない熱処理炉に装入して４００ ℃で３０分間の熱処
理を施す。これによって、Ａｌ合金膜３はスパッタ時点
でグレインサイズが０．２ μｍ 程度であったものが
、熱処理によって５μｍ 以上に成長して図１（ｃ）
に示すようなＡｌ合金膜３′となる。ここで、熱処理温
度を４００ ℃とした理由は、熱処理温度が高い程グレ
イン成長の点からは有利ではあるが、製造中の半導体装
置の他の部位、たとえばＳｉ基板とメタルのオーミック
コンタクト部が ４００℃より高い温度の熱処理により
特性劣化を生ずるので最高許容温度を ４００℃に抑制
するのが望ましく、また熱処理の時間を３０分間とした
理由は、上記理由と同様にそれ以上長時間の熱処理は半
導体装置の特性を劣化させるからであり、また ４００
℃，３０分の熱処理は、粒径５μｍ 以上のＡｌグレイ
ンを成長させる上で十分であるからである。■ その
後、Ａｌ合金膜３′をＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏ
ｎ Ｅｔｃｈｉｎｇ；反応性イオンエッチング）によっ
て、配線に所望される厚さ１μｍ になるように全面に
わたってエッチングする（図１（ｄ） 参照）。■
さらに、図１（ｅ） に示すように、Ａｌ合金膜３′上
にフォトレジスト４により配線パターンのパターニング
を行い、ＲＩＥによりフォトレジスト４をマスクにして
、Ａｌ合金膜３′のエッチングを行う。■ その後フ
ォトレジスト４を除去して、図２の平面図に示すような
配線５を形成する。
して詳しく説明する。図１は、本発明の半導体装置の製
造方法の工程の概要を示す側断面図である。■ まず
、図１（ａ） に示すように、Ｓｉ基板１上にＣＶＤ法
を用いてたとえばＢＰＳＧ（ホウ素−ケイ酸ガラス）膜
などの絶縁膜２を７０００Åの厚さに堆積する。■
ついで、図１（ｂ） に示すように、絶縁膜２の上にス
パッタ法によりたとえばＣｕが０．５ ％含有するＡｌ
Ｃｕ合金などのＡｌ合金膜３を配線の所望の厚さ１μｍ
よりも厚いたとえば４μｍ の厚さに堆積する。この
堆積厚さを４μｍ にする理由は、後に続く熱処理によ
り成長するＡｌグレインの大きさは堆積厚さ４μｍ を
超えるとほとんど同じ大きさになるので、必要最低限の
厚さにしたことによるものである。■ そして、図示
しない熱処理炉に装入して４００ ℃で３０分間の熱処
理を施す。これによって、Ａｌ合金膜３はスパッタ時点
でグレインサイズが０．２ μｍ 程度であったものが
、熱処理によって５μｍ 以上に成長して図１（ｃ）
に示すようなＡｌ合金膜３′となる。ここで、熱処理温
度を４００ ℃とした理由は、熱処理温度が高い程グレ
イン成長の点からは有利ではあるが、製造中の半導体装
置の他の部位、たとえばＳｉ基板とメタルのオーミック
コンタクト部が ４００℃より高い温度の熱処理により
特性劣化を生ずるので最高許容温度を ４００℃に抑制
するのが望ましく、また熱処理の時間を３０分間とした
理由は、上記理由と同様にそれ以上長時間の熱処理は半
導体装置の特性を劣化させるからであり、また ４００
℃，３０分の熱処理は、粒径５μｍ 以上のＡｌグレイ
ンを成長させる上で十分であるからである。■ その
後、Ａｌ合金膜３′をＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏ
ｎ Ｅｔｃｈｉｎｇ；反応性イオンエッチング）によっ
て、配線に所望される厚さ１μｍ になるように全面に
わたってエッチングする（図１（ｄ） 参照）。■
さらに、図１（ｅ） に示すように、Ａｌ合金膜３′上
にフォトレジスト４により配線パターンのパターニング
を行い、ＲＩＥによりフォトレジスト４をマスクにして
、Ａｌ合金膜３′のエッチングを行う。■ その後フ
ォトレジスト４を除去して、図２の平面図に示すような
配線５を形成する。
【００１３】図３は、このようにして得られた配線５の
グレイン構造の一例を拡大して示したものであり、グレ
インバウンダリィ５ａを有するいわゆるバンブー構造を
なしている。このＡｌグレインサイズは、たとえば配線
幅１．５ μｍ ， 厚さ１．０ μｍ の配線の場合
で配線長手方向に５μｍ 以上にも達する大きさである
。また、図４は、本発明法による配線と従来法による配
線のエレクトロマイグレーション耐性の加速試験（環境
温度；２００℃，電流密度；ＩＥ６Ａ／ｃｍ２ ）の結
果を累積故障率（％）で示したものである。図において
、累積故障率５０％における加速試験時間は従来法がｔ
１ ＝ ３００ｈであるのに対し、本発明法はｔ２ ＝
３０００ｈでｔ１ の１０倍以上である。このことは、
故障率とグレインバウンダリィ５ａの頻度とは密接な関
係があることを示しており、本発明法による配線ではＡ
ｌグレインが大粒径化しているために、エレクトロマイ
グレーション耐性に関する配線寿命は１０倍以上の伸び
をみせている。
グレイン構造の一例を拡大して示したものであり、グレ
インバウンダリィ５ａを有するいわゆるバンブー構造を
なしている。このＡｌグレインサイズは、たとえば配線
幅１．５ μｍ ， 厚さ１．０ μｍ の配線の場合
で配線長手方向に５μｍ 以上にも達する大きさである
。また、図４は、本発明法による配線と従来法による配
線のエレクトロマイグレーション耐性の加速試験（環境
温度；２００℃，電流密度；ＩＥ６Ａ／ｃｍ２ ）の結
果を累積故障率（％）で示したものである。図において
、累積故障率５０％における加速試験時間は従来法がｔ
１ ＝ ３００ｈであるのに対し、本発明法はｔ２ ＝
３０００ｈでｔ１ の１０倍以上である。このことは、
故障率とグレインバウンダリィ５ａの頻度とは密接な関
係があることを示しており、本発明法による配線ではＡ
ｌグレインが大粒径化しているために、エレクトロマイ
グレーション耐性に関する配線寿命は１０倍以上の伸び
をみせている。
【００１４】
【発明の効果】以上説明したように本発明によれば、厚
さの厚いＡｌ合金膜を熱処理することにより、従来の薄
いＡｌ合金膜では達成できなかった大粒径のＡｌグレイ
ン構造を実現し得るから、エレクトロマイグレーション
耐性やストレスマイグレーション耐性にすぐれた配線を
形成することができ、半導体装置の信頼性の向上に大い
に寄与する。
さの厚いＡｌ合金膜を熱処理することにより、従来の薄
いＡｌ合金膜では達成できなかった大粒径のＡｌグレイ
ン構造を実現し得るから、エレクトロマイグレーション
耐性やストレスマイグレーション耐性にすぐれた配線を
形成することができ、半導体装置の信頼性の向上に大い
に寄与する。
【図１】（ａ） 〜（ｅ） は、本発明の半導体装置の
製造方法の工程の概要を示す側断面図である。
製造方法の工程の概要を示す側断面図である。
【図２】本発明の半導体装置を示す平面図である。
【図３】本発明の配線のグレイン構造の一例を拡大して
示す概要図である。
示す概要図である。
【図４】本発明法と従来法の配線の加速試験時間と累積
故障率との関係の一例を比較して示す特性図である。
故障率との関係の一例を比較して示す特性図である。
１ Ｓｉ基板
２ 絶縁膜
３ Ａｌ合金膜
４ フォトレジスト
５ 配線
５ａ グレインバウンダリィ
Claims (3)
- 【請求項１】 Ｓｉ基板上の絶縁膜上にＡｌ合金
膜を配線としての所望の厚さよりも厚く形成する工程と
、このＡｌ合金膜を所定の温度で熱処理する工程と、こ
の熱処理の後に前記Ａｌ合金膜全面を所望の厚さにエッ
チング除去する工程と、を具備することを特徴とする半
導体装置の製造方法。 - 【請求項２】 前記Ａｌ合金膜の形成工程におけ
るＡｌ合金膜の厚さを２μｍ以上とすることを特徴とす
る請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記Ａｌ合金膜の熱処理工程にお
いて形成されるＡｌ合金膜の配線長手方向のＡｌグレイ
ンサイズが４μｍ 以上であることを特徴とする請求項
１もしくは２記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12982791A JPH04354337A (ja) | 1991-05-31 | 1991-05-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12982791A JPH04354337A (ja) | 1991-05-31 | 1991-05-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04354337A true JPH04354337A (ja) | 1992-12-08 |
Family
ID=15019208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12982791A Pending JPH04354337A (ja) | 1991-05-31 | 1991-05-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04354337A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5599737A (en) * | 1994-12-30 | 1997-02-04 | Lucent Technologies Inc. | Conductive runner fabrication |
| US7745938B2 (en) * | 2007-02-28 | 2010-06-29 | Sanyo Electric Co., Ltd. | Circuit device, a method for manufacturing a circuit device, and a semiconductor module |
-
1991
- 1991-05-31 JP JP12982791A patent/JPH04354337A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5599737A (en) * | 1994-12-30 | 1997-02-04 | Lucent Technologies Inc. | Conductive runner fabrication |
| US7745938B2 (en) * | 2007-02-28 | 2010-06-29 | Sanyo Electric Co., Ltd. | Circuit device, a method for manufacturing a circuit device, and a semiconductor module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4937652A (en) | Semiconductor device and method of manufacturing the same | |
| JPH08181210A (ja) | 半導体装置の製造方法 | |
| JPH04324929A (ja) | 半導体装置の製造方法 | |
| US7135399B2 (en) | Deposition method for wiring thin film | |
| US20030190801A1 (en) | Method for forming a metal extrusion free via | |
| JPH04354337A (ja) | 半導体装置の製造方法 | |
| KR100213447B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| US6699789B2 (en) | Metallization process to reduce stress between Al-Cu layer and titanium nitride layer | |
| JP2003133255A (ja) | 障壁金属層の積層方法 | |
| JP3510943B2 (ja) | 半導体装置の製造方法 | |
| JPH04326521A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH06112203A (ja) | 半導体装置の製造方法 | |
| JPH04315427A (ja) | 半導体装置の製造方法 | |
| JPH0590267A (ja) | 半導体装置及びその製造方法 | |
| JPH0391240A (ja) | 金属電極配線の製造方法 | |
| JPH01200651A (ja) | 半導体装置の製造方法 | |
| KR100212007B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS62291146A (ja) | 半導体装置の製造方法 | |
| JPS63114144A (ja) | 半導体装置の製造方法 | |
| JPH08255833A (ja) | 半導体装置の製造方法 | |
| JPS6251243A (ja) | 半導体装置の製造方法 | |
| JPH0193146A (ja) | 多層配線の形成方法 | |
| JP2004200717A (ja) | 配線形成法 | |
| JPH0677221A (ja) | 半導体装置の熱処理方法 | |
| JPH05175346A (ja) | 配線およびその形成方法 |