JPH04309229A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH04309229A
JPH04309229A JP7353091A JP7353091A JPH04309229A JP H04309229 A JPH04309229 A JP H04309229A JP 7353091 A JP7353091 A JP 7353091A JP 7353091 A JP7353091 A JP 7353091A JP H04309229 A JPH04309229 A JP H04309229A
Authority
JP
Japan
Prior art keywords
wiring
based wiring
oxide
film
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7353091A
Other languages
English (en)
Inventor
Yasushi Kawabuchi
靖 河渕
Masayasu Suzuki
正恭 鈴樹
Akira Haruta
亮 春田
Yukio Tanigaki
谷垣 幸男
Tokio Kato
加藤 登季男
Masashi Sawara
政司 佐原
Shinichi Ishida
石田 進一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7353091A priority Critical patent/JPH04309229A/ja
Publication of JPH04309229A publication Critical patent/JPH04309229A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に、Cu系配線を有する半導体集積回路装置に
適用して有効な技術に関するものである。
【0002】
【従来の技術】従来より、シリコン(Si)基板上に形
成されるLSIの配線材料としては、電気抵抗が低い、
酸化珪素膜との密着性が良い、加工が容易であるなどの
理由からAlが使用されてきた。
【0003】しかし、LSIの高集積化に伴う配線の微
細化によって、ストレスマイグレーション(SM)、エ
レクトロマイグレーション(EM)、ボイドなどに起因
するAl配線の信頼性低下が深刻な問題となってきたこ
とから、Alに代わる各種配線材料が提案されており、
その中の一つにCuがある。
【0004】Cuは、その電気抵抗がAlの約2/3と
低いため、Alに比べて電流密度を大きくとることがで
き、かつその融点がAlよりも400℃以上高いことか
らEM耐性も高いので、微細な配線を形成することがで
きるという利点がある。
【0005】なお、Cu系配線については、株式会社プ
レスジャーナル社、昭和63年5月20日発行の「月刊
セミコンダクターワールド  1988.6」P89〜
P93において論じられている。
【0006】
【発明が解決しようとする課題】しかしながら、Cu系
配線は、■耐酸化性が低いので層間絶縁膜堆積時に配線
の内部まで酸化が進行し、電気抵抗が増大してしまう、
■酸化珪素膜に対する接着強度が小さい、■シリコンや
その酸化物に拡散し易いため、シリコン基板の拡散層に
接続すると、素子の特性を劣化させる虞れがある、など
の問題点が指摘されており、これらを改善することがC
u系配線の課題となっている。
【0007】そこで、本発明の目的は、上記したCu系
配線の問題点を改善することのできる技術を提供するこ
とにある。
【0008】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0009】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を説明すれば、下記の
とおりである。
【0010】本発明は、Cu系配線の表面にCuの酸化
物よりも安定な酸化物または窒化物を形成する導電材料
からなる酸化防止層を設けたものである。
【0011】
【作用】上述した手段によれば、Cu系配線の表面をC
uの酸化物よりも安定な酸化物または窒化物を形成する
導電材料で被覆することにより、配線内部への酸化の進
行を防止することができる。また、Cu系配線の表面を
他の材料で被覆することにより、シリコンやその酸化物
へのCuの拡散を防止することができ、かつ酸化珪素膜
に対する接着性を改善することができる。
【0012】
【実施例】図1は、本実施例のCu系配線1の断面図で
ある。このCu系配線1は、シリコン単結晶からなる半
導体基板2上に形成された酸化珪素からなる絶縁膜3の
上に形成されており、このCu系配線1の上には、同じ
く酸化珪素からなる層間絶縁膜4が形成されている。
【0013】上記Cu系配線1は、その表面全体が、例
えばMgの薄膜からなる酸化防止層5によって覆われて
いる。この酸化防止層5は、Cu系配線1の膜厚よりも
薄い膜厚で形成される。
【0014】上記酸化防止層5は、上記Mgの他、■多
結晶シリコン、■遊離のシリコンを含有する高融点金属
(Mo、W、Ti、Ta、Ni、Pd、Zr、Pt、C
oなど)のシリサイド、■シリコンよりも酸化物を形成
し易いBe、Ti、Zr、Hf、Alのような金属、■
Cuと高分子化合物との錯体、■CuにAl、Pd、M
g、Ni、Fe、Znなどの金属もしくはSiを微量添
加したCu合金、■WN(窒化タングステン)などの窒
化金属、■TiBなどのホウ化金属、■ZrCなどの炭
化金属など、Cuの酸化物よりも安定な酸化物または窒
化物を形成する各種導電材料で構成することができる。
【0015】一方、Cu系配線1は、Cu、またはCu
にAl、Pd、Mg、Ni、Fe、Znなどの金属もし
くはSiを微量添加した電気抵抗率2.7μΩcm以下
のCu合金で構成されている。
【0016】図2は、絶縁膜3に開孔した接続孔6を通
じて上記Cu系配線1を基板2の拡散層7に接続した状
態を示している。Cu系配線1は、その下面の酸化防止
層5を介して拡散層7に接続されるので、Cuの拡散に
よって拡散層7の電気特性が劣化する虞れはない。
【0017】上記Cu系配線1を形成するには、例えば
図3に示すように、絶縁膜3上にスパッタ法などを用い
てMg膜5aおよび電気抵抗率2.7μΩcm以下のC
u合金膜1aを順次堆積する。このCu合金膜1aは、
Mg膜5aよりも厚い膜厚で堆積する。
【0018】次に、図4に示すように、Cu合金膜1a
の上にフォトレジストパターン8を形成し、これをマス
クにしてCu合金膜1aをエッチングすることにより、
Cu系配線1を形成する。
【0019】次に、上記フォトレジストパターン8を除
去した後、図5に示すように、スパッタ法などを用いて
基板1上に第二のMg膜5aを堆積する。次に、図6に
示すように、第二のMg膜5aの上にフォトレジストパ
ターン9を形成し、これをマスクにして第二のMg膜5
aおよびその下のMg膜5aを同時にエッチングし、最
後にフォトレジストパターン9を除去することにより、
表面全体がMgの薄膜からなる酸化防止層5によって覆
われたCu系配線1が得られる。
【0020】上記Cu系配線1の上には、その後の工程
で酸化珪素からなる層間絶縁膜4が堆積されるが、Cu
系配線1は、その表面が酸化防止層5によって覆われて
いるため、Cu系配線1が酸化されることはなく、かつ
Cu系配線1と層間絶縁膜4との界面が剥離することも
ない。
【0021】図7は、上記層間絶縁膜4の上に第二層目
のCu系配線1を形成し、層間絶縁膜4に開孔した接続
孔10を通じて第二層目のCu系配線1と第一層目のC
u系配線1とを電気的に接続した状態を示している。
【0022】第二層目のCu系配線1を形成するには、
層間絶縁膜4に接続孔10を開孔した後、層間絶縁膜4
に前述した方法で第二層目のCu系配線1を形成する。 上記接続孔10を開孔する際、接続孔10の底部に露出
した第一層目のCu系配線1の上面の酸化防止層5の一
部または全部を除去してもよい。また、図8に示すよう
に、接続孔10の内部にMg膜5aを埋込んで層間絶縁
膜4を平坦化した後に第二層目のCu系配線1を形成し
てもよい。
【0023】本実施例によれば、配線をCu系配線1で
構成したことにより、配線の耐エレクトロマイグレーシ
ョン性および耐ストレスマイグレーション性を高めるこ
とができると共に、電気抵抗の小さなCuが配線内の主
要な導電部をなすことにより、配線を微細化しても良好
な電気伝導性を確保することができる。
【0024】また、Cu系配線1の表面をCuの酸化物
よりも安定な酸化物あるいは窒化物を形成する導電材料
からなる酸化防止層5で被覆した構造とすることにより
、層間絶縁膜4の堆積時などにCu系配線1が酸化され
るのを防止することができ、また、Cu系配線1の絶縁
膜に対する接着性の改善および拡散層7へのCuの拡散
によってもたらされる素子の電気特性変動などの不安が
克服される。
【0025】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論である
【0026】以上の説明では、半導体集積回路の配線に
適用した場合について説明したが、これ限定されず、1
個の半導体素子、例えばパワートランジスタを搭載した
単体構造の半導体装置や磁気センサーなどの信号変換装
置の配線に適用することもできる。
【0027】また、本発明は、基板上に配線層のみを形
成した配線基板、例えばマザーボードやベビーボードへ
の応用も可能である。
【0028】
【発明の効果】Cu系配線の表面をCuの酸化物よりも
安定な酸化物または窒化物を形成する導電材料で被覆す
る本発明によれば、配線内部への酸化の進行、シリコン
やその酸化物へのCuの拡散を防止することができ、か
つ酸化珪素膜に対する接着性を改善することができるの
で、配線の微細化を促進することができる。
【図面の簡単な説明】
【図1】本発明の一実施例であるCu系配線の断面図で
ある。
【図2】このCu系配線を半導体基板の拡散層に接続し
た状態を示す断面図である。
【図3】このCu系配線の製造方法を示す半導体基板の
断面図である。
【図4】このCu系配線の製造方法を示す半導体基板の
断面図である。
【図5】このCu系配線の製造方法を示す半導体基板の
断面図である。
【図6】このCu系配線の製造方法を示す半導体基板の
断面図である。
【図7】本発明の他の実施例であるCu系配線の断面図
である。
【図8】本発明の他の実施例であるCu系配線の断面図
である。
【符号の説明】
1  Cu系配線 1a  Cu合金膜 2  半導体基板 3  絶縁膜 4  層間絶縁膜 5  酸化防止層 5a  Mg膜 6  接続孔 7  拡散層 8  フォトレジストパターン 9  フォトレジストパターン 10  接続孔

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  基板上にCu系配線を設けた半導体集
    積回路装置であって、前記Cu系配線の表面に、Cuの
    酸化物よりも安定な酸化物または窒化物を形成する導電
    材料からなる酸化防止層を設けたことを特徴とする半導
    体集積回路装置。
  2. 【請求項2】  前記酸化防止層の膜厚を前記Cu系配
    線の膜厚よりも薄くしたことを特徴とする請求項1記載
    の半導体集積回路装置。
  3. 【請求項3】  前記Cu系配線は、電気抵抗率が2.
    7μΩcm以下のCu合金からなることを特徴とする請
    求項1または2記載の半導体集積回路装置。
JP7353091A 1991-04-08 1991-04-08 半導体集積回路装置 Pending JPH04309229A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7353091A JPH04309229A (ja) 1991-04-08 1991-04-08 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7353091A JPH04309229A (ja) 1991-04-08 1991-04-08 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH04309229A true JPH04309229A (ja) 1992-10-30

Family

ID=13520882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7353091A Pending JPH04309229A (ja) 1991-04-08 1991-04-08 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH04309229A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6656828B1 (en) 1999-01-22 2003-12-02 Hitachi, Ltd. Method of forming bump electrodes
JP2016195286A (ja) * 2010-01-15 2016-11-17 ローム株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6656828B1 (en) 1999-01-22 2003-12-02 Hitachi, Ltd. Method of forming bump electrodes
JP2016195286A (ja) * 2010-01-15 2016-11-17 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US4994410A (en) Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process
US4926237A (en) Device metallization, device and method
JP3404057B2 (ja) 電子デバイスの製造方法
US5656860A (en) Wiring structure for semiconductor device and fabrication method therefor
US5266519A (en) Method for forming a metal conductor in semiconductor device
JPH0547760A (ja) 半導体集積回路装置、その製造方法およびその製造に用いるスパツタターゲツト
EP0628998B1 (en) Wiring layer for semi conductor device and method for manufacturing the same
EP0239833B1 (en) Integrated circuit device with an improved interconnection line
JP2004000006U6 (ja) 半導体装置
JPH04309229A (ja) 半導体集積回路装置
US5200359A (en) Method of decreasing contact resistance between a lower elevation aluminum layer and a higher elevation electrically conductive layer
JP3521200B2 (ja) 配線構造およびその形成方法
JPH10125785A (ja) 半導体集積回路の配線形成方法
JP2861583B2 (ja) 半導体装置の製法
JP2850380B2 (ja) 半導体装置の製造方法
US20020111015A1 (en) Method of forming metal connection elements in integrated circuits
JP3339901B2 (ja) 多層配線構造の半導体装置及びその製造方法
JPH04217323A (ja) 半導体装置用バンプ電極の製造方法
JPH03262125A (ja) 半導体装置
JPS6244813B2 (ja)
JPH05299418A (ja) 半導体装置の製造方法
JPH0629292A (ja) 半導体装置及びその製造方法
JP3035945B2 (ja) 半導体装置
JPH06291194A (ja) 半導体装置の製造方法
JP2998454B2 (ja) 半導体装置の製造方法