JP2861583B2 - 半導体装置の製法 - Google Patents

半導体装置の製法

Info

Publication number
JP2861583B2
JP2861583B2 JP4026029A JP2602992A JP2861583B2 JP 2861583 B2 JP2861583 B2 JP 2861583B2 JP 4026029 A JP4026029 A JP 4026029A JP 2602992 A JP2602992 A JP 2602992A JP 2861583 B2 JP2861583 B2 JP 2861583B2
Authority
JP
Japan
Prior art keywords
layer
wiring
resistance
tin
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4026029A
Other languages
English (en)
Other versions
JPH05190551A (ja
Inventor
隆久 山葉
Original Assignee
ヤマハ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヤマハ株式会社 filed Critical ヤマハ株式会社
Priority to JP4026029A priority Critical patent/JP2861583B2/ja
Publication of JPH05190551A publication Critical patent/JPH05190551A/ja
Application granted granted Critical
Publication of JP2861583B2 publication Critical patent/JP2861583B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、多層配線構造を有す
LSI等の半導体装置の製法に関し、特に下層配線を
構成するAl又はAl合金層の上面にTiからなる抵抗
低減膜を介してTiNからなる反射防止膜を形成したこ
とによりエレクトロマイグレーション耐性を劣化させる
ことなく層間接続部の抵抗を低減可能としたものであ
る。
【0002】
【従来の技術】従来、LSI等の半導体装置の多層配線
構造としては、図3に示すものが知られている(例えば
特開平2−235372号公報参照)。
【0003】図3において、10はシリコン等の半導体
基板、12は基板表面に形成されたシリコンオキサイド
等の絶縁膜、14は絶縁膜12上に形成され、TiN層
14aとAl又はAl合金層14bとTiN層14cと
を順次に積層して成る第1配線層、16は接続孔16A
を有する層間絶縁膜、18は絶縁膜16上に接続孔16
Aを介して第1配線層14に接続されるように形成され
た第2配線層である。TiN層14aは、基板10に設
けられた不純物ドープ領域(図示せず)との間にオーミ
ックコンタクトを形成した場合に該不純物ドープ領域か
らのSi析出を阻止するためにいわゆるバリアメタル層
として設けられたもので、基板とのオーミックコンタク
トが不要な個所では省略されることもある。また、Ti
N層14cは、パターニング精度を向上させるために反
射防止膜として用いられるものであり、これにはストレ
スマイグレーション耐性及びエレクトロマイグレーショ
ン耐性を向上させる効果もある。
【0004】図3に示す構成にあっては、第2配線層1
8が抵抗率の高いTiN層14cと接触するようになっ
ているので、層間接続部で接触抵抗が大きくなる不都合
がある。このような不都合をなくすため、図4に示すよ
うにTiN層14cを接続孔16A内に露出する部分だ
け選択的にエッチ除去してから第2配線層18を形成す
ることが知られている(例えば特開平1−266746
号公報参照)。図4において、図3と同様の符号は、図
3と同様の構成要素を示す。
【0005】
【発明が解決しようとする課題】図4に示す構成にあっ
ては、層間接続部にてTiN層14cを除去したので、
接触抵抗を低減できるものの、エレクトロマイグレーシ
ョン耐性が劣化するという問題がある。すなわち、層間
接続部に高密度の電流を長時間にわたって流すと、層間
接続部にボイドが生じ、接触抵抗の増大又は断線を招く
ことがある。
【0006】また、表面平坦化のために層間絶縁膜16
にSOG(スピン・オン・ガラス)等の塗布絶縁層を中
間層として含ませると共にこの塗布絶縁層から水分を除
去すべく熱処理を行なうと、Al又はAl合金層14b
から接続孔16A内にAlヒロック14Aが成長するこ
とがある。このようにAlヒロック14Aが成長した状
態において第2配線層18を構成する配線材をスパッタ
法等により被着すると、Alヒロック14Aの近傍で配
線材の被覆性が劣化し、良好な層間接続を得るのが困難
となる。
【0007】発明者の研究によれば、14A等のAlヒ
ロックは、図5に示すように第2配線層18の下方の接
続孔16Aの面積に比べて第1配線層14の面積が非常
に大きい(配線幅Wにして10μm以上ある)配線パタ
ーンにて発生しやすいことが判明している。また、Al
ヒロックの発生は、熱処理中に広い第1配線層14上で
接続孔16Aがわずかに開口している個所でAlが応力
緩和し、ヒロックとして成長することによるものと考え
られる。
【0008】なお、図3の構成において層間接続部の抵
抗を低減するための他の試みとしては、スパッタ装置を
用いて層14bとしてAl層を形成した後該スパッタ装
置の真空を破らずに反応性スパッタ処理によりTiN層
14cを形成する連続形成法が提案されている(例え
ば、信学技報Vol.91 No.332 SDM91
−136 第37〜41頁参照)。このような連続形成
法を用いてAl(18)/TiN(14c)/Al(1
4b)構成の層間接続部を形成すると、Al(18)/
Al(14b)構成の層間接続部に比べて10倍程度の
スルーホール抵抗が得られる旨述べられている(前掲S
DM91−136 第38頁)が、抵抗低減効果として
は必ずしも十分でない。
【0009】この発明の目的は、TiNからなる反射防
止膜を有する多層配線構造を形成する半導体装置の製法
において、エレクトロマイグレーション耐性を劣化させ
ることなく層間接続部の抵抗を大幅に低減することにあ
る。
【0010】
【課題を解決するための手段】この発明に係る半導体装
置の製法は、 半導体基板を覆う第1の絶縁膜の上にAl
又はAl合金層を形成した後、該Al又はAl合金層の
上に抵抗低減膜としてのTi層及び反射防止膜としての
TiN層をスパッタ法で順次に形成する工程と、 前記A
l又はAl合金層、前記Ti層及び前記TiN層の積層
を所望の配線パターンに従ってパターニングすることに
より該積層の残存部からなる第1の配線層を形成する工
程と、 前記第1の絶縁膜の上に前記第1の配線層を覆っ
て層間絶縁膜としての第2の絶縁膜を形成する工程と、
ホトリソグラフィ及びエッチング処理により前記第2の
絶縁膜に前記第1の配線層の一部に対応する接続孔を形
成すると共に該ホトリソグラフィ及びエッチング処理に
より該接続孔の底部に前記第1の配線層のTiN層又は
Ti層の一部を露呈させる工程と、 前記第2の絶縁膜の
上に前記第1の配線層のTiN層又はTi層の露呈部に
接続されるように第2の配線層を形成する工程とを含む
ものである。
【0011】
【作用】この発明の構成によれば、第1の配線層を構成
するAl又はAl合金層の上に低抵抗低減膜としてのT
i層及び反射防止膜としてTiN層をスパッタ法で順次
に形成するので、TiN層を反応性スパッタ法により形
成する際にはTi層の表面がわずかに窒化されるもの
の、Al又はAl合金層の表面が窒化されることはな
い。従って、Al又はAl合金層とTi層との間及びT
i層とTiN層との間にはいずれも良好な低抵抗接触が
形成され、第1及び第2の配線層の間の層間接続部の抵
抗を大幅に低減することができる。また、接続孔を形成
する際に接続孔の底部に第1の配線層のTiN層又はT
i層の一部を露呈させ、第2の配線層を第1の配線層の
TiN層又はTi層の露呈部に接続するようにしたの
で、接続孔の底部にAl又はAl合金層を露呈させ、そ
の露呈部に第2の配線層を接続した場合とは異なり、エ
レクトロマイグレーション耐性が劣化することがない。
【0012】
【実施例】図1は、この発明の一実施例による半導体装
置の配線構造を示すもので、図3と同様の部分には同様
の符号を付して詳細な説明を省略する。
【0013】シリコン等の半導体基板10の表面を覆う
シリコンオキサイド等の絶縁膜12の上には、第1配線
層14が形成される。第1配線層14は、一例としてバ
リアメタル層としてのTiN層14aと、Al又はAl
合金層14bと、抵抗低減膜としてのTi層14dと、
反射防止膜としてのTiN層14cとを順次にスパッタ
法により被着した後、これらの被着層の積層を所望の配
線パターンに従ってパターニングすることによって形成
される。
【0014】絶縁膜12の上には、第1配線層14を覆
うように層間絶縁膜16が形成され、この絶縁膜16に
は周知のホトリソグラフィ及びエッチング処理により第
1配線層14の一部に対応した接続孔16Aが形成され
と共にこのときのエッチング処理により接続孔16A
の底部にはTiN層14cの一部が露呈される。そし
て、絶縁膜16の上には、接続孔16Aを介して第1配
線層14のTiN層14cと接続されるように第2の配
線層18が形成される。
【0015】上記構成において、層14bを構成するA
l合金としては、Al−Si、Al−Cu、Al−Si
−Cu、Al−Si−Ti、Al−Pd、Al−Si−
Pd等を使用可能であり、第2配線層18の材料として
はAl又はAl合金等を使用可能である。
【0016】図2は、この発明による抵抗低減効果を確
認するために使用される配線抵抗測定試料の層間接続部
配置を示すもので、この試料では、下方の第1配線層W
1 及び上方の第2配線層W2 に関する層間接続部C1
2 ……Cn-1 ,Cn が直列接続された形で半導体基板
の上面に配置され、層間接続部C1 及びCn にそれぞれ
接続された端子T1 及びT2 の間の電気抵抗を測定する
ようになっている。
【0017】上下配線層間の層間接続部の抵抗(通常ビ
ア抵抗又はスルーホール抵抗と称される)は、極めて低
いので、単一の層間接続部のビア抵抗を測定するのでは
なく、図2に示すようにビアチェーン抵抗として測定す
るのが普通である。
【0018】比較のための試料としては、C1 〜Cn
各層間接続部が図1に示すような構成の試料(サンプル
Aと称する)と、図1の構成からTi層14dを省略し
た構成の試料(図3に示した従来例相当のもので、サン
プルBと称する)と、図1の構成からTiN層14a、
Ti層14d及びTiN層14cを省略した構成の試料
(サンプルCと称する)とを用意した。ここで、サンプ
ルA〜Cについて配線層14の具体的構成を示すと、次
の(イ)〜(ハ)の通りである。
【0019】 サンプルA〜Cにおいて、層14bを構成するAl−S
i−Cu合金のSi含有率及びCu含有率は、それぞれ
1.0[wt%]及び0.5[wt%]であり、第2配
線層18は、層14bと同一組成のAl−Si−Cu合
金で1000[nm]の厚さに形成され、層間接続部の
数nは2000[個]であった。なお、サンプルA及び
Bでは、TiN層14cを反応性スパッタ法により形成
したが、サンプルBではAl合金層14bの形成に連続
して(真空を破らずに)TiN層14cの形成を行なっ
た。
【0020】サンプルA〜Cについて端子T1 −T2
のビアチェーン抵抗BCR及び層間接続部1個当りのビ
ア抵抗BRとを示すと、次の通りである。
【0021】 サンプル 抵抗BCR[Ω] 抵抗BR[mΩ] A 300 150 B 33000 16500 C 165 83 サンプルBのビア抵抗をサンプルCのそれに比較する
と、約198倍であるのに対し、サンプルAのビア抵抗
をサンプルCのそれに比較すると、約1.8倍であり、
この発明によれば顕著な抵抗低減効果が得られることが
わかる。
【0022】Ti層14dの厚さが7〜30[nm]の
範囲で上記と同様の抵抗低減効果が得られることが確認
されている。このような抵抗低減効果は、バリアメタル
層14aの存否に無関係のものであり、バリアメタル層
14aがなくても得られる。
【0023】上記実施例においては、第2配線層18を
第1配線層14のTiN層14cに接触させたが、接続
孔16Aを形成する際のエッチング処理によりTiN層
14cを接続孔16Aの底部のみ除去し、第2配線層1
8を第1配線層14のTi層14dに接触させるように
してもよい。
【0024】また、表面平坦化のために層間絶縁膜16
の上又は下あるいは中間にSOG等の塗布絶縁層を設け
てもよい。この場合、第2配線層18の形成前に塗布絶
縁層から水分を除去すべく熱処理を行なっても、Al又
はAl合金層14bの表面がTi層14d乃至TiN層
14cで覆われているので、図4で示したようなAlヒ
ロック14Aは発生しない。この後、第2配線層18を
形成すると、低抵抗の層間接続部が得られる。
【0025】
【発明の効果】以上のように、この発明によれば、第1
の配線層を構成するAl又はAl合金層の上に抵抗低減
膜としてのTi層及び反射防止膜としてのTiN層をス
パッタ法で順次に形成するので、第1及び第2の配線層
間の接続部の抵抗を大幅に低減可能になると共に所望の
膜厚と所望の膜質を有するTi層及びTiN層を再現性
よく形成可能となり、低抵抗の層間接続部を有する多層
配線構造を歩留りよく形成できる効果が得られる。その
上、接続孔の底部において第1の配線層のTiN層又は
Ti層に接続されるように層間絶縁膜の上に第2の配線
層を形成するので、エレクトロマイグレーション耐性の
劣化を防止できると共にAlヒロックの成長を阻止可能
となる効果が得られるものである。
【図面の簡単な説明】
【図1】 この発明の一実施例による半導体装置の配線
構造を示す基板断面図である。
【図2】 配線抵抗測定試料の層間接続部配置を示す平
面図である。
【図3】 従来の配線構造の一例を示す基板断面図であ
る。
【図4】 他の従来例におけるAlヒロック発生状況を
示す基板断面図である。
【図5】 Alヒロックが発生しやすい配線パターンを
例示する平面図である。
【符号の説明】
10:半導体基板、12,16:絶縁膜、14:第1配
線層、14a,14c:TiN層、14b:Al又はA
l合金層、14d:Ti層、18:第2配線層。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/3205 - 21/3213 H01L 21/768

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体基板を覆う第1の絶縁膜の上にAl
    又はAl合金層を形成した後、該Al又はAl合金層の
    上に抵抗低減膜としてのTi層及び反射防止膜としての
    TiN層をスパッタ法で順次に形成する工程と、 前記Al又はAl合金層、前記Ti層及び前記TiN層
    の積層を所望の配線パターンに従ってパターニングする
    ことにより該積層の残存部からなる第1の配線層を形成
    する工程と、 前記第1の絶縁膜の上に前記第1の配線層を覆って層間
    絶縁膜としての第2の絶縁膜を形成する工程と、 ホトリソグラフィ及びエッチング処理により前記第2の
    絶縁膜に前記第1の配線層の一部に対応する接続孔を形
    成すると共に該ホトリソグラフィ及びエッチング処理に
    より該接続孔の底部に前記第1の配線層のTiN層又は
    Ti層の一部を露呈させる工程と、 前記第2の絶縁膜の上に前記第1の配線層のTiN層又
    はTi層の露呈部に接続されるように第2の配線層を形
    成する工程とを含む半導体装置の製法。
JP4026029A 1992-01-17 1992-01-17 半導体装置の製法 Expired - Fee Related JP2861583B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4026029A JP2861583B2 (ja) 1992-01-17 1992-01-17 半導体装置の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4026029A JP2861583B2 (ja) 1992-01-17 1992-01-17 半導体装置の製法

Publications (2)

Publication Number Publication Date
JPH05190551A JPH05190551A (ja) 1993-07-30
JP2861583B2 true JP2861583B2 (ja) 1999-02-24

Family

ID=12182283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4026029A Expired - Fee Related JP2861583B2 (ja) 1992-01-17 1992-01-17 半導体装置の製法

Country Status (1)

Country Link
JP (1) JP2861583B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0142796B1 (ko) * 1994-05-26 1998-08-17 문정환 반도체 다층박막 금속배선 형성방법
JP2953340B2 (ja) * 1995-03-29 1999-09-27 ヤマハ株式会社 配線形成法
JP2002202527A (ja) 2000-12-28 2002-07-19 Nec Corp アクティブマトリクス型液晶表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0642514B2 (ja) * 1986-11-18 1994-06-01 日本電気株式会社 多層配線構造の製造方法
JPH01266746A (en) * 1988-04-18 1989-10-24 Sony Corp Semiconductor device

Also Published As

Publication number Publication date
JPH05190551A (ja) 1993-07-30

Similar Documents

Publication Publication Date Title
JP2999991B2 (ja) 連続高伝導金属配線の製法
US4782380A (en) Multilayer interconnection for integrated circuit structure having two or more conductive metal layers
US4937652A (en) Semiconductor device and method of manufacturing the same
US5266526A (en) Method of forming trench buried wiring for semiconductor device
US4985750A (en) Semiconductor device using copper metallization
US5393703A (en) Process for forming a conductive layer for semiconductor devices
KR100303221B1 (ko) 반도체 장치
JPH0653163A (ja) 集積回路障壁構造体とその製法
JPH06244135A (ja) コンタクトスタッドの積層構造及びその製造方法
US5266519A (en) Method for forming a metal conductor in semiconductor device
KR20000048295A (ko) 반도체 장치의 배선 구조 및 그 제조 방법
US5395795A (en) Method for fabricating a semiconductor device
JP3382357B2 (ja) 配線形成方法
JP3104534B2 (ja) 半導体装置とその製法
US5656542A (en) Method for manufacturing wiring in groove
CA2090789A1 (en) Semiconductor device
EP0239833B1 (en) Integrated circuit device with an improved interconnection line
EP0628998B1 (en) Wiring layer for semi conductor device and method for manufacturing the same
JP2861583B2 (ja) 半導体装置の製法
JP2770945B2 (ja) タングステン被覆法
US5804879A (en) Aluminum scandium alloy interconnection
JP3099406B2 (ja) 集積回路の多層配線構造
JPH0653216A (ja) 半導体装置およびその製造方法
JP3194793B2 (ja) 半導体装置の製造方法
JP2893794B2 (ja) 半導体装置

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081211

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081211

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091211

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101211

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101211

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111211

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees