JP2861583B2 - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JP2861583B2 JP2861583B2 JP4026029A JP2602992A JP2861583B2 JP 2861583 B2 JP2861583 B2 JP 2861583B2 JP 4026029 A JP4026029 A JP 4026029A JP 2602992 A JP2602992 A JP 2602992A JP 2861583 B2 JP2861583 B2 JP 2861583B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- resistance
- insulating film
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、多層配線構造を有す
るＬＳＩ等の半導体装置の製法に関し、特に下層配線を
構成するＡｌ又はＡｌ合金層の上面にＴｉからなる抵抗
低減膜を介してＴｉＮからなる反射防止膜を形成したこ
とによりエレクトロマイグレーション耐性を劣化させる
ことなく層間接続部の抵抗を低減可能としたものであ
る。
るＬＳＩ等の半導体装置の製法に関し、特に下層配線を
構成するＡｌ又はＡｌ合金層の上面にＴｉからなる抵抗
低減膜を介してＴｉＮからなる反射防止膜を形成したこ
とによりエレクトロマイグレーション耐性を劣化させる
ことなく層間接続部の抵抗を低減可能としたものであ
る。
【０００２】
【従来の技術】従来、ＬＳＩ等の半導体装置の多層配線
構造としては、図３に示すものが知られている（例えば
特開平２−２３５３７２号公報参照）。
構造としては、図３に示すものが知られている（例えば
特開平２−２３５３７２号公報参照）。
【０００３】図３において、１０はシリコン等の半導体
基板、１２は基板表面に形成されたシリコンオキサイド
等の絶縁膜、１４は絶縁膜１２上に形成され、ＴｉＮ層
１４ａとＡｌ又はＡｌ合金層１４ｂとＴｉＮ層１４ｃと
を順次に積層して成る第１配線層、１６は接続孔１６Ａ
を有する層間絶縁膜、１８は絶縁膜１６上に接続孔１６
Ａを介して第１配線層１４に接続されるように形成され
た第２配線層である。ＴｉＮ層１４ａは、基板１０に設
けられた不純物ドープ領域（図示せず）との間にオーミ
ックコンタクトを形成した場合に該不純物ドープ領域か
らのＳｉ析出を阻止するためにいわゆるバリアメタル層
として設けられたもので、基板とのオーミックコンタク
トが不要な個所では省略されることもある。また、Ｔｉ
Ｎ層１４ｃは、パターニング精度を向上させるために反
射防止膜として用いられるものであり、これにはストレ
スマイグレーション耐性及びエレクトロマイグレーショ
ン耐性を向上させる効果もある。
基板、１２は基板表面に形成されたシリコンオキサイド
等の絶縁膜、１４は絶縁膜１２上に形成され、ＴｉＮ層
１４ａとＡｌ又はＡｌ合金層１４ｂとＴｉＮ層１４ｃと
を順次に積層して成る第１配線層、１６は接続孔１６Ａ
を有する層間絶縁膜、１８は絶縁膜１６上に接続孔１６
Ａを介して第１配線層１４に接続されるように形成され
た第２配線層である。ＴｉＮ層１４ａは、基板１０に設
けられた不純物ドープ領域（図示せず）との間にオーミ
ックコンタクトを形成した場合に該不純物ドープ領域か
らのＳｉ析出を阻止するためにいわゆるバリアメタル層
として設けられたもので、基板とのオーミックコンタク
トが不要な個所では省略されることもある。また、Ｔｉ
Ｎ層１４ｃは、パターニング精度を向上させるために反
射防止膜として用いられるものであり、これにはストレ
スマイグレーション耐性及びエレクトロマイグレーショ
ン耐性を向上させる効果もある。
【０００４】図３に示す構成にあっては、第２配線層１
８が抵抗率の高いＴｉＮ層１４ｃと接触するようになっ
ているので、層間接続部で接触抵抗が大きくなる不都合
がある。このような不都合をなくすため、図４に示すよ
うにＴｉＮ層１４ｃを接続孔１６Ａ内に露出する部分だ
け選択的にエッチ除去してから第２配線層１８を形成す
ることが知られている（例えば特開平１−２６６７４６
号公報参照）。図４において、図３と同様の符号は、図
３と同様の構成要素を示す。
８が抵抗率の高いＴｉＮ層１４ｃと接触するようになっ
ているので、層間接続部で接触抵抗が大きくなる不都合
がある。このような不都合をなくすため、図４に示すよ
うにＴｉＮ層１４ｃを接続孔１６Ａ内に露出する部分だ
け選択的にエッチ除去してから第２配線層１８を形成す
ることが知られている（例えば特開平１−２６６７４６
号公報参照）。図４において、図３と同様の符号は、図
３と同様の構成要素を示す。
【０００５】
【発明が解決しようとする課題】図４に示す構成にあっ
ては、層間接続部にてＴｉＮ層１４ｃを除去したので、
接触抵抗を低減できるものの、エレクトロマイグレーシ
ョン耐性が劣化するという問題がある。すなわち、層間
接続部に高密度の電流を長時間にわたって流すと、層間
接続部にボイドが生じ、接触抵抗の増大又は断線を招く
ことがある。
ては、層間接続部にてＴｉＮ層１４ｃを除去したので、
接触抵抗を低減できるものの、エレクトロマイグレーシ
ョン耐性が劣化するという問題がある。すなわち、層間
接続部に高密度の電流を長時間にわたって流すと、層間
接続部にボイドが生じ、接触抵抗の増大又は断線を招く
ことがある。
【０００６】また、表面平坦化のために層間絶縁膜１６
にＳＯＧ（スピン・オン・ガラス）等の塗布絶縁層を中
間層として含ませると共にこの塗布絶縁層から水分を除
去すべく熱処理を行なうと、Ａｌ又はＡｌ合金層１４ｂ
から接続孔１６Ａ内にＡｌヒロック１４Ａが成長するこ
とがある。このようにＡｌヒロック１４Ａが成長した状
態において第２配線層１８を構成する配線材をスパッタ
法等により被着すると、Ａｌヒロック１４Ａの近傍で配
線材の被覆性が劣化し、良好な層間接続を得るのが困難
となる。
にＳＯＧ（スピン・オン・ガラス）等の塗布絶縁層を中
間層として含ませると共にこの塗布絶縁層から水分を除
去すべく熱処理を行なうと、Ａｌ又はＡｌ合金層１４ｂ
から接続孔１６Ａ内にＡｌヒロック１４Ａが成長するこ
とがある。このようにＡｌヒロック１４Ａが成長した状
態において第２配線層１８を構成する配線材をスパッタ
法等により被着すると、Ａｌヒロック１４Ａの近傍で配
線材の被覆性が劣化し、良好な層間接続を得るのが困難
となる。
【０００７】発明者の研究によれば、１４Ａ等のＡｌヒ
ロックは、図５に示すように第２配線層１８の下方の接
続孔１６Ａの面積に比べて第１配線層１４の面積が非常
に大きい（配線幅Ｗにして１０μｍ以上ある）配線パタ
ーンにて発生しやすいことが判明している。また、Ａｌ
ヒロックの発生は、熱処理中に広い第１配線層１４上で
接続孔１６Ａがわずかに開口している個所でＡｌが応力
緩和し、ヒロックとして成長することによるものと考え
られる。
ロックは、図５に示すように第２配線層１８の下方の接
続孔１６Ａの面積に比べて第１配線層１４の面積が非常
に大きい（配線幅Ｗにして１０μｍ以上ある）配線パタ
ーンにて発生しやすいことが判明している。また、Ａｌ
ヒロックの発生は、熱処理中に広い第１配線層１４上で
接続孔１６Ａがわずかに開口している個所でＡｌが応力
緩和し、ヒロックとして成長することによるものと考え
られる。
【０００８】なお、図３の構成において層間接続部の抵
抗を低減するための他の試みとしては、スパッタ装置を
用いて層１４ｂとしてＡｌ層を形成した後該スパッタ装
置の真空を破らずに反応性スパッタ処理によりＴｉＮ層
１４ｃを形成する連続形成法が提案されている（例え
ば、信学技報Ｖｏｌ．９１ Ｎｏ．３３２ ＳＤＭ９１
−１３６ 第３７〜４１頁参照）。このような連続形成
法を用いてＡｌ（１８）／ＴｉＮ（１４ｃ）／Ａｌ（１
４ｂ）構成の層間接続部を形成すると、Ａｌ（１８）／
Ａｌ（１４ｂ）構成の層間接続部に比べて１０倍程度の
スルーホール抵抗が得られる旨述べられている（前掲Ｓ
ＤＭ９１−１３６ 第３８頁）が、抵抗低減効果として
は必ずしも十分でない。
抗を低減するための他の試みとしては、スパッタ装置を
用いて層１４ｂとしてＡｌ層を形成した後該スパッタ装
置の真空を破らずに反応性スパッタ処理によりＴｉＮ層
１４ｃを形成する連続形成法が提案されている（例え
ば、信学技報Ｖｏｌ．９１ Ｎｏ．３３２ ＳＤＭ９１
−１３６ 第３７〜４１頁参照）。このような連続形成
法を用いてＡｌ（１８）／ＴｉＮ（１４ｃ）／Ａｌ（１
４ｂ）構成の層間接続部を形成すると、Ａｌ（１８）／
Ａｌ（１４ｂ）構成の層間接続部に比べて１０倍程度の
スルーホール抵抗が得られる旨述べられている（前掲Ｓ
ＤＭ９１−１３６ 第３８頁）が、抵抗低減効果として
は必ずしも十分でない。
【０００９】この発明の目的は、ＴｉＮからなる反射防
止膜を有する多層配線構造を形成する半導体装置の製法
において、エレクトロマイグレーション耐性を劣化させ
ることなく層間接続部の抵抗を大幅に低減することにあ
る。
止膜を有する多層配線構造を形成する半導体装置の製法
において、エレクトロマイグレーション耐性を劣化させ
ることなく層間接続部の抵抗を大幅に低減することにあ
る。
【００１０】
【課題を解決するための手段】この発明に係る半導体装
置の製法は、 半導体基板を覆う第１の絶縁膜の上にＡｌ
又はＡｌ合金層を形成した後、該Ａｌ又はＡｌ合金層の
上に抵抗低減膜としてのＴｉ層及び反射防止膜としての
ＴｉＮ層をスパッタ法で順次に形成する工程と、 前記Ａ
ｌ又はＡｌ合金層、前記Ｔｉ層及び前記ＴｉＮ層の積層
を所望の配線パターンに従ってパターニングすることに
より該積層の残存部からなる第１の配線層を形成する工
程と、 前記第１の絶縁膜の上に前記第１の配線層を覆っ
て層間絶縁膜としての第２の絶縁膜を形成する工程と、
ホトリソグラフィ及びエッチング処理により前記第２の
絶縁膜に前記第１の配線層の一部に対応する接続孔を形
成すると共に該ホトリソグラフィ及びエッチング処理に
より該接続孔の底部に前記第１の配線層のＴｉＮ層又は
Ｔｉ層の一部を露呈させる工程と、 前記第２の絶縁膜の
上に前記第１の配線層のＴｉＮ層又はＴｉ層の露呈部に
接続されるように第２の配線層を形成する工程とを含む
ものである。
置の製法は、 半導体基板を覆う第１の絶縁膜の上にＡｌ
又はＡｌ合金層を形成した後、該Ａｌ又はＡｌ合金層の
上に抵抗低減膜としてのＴｉ層及び反射防止膜としての
ＴｉＮ層をスパッタ法で順次に形成する工程と、 前記Ａ
ｌ又はＡｌ合金層、前記Ｔｉ層及び前記ＴｉＮ層の積層
を所望の配線パターンに従ってパターニングすることに
より該積層の残存部からなる第１の配線層を形成する工
程と、 前記第１の絶縁膜の上に前記第１の配線層を覆っ
て層間絶縁膜としての第２の絶縁膜を形成する工程と、
ホトリソグラフィ及びエッチング処理により前記第２の
絶縁膜に前記第１の配線層の一部に対応する接続孔を形
成すると共に該ホトリソグラフィ及びエッチング処理に
より該接続孔の底部に前記第１の配線層のＴｉＮ層又は
Ｔｉ層の一部を露呈させる工程と、 前記第２の絶縁膜の
上に前記第１の配線層のＴｉＮ層又はＴｉ層の露呈部に
接続されるように第２の配線層を形成する工程とを含む
ものである。
【００１１】
【作用】この発明の構成によれば、第１の配線層を構成
するＡｌ又はＡｌ合金層の上に低抵抗低減膜としてのＴ
ｉ層及び反射防止膜としてＴｉＮ層をスパッタ法で順次
に形成するので、ＴｉＮ層を反応性スパッタ法により形
成する際にはＴｉ層の表面がわずかに窒化されるもの
の、Ａｌ又はＡｌ合金層の表面が窒化されることはな
い。従って、Ａｌ又はＡｌ合金層とＴｉ層との間及びＴ
ｉ層とＴｉＮ層との間にはいずれも良好な低抵抗接触が
形成され、第１及び第２の配線層の間の層間接続部の抵
抗を大幅に低減することができる。また、接続孔を形成
する際に接続孔の底部に第１の配線層のＴｉＮ層又はＴ
ｉ層の一部を露呈させ、第２の配線層を第１の配線層の
ＴｉＮ層又はＴｉ層の露呈部に接続するようにしたの
で、接続孔の底部にＡｌ又はＡｌ合金層を露呈させ、そ
の露呈部に第２の配線層を接続した場合とは異なり、エ
レクトロマイグレーション耐性が劣化することがない。
するＡｌ又はＡｌ合金層の上に低抵抗低減膜としてのＴ
ｉ層及び反射防止膜としてＴｉＮ層をスパッタ法で順次
に形成するので、ＴｉＮ層を反応性スパッタ法により形
成する際にはＴｉ層の表面がわずかに窒化されるもの
の、Ａｌ又はＡｌ合金層の表面が窒化されることはな
い。従って、Ａｌ又はＡｌ合金層とＴｉ層との間及びＴ
ｉ層とＴｉＮ層との間にはいずれも良好な低抵抗接触が
形成され、第１及び第２の配線層の間の層間接続部の抵
抗を大幅に低減することができる。また、接続孔を形成
する際に接続孔の底部に第１の配線層のＴｉＮ層又はＴ
ｉ層の一部を露呈させ、第２の配線層を第１の配線層の
ＴｉＮ層又はＴｉ層の露呈部に接続するようにしたの
で、接続孔の底部にＡｌ又はＡｌ合金層を露呈させ、そ
の露呈部に第２の配線層を接続した場合とは異なり、エ
レクトロマイグレーション耐性が劣化することがない。
【００１２】
【実施例】図１は、この発明の一実施例による半導体装
置の配線構造を示すもので、図３と同様の部分には同様
の符号を付して詳細な説明を省略する。
置の配線構造を示すもので、図３と同様の部分には同様
の符号を付して詳細な説明を省略する。
【００１３】シリコン等の半導体基板１０の表面を覆う
シリコンオキサイド等の絶縁膜１２の上には、第１配線
層１４が形成される。第１配線層１４は、一例としてバ
リアメタル層としてのＴｉＮ層１４ａと、Ａｌ又はＡｌ
合金層１４ｂと、抵抗低減膜としてのＴｉ層１４ｄと、
反射防止膜としてのＴｉＮ層１４ｃとを順次にスパッタ
法により被着した後、これらの被着層の積層を所望の配
線パターンに従ってパターニングすることによって形成
される。
シリコンオキサイド等の絶縁膜１２の上には、第１配線
層１４が形成される。第１配線層１４は、一例としてバ
リアメタル層としてのＴｉＮ層１４ａと、Ａｌ又はＡｌ
合金層１４ｂと、抵抗低減膜としてのＴｉ層１４ｄと、
反射防止膜としてのＴｉＮ層１４ｃとを順次にスパッタ
法により被着した後、これらの被着層の積層を所望の配
線パターンに従ってパターニングすることによって形成
される。
【００１４】絶縁膜１２の上には、第１配線層１４を覆
うように層間絶縁膜１６が形成され、この絶縁膜１６に
は周知のホトリソグラフィ及びエッチング処理により第
１配線層１４の一部に対応した接続孔１６Ａが形成され
ると共にこのときのエッチング処理により接続孔１６Ａ
の底部にはＴｉＮ層１４ｃの一部が露呈される。そし
て、絶縁膜１６の上には、接続孔１６Ａを介して第１配
線層１４のＴｉＮ層１４ｃと接続されるように第２の配
線層１８が形成される。
うように層間絶縁膜１６が形成され、この絶縁膜１６に
は周知のホトリソグラフィ及びエッチング処理により第
１配線層１４の一部に対応した接続孔１６Ａが形成され
ると共にこのときのエッチング処理により接続孔１６Ａ
の底部にはＴｉＮ層１４ｃの一部が露呈される。そし
て、絶縁膜１６の上には、接続孔１６Ａを介して第１配
線層１４のＴｉＮ層１４ｃと接続されるように第２の配
線層１８が形成される。
【００１５】上記構成において、層１４ｂを構成するＡ
ｌ合金としては、Ａｌ−Ｓｉ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ
−Ｃｕ、Ａｌ−Ｓｉ−Ｔｉ、Ａｌ−Ｐｄ、Ａｌ−Ｓｉ−
Ｐｄ等を使用可能であり、第２配線層１８の材料として
はＡｌ又はＡｌ合金等を使用可能である。
ｌ合金としては、Ａｌ−Ｓｉ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ
−Ｃｕ、Ａｌ−Ｓｉ−Ｔｉ、Ａｌ−Ｐｄ、Ａｌ−Ｓｉ−
Ｐｄ等を使用可能であり、第２配線層１８の材料として
はＡｌ又はＡｌ合金等を使用可能である。
【００１６】図２は、この発明による抵抗低減効果を確
認するために使用される配線抵抗測定試料の層間接続部
配置を示すもので、この試料では、下方の第１配線層Ｗ
1 及び上方の第２配線層Ｗ2 に関する層間接続部Ｃ1 ，
Ｃ2 ……Ｃn-1 ，Ｃn が直列接続された形で半導体基板
の上面に配置され、層間接続部Ｃ1 及びＣn にそれぞれ
接続された端子Ｔ1 及びＴ2 の間の電気抵抗を測定する
ようになっている。
認するために使用される配線抵抗測定試料の層間接続部
配置を示すもので、この試料では、下方の第１配線層Ｗ
1 及び上方の第２配線層Ｗ2 に関する層間接続部Ｃ1 ，
Ｃ2 ……Ｃn-1 ，Ｃn が直列接続された形で半導体基板
の上面に配置され、層間接続部Ｃ1 及びＣn にそれぞれ
接続された端子Ｔ1 及びＴ2 の間の電気抵抗を測定する
ようになっている。
【００１７】上下配線層間の層間接続部の抵抗（通常ビ
ア抵抗又はスルーホール抵抗と称される）は、極めて低
いので、単一の層間接続部のビア抵抗を測定するのでは
なく、図２に示すようにビアチェーン抵抗として測定す
るのが普通である。
ア抵抗又はスルーホール抵抗と称される）は、極めて低
いので、単一の層間接続部のビア抵抗を測定するのでは
なく、図２に示すようにビアチェーン抵抗として測定す
るのが普通である。
【００１８】比較のための試料としては、Ｃ1 〜Ｃn の
各層間接続部が図１に示すような構成の試料（サンプル
Ａと称する）と、図１の構成からＴｉ層１４ｄを省略し
た構成の試料（図３に示した従来例相当のもので、サン
プルＢと称する）と、図１の構成からＴｉＮ層１４ａ、
Ｔｉ層１４ｄ及びＴｉＮ層１４ｃを省略した構成の試料
（サンプルＣと称する）とを用意した。ここで、サンプ
ルＡ〜Ｃについて配線層１４の具体的構成を示すと、次
の（イ）〜（ハ）の通りである。
各層間接続部が図１に示すような構成の試料（サンプル
Ａと称する）と、図１の構成からＴｉ層１４ｄを省略し
た構成の試料（図３に示した従来例相当のもので、サン
プルＢと称する）と、図１の構成からＴｉＮ層１４ａ、
Ｔｉ層１４ｄ及びＴｉＮ層１４ｃを省略した構成の試料
（サンプルＣと称する）とを用意した。ここで、サンプ
ルＡ〜Ｃについて配線層１４の具体的構成を示すと、次
の（イ）〜（ハ）の通りである。
【００１９】 サンプルＡ〜Ｃにおいて、層１４ｂを構成するＡｌ−Ｓ
ｉ−Ｃｕ合金のＳｉ含有率及びＣｕ含有率は、それぞれ
１．０［ｗｔ％］及び０．５［ｗｔ％］であり、第２配
線層１８は、層１４ｂと同一組成のＡｌ−Ｓｉ−Ｃｕ合
金で１０００［ｎｍ］の厚さに形成され、層間接続部の
数ｎは２０００［個］であった。なお、サンプルＡ及び
Ｂでは、ＴｉＮ層１４ｃを反応性スパッタ法により形成
したが、サンプルＢではＡｌ合金層１４ｂの形成に連続
して（真空を破らずに）ＴｉＮ層１４ｃの形成を行なっ
た。
ｉ−Ｃｕ合金のＳｉ含有率及びＣｕ含有率は、それぞれ
１．０［ｗｔ％］及び０．５［ｗｔ％］であり、第２配
線層１８は、層１４ｂと同一組成のＡｌ−Ｓｉ−Ｃｕ合
金で１０００［ｎｍ］の厚さに形成され、層間接続部の
数ｎは２０００［個］であった。なお、サンプルＡ及び
Ｂでは、ＴｉＮ層１４ｃを反応性スパッタ法により形成
したが、サンプルＢではＡｌ合金層１４ｂの形成に連続
して（真空を破らずに）ＴｉＮ層１４ｃの形成を行なっ
た。
【００２０】サンプルＡ〜Ｃについて端子Ｔ1 −Ｔ2 間
のビアチェーン抵抗ＢＣＲ及び層間接続部１個当りのビ
ア抵抗ＢＲとを示すと、次の通りである。
のビアチェーン抵抗ＢＣＲ及び層間接続部１個当りのビ
ア抵抗ＢＲとを示すと、次の通りである。
【００２１】 サンプル 抵抗ＢＣＲ［Ω］ 抵抗ＢＲ［ｍΩ］ Ａ ３００ １５０ Ｂ ３３０００ １６５００ Ｃ １６５ ８３ サンプルＢのビア抵抗をサンプルＣのそれに比較する
と、約１９８倍であるのに対し、サンプルＡのビア抵抗
をサンプルＣのそれに比較すると、約１．８倍であり、
この発明によれば顕著な抵抗低減効果が得られることが
わかる。
と、約１９８倍であるのに対し、サンプルＡのビア抵抗
をサンプルＣのそれに比較すると、約１．８倍であり、
この発明によれば顕著な抵抗低減効果が得られることが
わかる。
【００２２】Ｔｉ層１４ｄの厚さが７〜３０［ｎｍ］の
範囲で上記と同様の抵抗低減効果が得られることが確認
されている。このような抵抗低減効果は、バリアメタル
層１４ａの存否に無関係のものであり、バリアメタル層
１４ａがなくても得られる。
範囲で上記と同様の抵抗低減効果が得られることが確認
されている。このような抵抗低減効果は、バリアメタル
層１４ａの存否に無関係のものであり、バリアメタル層
１４ａがなくても得られる。
【００２３】上記実施例においては、第２配線層１８を
第１配線層１４のＴｉＮ層１４ｃに接触させたが、接続
孔１６Ａを形成する際のエッチング処理によりＴｉＮ層
１４ｃを接続孔１６Ａの底部のみ除去し、第２配線層１
８を第１配線層１４のＴｉ層１４ｄに接触させるように
してもよい。
第１配線層１４のＴｉＮ層１４ｃに接触させたが、接続
孔１６Ａを形成する際のエッチング処理によりＴｉＮ層
１４ｃを接続孔１６Ａの底部のみ除去し、第２配線層１
８を第１配線層１４のＴｉ層１４ｄに接触させるように
してもよい。
【００２４】また、表面平坦化のために層間絶縁膜１６
の上又は下あるいは中間にＳＯＧ等の塗布絶縁層を設け
てもよい。この場合、第２配線層１８の形成前に塗布絶
縁層から水分を除去すべく熱処理を行なっても、Ａｌ又
はＡｌ合金層１４ｂの表面がＴｉ層１４ｄ乃至ＴｉＮ層
１４ｃで覆われているので、図４で示したようなＡｌヒ
ロック１４Ａは発生しない。この後、第２配線層１８を
形成すると、低抵抗の層間接続部が得られる。
の上又は下あるいは中間にＳＯＧ等の塗布絶縁層を設け
てもよい。この場合、第２配線層１８の形成前に塗布絶
縁層から水分を除去すべく熱処理を行なっても、Ａｌ又
はＡｌ合金層１４ｂの表面がＴｉ層１４ｄ乃至ＴｉＮ層
１４ｃで覆われているので、図４で示したようなＡｌヒ
ロック１４Ａは発生しない。この後、第２配線層１８を
形成すると、低抵抗の層間接続部が得られる。
【００２５】
【発明の効果】以上のように、この発明によれば、第１
の配線層を構成するＡｌ又はＡｌ合金層の上に抵抗低減
膜としてのＴｉ層及び反射防止膜としてのＴｉＮ層をス
パッタ法で順次に形成するので、第１及び第２の配線層
間の接続部の抵抗を大幅に低減可能になると共に所望の
膜厚と所望の膜質を有するＴｉ層及びＴｉＮ層を再現性
よく形成可能となり、低抵抗の層間接続部を有する多層
配線構造を歩留りよく形成できる効果が得られる。その
上、接続孔の底部において第１の配線層のＴｉＮ層又は
Ｔｉ層に接続されるように層間絶縁膜の上に第２の配線
層を形成するので、エレクトロマイグレーション耐性の
劣化を防止できると共にＡｌヒロックの成長を阻止可能
となる効果が得られるものである。
の配線層を構成するＡｌ又はＡｌ合金層の上に抵抗低減
膜としてのＴｉ層及び反射防止膜としてのＴｉＮ層をス
パッタ法で順次に形成するので、第１及び第２の配線層
間の接続部の抵抗を大幅に低減可能になると共に所望の
膜厚と所望の膜質を有するＴｉ層及びＴｉＮ層を再現性
よく形成可能となり、低抵抗の層間接続部を有する多層
配線構造を歩留りよく形成できる効果が得られる。その
上、接続孔の底部において第１の配線層のＴｉＮ層又は
Ｔｉ層に接続されるように層間絶縁膜の上に第２の配線
層を形成するので、エレクトロマイグレーション耐性の
劣化を防止できると共にＡｌヒロックの成長を阻止可能
となる効果が得られるものである。
【図１】 この発明の一実施例による半導体装置の配線
構造を示す基板断面図である。
構造を示す基板断面図である。
【図２】 配線抵抗測定試料の層間接続部配置を示す平
面図である。
面図である。
【図３】 従来の配線構造の一例を示す基板断面図であ
る。
る。
【図４】 他の従来例におけるＡｌヒロック発生状況を
示す基板断面図である。
示す基板断面図である。
【図５】 Ａｌヒロックが発生しやすい配線パターンを
例示する平面図である。
例示する平面図である。
１０：半導体基板、１２，１６：絶縁膜、１４：第１配
線層、１４ａ，１４ｃ：ＴｉＮ層、１４ｂ：Ａｌ又はＡ
ｌ合金層、１４ｄ：Ｔｉ層、１８：第２配線層。
線層、１４ａ，１４ｃ：ＴｉＮ層、１４ｂ：Ａｌ又はＡ
ｌ合金層、１４ｄ：Ｔｉ層、１８：第２配線層。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/3205 - 21/3213 H01L 21/768
Claims (1)
- 【請求項１】半導体基板を覆う第１の絶縁膜の上にＡｌ
又はＡｌ合金層を形成した後、該Ａｌ又はＡｌ合金層の
上に抵抗低減膜としてのＴｉ層及び反射防止膜としての
ＴｉＮ層をスパッタ法で順次に形成する工程と、 前記Ａｌ又はＡｌ合金層、前記Ｔｉ層及び前記ＴｉＮ層
の積層を所望の配線パターンに従ってパターニングする
ことにより該積層の残存部からなる第１の配線層を形成
する工程と、 前記第１の絶縁膜の上に前記第１の配線層を覆って層間
絶縁膜としての第２の絶縁膜を形成する工程と、 ホトリソグラフィ及びエッチング処理により前記第２の
絶縁膜に前記第１の配線層の一部に対応する接続孔を形
成すると共に該ホトリソグラフィ及びエッチング処理に
より該接続孔の底部に前記第１の配線層のＴｉＮ層又は
Ｔｉ層の一部を露呈させる工程と、 前記第２の絶縁膜の上に前記第１の配線層のＴｉＮ層又
はＴｉ層の露呈部に接続されるように第２の配線層を形
成する工程とを含む半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4026029A JP2861583B2 (ja) | 1992-01-17 | 1992-01-17 | 半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4026029A JP2861583B2 (ja) | 1992-01-17 | 1992-01-17 | 半導体装置の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05190551A JPH05190551A (ja) | 1993-07-30 |
| JP2861583B2 true JP2861583B2 (ja) | 1999-02-24 |
Family
ID=12182283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4026029A Expired - Fee Related JP2861583B2 (ja) | 1992-01-17 | 1992-01-17 | 半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2861583B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0142796B1 (ko) * | 1994-05-26 | 1998-08-17 | 문정환 | 반도체 다층박막 금속배선 형성방법 |
| JP2953340B2 (ja) * | 1995-03-29 | 1999-09-27 | ヤマハ株式会社 | 配線形成法 |
| JP2002202527A (ja) | 2000-12-28 | 2002-07-19 | Nec Corp | アクティブマトリクス型液晶表示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0642514B2 (ja) * | 1986-11-18 | 1994-06-01 | 日本電気株式会社 | 多層配線構造の製造方法 |
| JPH01266746A (ja) * | 1988-04-18 | 1989-10-24 | Sony Corp | 半導体装置 |
-
1992
- 1992-01-17 JP JP4026029A patent/JP2861583B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05190551A (ja) | 1993-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2999991B2 (ja) | 連続高伝導金属配線の製法 | |
| US4782380A (en) | Multilayer interconnection for integrated circuit structure having two or more conductive metal layers | |
| US4937652A (en) | Semiconductor device and method of manufacturing the same | |
| US5266526A (en) | Method of forming trench buried wiring for semiconductor device | |
| US5393703A (en) | Process for forming a conductive layer for semiconductor devices | |
| KR100303221B1 (ko) | 반도체 장치 | |
| JPH0653163A (ja) | 集積回路障壁構造体とその製法 | |
| JPH06244135A (ja) | コンタクトスタッドの積層構造及びその製造方法 | |
| US5266519A (en) | Method for forming a metal conductor in semiconductor device | |
| US5395795A (en) | Method for fabricating a semiconductor device | |
| JP3104534B2 (ja) | 半導体装置とその製法 | |
| JP3382357B2 (ja) | 配線形成方法 | |
| CA2090789A1 (en) | Semiconductor device | |
| EP0628998B1 (en) | Wiring layer for semi conductor device and method for manufacturing the same | |
| JPH04229618A (ja) | 集積回路デバイスの接点及びその形成方法 | |
| EP0239833B1 (en) | Integrated circuit device with an improved interconnection line | |
| JP2861583B2 (ja) | 半導体装置の製法 | |
| JP2770945B2 (ja) | タングステン被覆法 | |
| US5804879A (en) | Aluminum scandium alloy interconnection | |
| JP3099406B2 (ja) | 集積回路の多層配線構造 | |
| JPH0653216A (ja) | 半導体装置およびその製造方法 | |
| JP3194793B2 (ja) | 半導体装置の製造方法 | |
| JPH031570A (ja) | 半導体装置接続用接点スタツド構造 | |
| JP2893794B2 (ja) | 半導体装置 | |
| JPH05102154A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081211 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081211 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091211 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101211 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101211 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111211 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |