JPH0653216A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0653216A JPH0653216A JP4020833A JP2083392A JPH0653216A JP H0653216 A JPH0653216 A JP H0653216A JP 4020833 A JP4020833 A JP 4020833A JP 2083392 A JP2083392 A JP 2083392A JP H0653216 A JPH0653216 A JP H0653216A
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium nitride
- alloy
- nitride film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】
【目的】ヒロックの発生を防止し、ストレスマイグレー
ション耐性およびエレクトロマイグレーション耐性の良
好な電極配線を有する半導体装置を提供すること。 【構成】Ａｌ−Ｓｉ−Ｃｕ合金膜と反応性スパッタリン
グ法で形成した窒化チタン膜をそれぞれ交互に２層以上
積層した多層膜は、機械的に変形し難く、ヒロックの発
生を防止できる。また、粒界および界面にＴｉ−Ａｌ金
属間化合物ができ、ボイドの発生を抑止する。中間の窒
化チタン膜によりボイドの伝播が阻止される。また、Ｔ
ｉ−Ａｌ化合物の形成は制限され、抵抗上昇は無視でき
る。
ション耐性およびエレクトロマイグレーション耐性の良
好な電極配線を有する半導体装置を提供すること。 【構成】Ａｌ−Ｓｉ−Ｃｕ合金膜と反応性スパッタリン
グ法で形成した窒化チタン膜をそれぞれ交互に２層以上
積層した多層膜は、機械的に変形し難く、ヒロックの発
生を防止できる。また、粒界および界面にＴｉ−Ａｌ金
属間化合物ができ、ボイドの発生を抑止する。中間の窒
化チタン膜によりボイドの伝播が阻止される。また、Ｔ
ｉ−Ａｌ化合物の形成は制限され、抵抗上昇は無視でき
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、特に半導体集積回路の電極配線であるア
ルミニウム系配線とその形成方法に関する。
造方法に関し、特に半導体集積回路の電極配線であるア
ルミニウム系配線とその形成方法に関する。
【０００２】
【従来の技術】従来、半導体集積回路、特にＳｉ−ＬＳ
Ｉ（大規模集積回路）の電極配線には、Ａｌ膜配線が用
いられてきた。この理由は、ＡｌがＳｉ基板となじみが
良いこと、加工がしやすいこと、下地との密着性が良い
こと等が挙げられる。
Ｉ（大規模集積回路）の電極配線には、Ａｌ膜配線が用
いられてきた。この理由は、ＡｌがＳｉ基板となじみが
良いこと、加工がしやすいこと、下地との密着性が良い
こと等が挙げられる。
【０００３】
【発明が解決しようとする課題】半導体集積回路の集積
度の向上に伴い、電極配線に流れる電流密度が増加する
と、Ａｌ膜配線の各種の信頼性上の問題が表面化してき
た。すなわち、浅い接合とのコンタクトの信頼性、ヒロ
ックの発生による配線間の短絡、エレクトロマイグレー
ションやストレスマイグレーションによる断線などであ
る。
度の向上に伴い、電極配線に流れる電流密度が増加する
と、Ａｌ膜配線の各種の信頼性上の問題が表面化してき
た。すなわち、浅い接合とのコンタクトの信頼性、ヒロ
ックの発生による配線間の短絡、エレクトロマイグレー
ションやストレスマイグレーションによる断線などであ
る。
【０００４】コンタクトの信頼性の確保には、Ａｌ−Ｓ
ｉ合金膜配線を使用する手法、およびＳｉの拡散を防止
するＴｉＮなどのバリア膜を不純物拡散層とＡｌ膜配線
との間に挿入する手法が有効である。しかし、ＴｉＮ膜
をＡｌ膜で被覆すると、Ａｌ粒径が小さくなってエレク
トロマイグレーション耐性が悪くなる。ヒロックの発生
は、１９８７年，６月１６日に発行された米国特許ＵＳ
Ｐ．Ｎｏ．４，６７３，６２３に開示されているよう
に、Ａｌ−Ｓｉ合金膜とＴｉ膜とを交互に堆積した多層
膜を用いることによって軽減される。しかし、Ｔｉ膜の
厚さを薄くするとヒロックが発生し、厚くすると抵抗値
が増大する。従って、４，６７３，６２３特許の手法は
製造上の再現性に問題があり、しかも、エレクトロマイ
グレーション耐性について何ら配慮していない。
ｉ合金膜配線を使用する手法、およびＳｉの拡散を防止
するＴｉＮなどのバリア膜を不純物拡散層とＡｌ膜配線
との間に挿入する手法が有効である。しかし、ＴｉＮ膜
をＡｌ膜で被覆すると、Ａｌ粒径が小さくなってエレク
トロマイグレーション耐性が悪くなる。ヒロックの発生
は、１９８７年，６月１６日に発行された米国特許ＵＳ
Ｐ．Ｎｏ．４，６７３，６２３に開示されているよう
に、Ａｌ−Ｓｉ合金膜とＴｉ膜とを交互に堆積した多層
膜を用いることによって軽減される。しかし、Ｔｉ膜の
厚さを薄くするとヒロックが発生し、厚くすると抵抗値
が増大する。従って、４，６７３，６２３特許の手法は
製造上の再現性に問題があり、しかも、エレクトロマイ
グレーション耐性について何ら配慮していない。
【０００５】エレクトロマイグレーション耐性は、１９
７７年，４月１２日に発行された米国特許 ＵＳＰ．Ｎ
ｏ．４，０１７，８９０に開示されているように、Ｔｉ
膜をＡｌ−Ｃｕ膜で挟んだ３層膜を用いることによって
改善される。しかし、抵抗の増加が避けられない。
７７年，４月１２日に発行された米国特許 ＵＳＰ．Ｎ
ｏ．４，０１７，８９０に開示されているように、Ｔｉ
膜をＡｌ−Ｃｕ膜で挟んだ３層膜を用いることによって
改善される。しかし、抵抗の増加が避けられない。
【０００６】ストレスマイグレーションは配線に加わる
熱応力などにより配線が変形を起こすことによって生じ
ると考えられている。Ａｌ−Ｓｉ−Ｃｕ合金膜は比較的
ストレスマイグレーション耐性が強いとされている。
熱応力などにより配線が変形を起こすことによって生じ
ると考えられている。Ａｌ−Ｓｉ−Ｃｕ合金膜は比較的
ストレスマイグレーション耐性が強いとされている。
【０００７】このように、個々の問題に対してはそれぞ
れ有効なアプローチがなされている。しかし、いくつか
の問題に対して同時に有効な手段は知られていない。
れ有効なアプローチがなされている。しかし、いくつか
の問題に対して同時に有効な手段は知られていない。
【０００８】従って、本発明の第１の目的はヒロックが
発生し難くエレクトロマイグレーション耐性およびスト
レスマイグレーション耐性が良好な電極配線を有する半
導体装置およびその製造方法を提供することにある。
発生し難くエレクトロマイグレーション耐性およびスト
レスマイグレーション耐性が良好な電極配線を有する半
導体装置およびその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明の半導体装置は、
Ａｌ−Ｓｉ−Ｃｕ合金膜と窒化チタン膜とを交互にそれ
ぞれ少なくとも２層宛積層した多層膜からなる電極配線
を有している。Ａｌ−Ｓｉ−Ｃｕ合金膜の粒界およびＡ
ｌ−Ｓｉ−Ｃｕ合金膜と窒化チタン膜との界面にはＴｉ
−Ａｌ金属間化合物が形成されている。
Ａｌ−Ｓｉ−Ｃｕ合金膜と窒化チタン膜とを交互にそれ
ぞれ少なくとも２層宛積層した多層膜からなる電極配線
を有している。Ａｌ−Ｓｉ−Ｃｕ合金膜の粒界およびＡ
ｌ−Ｓｉ−Ｃｕ合金膜と窒化チタン膜との界面にはＴｉ
−Ａｌ金属間化合物が形成されている。
【００１０】また、本発明の半導体装置の製造方法は、
シリコンウェーハの所定の絶縁膜にＡｌ−Ｓｉ−Ｃｕ合
金膜を堆積し前記Ａｌ−Ｓｉ−Ｃｕ合金膜が熱塑性変形
を起こさない温度で化学量論的にチタンを過剰に含む窒
化チタン膜を堆積して２層膜を形成する工程と、前記２
層膜形成工程を少なくとも１回繰り返して多層膜を形成
する工程と、前記多層膜を所定形状にパターニングした
のち熱処理を行ないＴｉ−Ａｌ金属間化合物を形成する
工程とを有している。
シリコンウェーハの所定の絶縁膜にＡｌ−Ｓｉ−Ｃｕ合
金膜を堆積し前記Ａｌ−Ｓｉ−Ｃｕ合金膜が熱塑性変形
を起こさない温度で化学量論的にチタンを過剰に含む窒
化チタン膜を堆積して２層膜を形成する工程と、前記２
層膜形成工程を少なくとも１回繰り返して多層膜を形成
する工程と、前記多層膜を所定形状にパターニングした
のち熱処理を行ないＴｉ−Ａｌ金属間化合物を形成する
工程とを有している。
【００１１】更に、前記所定の絶縁膜にチタン膜および
窒化チタン膜を形成してからＡｌ−Ｓｉ−Ｃｕ合金膜と
窒化チタン膜の多層膜を形成してもよい。
窒化チタン膜を形成してからＡｌ−Ｓｉ−Ｃｕ合金膜と
窒化チタン膜の多層膜を形成してもよい。
【００１２】
【実施例】図１（ａ）〜（ｃ）、図２を参照して本発明
の一実施例についてその製造工程に沿って説明する。
の一実施例についてその製造工程に沿って説明する。
【００１３】まず、図１（ａ）に示すように、比抵抗１
０Ω−ｃｍのｐ型シリコン基板１０１の表面に厚さ約１
μｍの酸化シリコン膜１０２を形成する。実際の半導体
装置では、フィールド酸化膜やトランジスタを形成した
後に層間絶縁膜を堆積し、コンタクト穴を開孔したウェ
ーハを準備するのであるが、ここでは、説明の便宜上、
図１（ａ）でこのようなウェーハを代表させることにす
る。 次に、図１（ｂ）に示すように、厚さ３０ｎｍの
チタン膜１０３をＤＣマグネトロン・スパッタリング装
置を利用して堆積する。ターゲットはチタン板、ターゲ
ットに加わる電力は０．４ｋＷ，雰囲気は圧力８×１０
-3Ｔｏｒｒのアルゴン・ガス、基板加熱は行なわない。
続いて、厚さ１００ｎｍの窒化チタン膜１０４を堆積す
る。ターゲットはチタン板、ターゲットに加わる電力は
０．４ｋＷ，雰囲気は圧力３×１０-3Ｔｏｒｒのアルゴ
ン・ガスと窒素ガスを１：１の割合で含む混合ガス、基
板加熱温度は３５０℃である。続いて、厚さ２００ｎｍ
のＡｌ−１ｗｔ％Ｓｉ−０．５ｗｔ％Ｃｕ合金膜１０５
を堆積する。ターゲットは、Ａｌ−１ｗｔ％Ｓｉ−０．
５ｗｔ％Ｃｕ板、ターゲットに加わる電力は７ｋＷ，雰
囲気は圧力６×１０-3Ｔｏｒｒのアルゴン・ガス、基板
加熱温度は３００℃から４００℃、好ましくは３５０℃
である。次に、基板温度を３００℃以下の温度、好まし
くは１００℃前後に低下させたのち、厚さ３０ｎｍの窒
化チタン膜１０６を反応性スパッタリング法により形成
する。基板温度以外の条件は窒化チタン膜１０４の形成
と同じである。Ａｌ−１ｗｔ％Ｓｉ−０．５ｗｔ％Ｃｕ
合金膜１０５は、２００℃から３００℃の範囲のある温
度以上で熱塑性変形を起こし、ヒロックが発生する恐れ
がある。従って窒化チタン膜の形成は高々２００℃の基
板温度で行なう。次に、厚さ２００ｎｍのＡｌ−１ｗｔ
％Ｓｉ−０．５ｗｔ％Ｃｕ合金膜１０７をスパッタリン
グ法により形成する。条件はＡｌ−１ｗｔ％Ｓｉ−０．
５ｗｔ％Ｃｕ合金膜１０５の形成と同じである。次に、
厚さ３０ｎｍの窒化チタン膜１０８を反応性スパッタリ
ング法により形成する。条件は窒化チタン膜１０６の形
成と同じである。
０Ω−ｃｍのｐ型シリコン基板１０１の表面に厚さ約１
μｍの酸化シリコン膜１０２を形成する。実際の半導体
装置では、フィールド酸化膜やトランジスタを形成した
後に層間絶縁膜を堆積し、コンタクト穴を開孔したウェ
ーハを準備するのであるが、ここでは、説明の便宜上、
図１（ａ）でこのようなウェーハを代表させることにす
る。 次に、図１（ｂ）に示すように、厚さ３０ｎｍの
チタン膜１０３をＤＣマグネトロン・スパッタリング装
置を利用して堆積する。ターゲットはチタン板、ターゲ
ットに加わる電力は０．４ｋＷ，雰囲気は圧力８×１０
-3Ｔｏｒｒのアルゴン・ガス、基板加熱は行なわない。
続いて、厚さ１００ｎｍの窒化チタン膜１０４を堆積す
る。ターゲットはチタン板、ターゲットに加わる電力は
０．４ｋＷ，雰囲気は圧力３×１０-3Ｔｏｒｒのアルゴ
ン・ガスと窒素ガスを１：１の割合で含む混合ガス、基
板加熱温度は３５０℃である。続いて、厚さ２００ｎｍ
のＡｌ−１ｗｔ％Ｓｉ−０．５ｗｔ％Ｃｕ合金膜１０５
を堆積する。ターゲットは、Ａｌ−１ｗｔ％Ｓｉ−０．
５ｗｔ％Ｃｕ板、ターゲットに加わる電力は７ｋＷ，雰
囲気は圧力６×１０-3Ｔｏｒｒのアルゴン・ガス、基板
加熱温度は３００℃から４００℃、好ましくは３５０℃
である。次に、基板温度を３００℃以下の温度、好まし
くは１００℃前後に低下させたのち、厚さ３０ｎｍの窒
化チタン膜１０６を反応性スパッタリング法により形成
する。基板温度以外の条件は窒化チタン膜１０４の形成
と同じである。Ａｌ−１ｗｔ％Ｓｉ−０．５ｗｔ％Ｃｕ
合金膜１０５は、２００℃から３００℃の範囲のある温
度以上で熱塑性変形を起こし、ヒロックが発生する恐れ
がある。従って窒化チタン膜の形成は高々２００℃の基
板温度で行なう。次に、厚さ２００ｎｍのＡｌ−１ｗｔ
％Ｓｉ−０．５ｗｔ％Ｃｕ合金膜１０７をスパッタリン
グ法により形成する。条件はＡｌ−１ｗｔ％Ｓｉ−０．
５ｗｔ％Ｃｕ合金膜１０５の形成と同じである。次に、
厚さ３０ｎｍの窒化チタン膜１０８を反応性スパッタリ
ング法により形成する。条件は窒化チタン膜１０６の形
成と同じである。
【００１４】チタン膜１０３の形成ないし窒化チタン膜
１０８の形成までの工程は同一のＤＣマグネトロン・ス
パッタリング装置内で真空を維持したまま行なう。
１０８の形成までの工程は同一のＤＣマグネトロン・ス
パッタリング装置内で真空を維持したまま行なう。
【００１５】次に、図１（ｃ）に示すように、フォトリ
ソグラフィー技術または電子ビームリソグラフィー技術
により選択的に被着したフォトレジスト膜をマスクとし
て、塩素ガスを用いた反応性イオンエッチングにより、
前述した積層膜をパターニングして電極配線１０９を形
成する。窒化チタン膜１０４，１０６および１０８およ
びＡｌ−Ｓｉ−Ｃｕ合金膜１０５および１０７は、いず
れも塩素ガスを用いた反応性イオンエッチング可能であ
る。
ソグラフィー技術または電子ビームリソグラフィー技術
により選択的に被着したフォトレジスト膜をマスクとし
て、塩素ガスを用いた反応性イオンエッチングにより、
前述した積層膜をパターニングして電極配線１０９を形
成する。窒化チタン膜１０４，１０６および１０８およ
びＡｌ−Ｓｉ−Ｃｕ合金膜１０５および１０７は、いず
れも塩素ガスを用いた反応性イオンエッチング可能であ
る。
【００１６】窒化チタン膜１０８は、フォトリソグラフ
ィー工程において反射防止膜として作用する。例えば波
長３６５ｎｍのｉ線に対して反射率は約２０％である
（Ａｌ−Ｓｉ−Ｃｕ合金膜の反射率は９０％以上あ
る）。
ィー工程において反射防止膜として作用する。例えば波
長３６５ｎｍのｉ線に対して反射率は約２０％である
（Ａｌ−Ｓｉ−Ｃｕ合金膜の反射率は９０％以上あ
る）。
【００１７】次に、４５０℃，３０分の熱処理を行ない
電極配線とシリコン基板とのコンタクトを良好にする。
電極配線とシリコン基板とのコンタクトを良好にする。
【００１８】次に、プラズマＣＶＤ法により、図２に示
すように、厚さ１μｍの窒化シリコン膜１１０をカバー
膜として形成する。
すように、厚さ１μｍの窒化シリコン膜１１０をカバー
膜として形成する。
【００１９】本実施例では窒化チタン膜１０４，１０６
および１０８の形成を反応性スパッタリング法によって
いる。そうすると化学量論的にＴｉを過剰に含んだ窒化
チタン膜が形成される（Ｘ−線回折分析（ＸＲＤ）によ
り、Ｔｉ，Ｔｉ2 Ｎ，ＴｉＮなどの存在が確認でき
る）。通常のバリア膜として窒化チタン膜を利用すると
きは、一度空気中に取り出した後、窒素雰囲気中で熱処
理を行なう。前述したように、本実施例では多層膜の形
成を全工程を同じ真空を維持したまま行なうのである。
従って、コンタクトを良好にするためのシンタリングに
おいて、窒化チタン膜１０４，１０６，１０８中の過剰
なＴｉとＡｌ−Ｓｉ−Ｃｕ合金膜との反応が起き、Ｔｉ
−Ｓｉ化合物およびＴｉ−Ａｌ化合物が形成される。こ
の場合、Ｔｉ−Ｓｉ化合物の方ができ易いのでＴｉ−Ａ
ｌ化合物の形成が抑制される。また、Ｔｉ−Ｓｉ化合物
の方が抵抗が低い。ＸＲＤおよび透過型電子顕微鏡によ
る観察によれば、ＴｉＡｌ3 ，Ｔｉ9 Ａｌ23またはＴｉ
8 Ａｌ24などのＴｉ−Ａｌ化合物がＡｌ−Ｓｉ−Ｃｕ合
金膜とＴｉＮ膜との界面およびＡｌ−Ｓｉ−Ｃｕ合金膜
の粒界に存在していることが確認できる。従って、Ａｌ
−Ｓｉ−Ｃｕ合金膜と窒化チタン膜とは互いにＴｉ−Ａ
ｌ化合物により接合されていると考えることができる。
および１０８の形成を反応性スパッタリング法によって
いる。そうすると化学量論的にＴｉを過剰に含んだ窒化
チタン膜が形成される（Ｘ−線回折分析（ＸＲＤ）によ
り、Ｔｉ，Ｔｉ2 Ｎ，ＴｉＮなどの存在が確認でき
る）。通常のバリア膜として窒化チタン膜を利用すると
きは、一度空気中に取り出した後、窒素雰囲気中で熱処
理を行なう。前述したように、本実施例では多層膜の形
成を全工程を同じ真空を維持したまま行なうのである。
従って、コンタクトを良好にするためのシンタリングに
おいて、窒化チタン膜１０４，１０６，１０８中の過剰
なＴｉとＡｌ−Ｓｉ−Ｃｕ合金膜との反応が起き、Ｔｉ
−Ｓｉ化合物およびＴｉ−Ａｌ化合物が形成される。こ
の場合、Ｔｉ−Ｓｉ化合物の方ができ易いのでＴｉ−Ａ
ｌ化合物の形成が抑制される。また、Ｔｉ−Ｓｉ化合物
の方が抵抗が低い。ＸＲＤおよび透過型電子顕微鏡によ
る観察によれば、ＴｉＡｌ3 ，Ｔｉ9 Ａｌ23またはＴｉ
8 Ａｌ24などのＴｉ−Ａｌ化合物がＡｌ−Ｓｉ−Ｃｕ合
金膜とＴｉＮ膜との界面およびＡｌ−Ｓｉ−Ｃｕ合金膜
の粒界に存在していることが確認できる。従って、Ａｌ
−Ｓｉ−Ｃｕ合金膜と窒化チタン膜とは互いにＴｉ−Ａ
ｌ化合物により接合されていると考えることができる。
【００２０】チタン膜１０３と窒化チタン膜１０４とか
らなる２層膜はＡｌ−Ｓｉ−Ｃｕ合金膜１０５と下地基
板（ｐ型シリコン基板１０１の表面に酸化シリコン膜１
０２を形成したもの）との間の応力バッファとして作用
するばかりでなくＡｌ−Ｓｉ−Ｃｕ合金膜１０５とｐ型
シリコン基板１０１の表面部に選択的に形成された図示
しない不純物拡散層との間の拡散バリアとして作用す
る。Ｔｉ膜１０３は前述した不純物拡散層のＳｉと反応
してチタンシリサイド膜を形成し、コンタクト抵抗を下
げる。シリコン基板の不純物拡散層と接触しない電極配
線、例えば絶縁膜に設けられた開口を埋めるタングステ
ンなどを介してコンタクトをとる電極配線などでは、窒
化チタン膜１０４／チタン膜１０３を設ける必要はな
い。
らなる２層膜はＡｌ−Ｓｉ−Ｃｕ合金膜１０５と下地基
板（ｐ型シリコン基板１０１の表面に酸化シリコン膜１
０２を形成したもの）との間の応力バッファとして作用
するばかりでなくＡｌ−Ｓｉ−Ｃｕ合金膜１０５とｐ型
シリコン基板１０１の表面部に選択的に形成された図示
しない不純物拡散層との間の拡散バリアとして作用す
る。Ｔｉ膜１０３は前述した不純物拡散層のＳｉと反応
してチタンシリサイド膜を形成し、コンタクト抵抗を下
げる。シリコン基板の不純物拡散層と接触しない電極配
線、例えば絶縁膜に設けられた開口を埋めるタングステ
ンなどを介してコンタクトをとる電極配線などでは、窒
化チタン膜１０４／チタン膜１０３を設ける必要はな
い。
【００２１】Ａｌ−Ｓｉ−Ｃｕ合金膜１０５および１０
７は電極配線の主な導電路をなす。間に挟まれた窒化チ
タン膜１０６は、Ａｌ−Ｓｉ−Ｃｕ合金膜１０５または
１０７のいずれか一方で発生したボイドが他方へ伝播す
るのを防止する。また、前述したＴｉ−Ａｌ金属間化合
物は、Ａｌ−Ｓｉ−Ｃｕ合金膜におけるボイドの核の発
生と成長を阻止する。このことを確認するため、配線幅
０．２５μｍ、４μｍ等、種々の試料について、５００
℃，３０分の熱処理を行ない、光学顕微鏡によりボイド
の有無を調べた。酸化シリコン膜１０２を設けたシリコ
ン基板にＡｌ−Ｓｉ−Ｃｕ合金単層膜を形成したもので
は、大小さまざまのボイドが観察されたが、本実施例の
ものでは全然観察されなかった。また、ヒロックも観察
されなかった。
７は電極配線の主な導電路をなす。間に挟まれた窒化チ
タン膜１０６は、Ａｌ−Ｓｉ−Ｃｕ合金膜１０５または
１０７のいずれか一方で発生したボイドが他方へ伝播す
るのを防止する。また、前述したＴｉ−Ａｌ金属間化合
物は、Ａｌ−Ｓｉ−Ｃｕ合金膜におけるボイドの核の発
生と成長を阻止する。このことを確認するため、配線幅
０．２５μｍ、４μｍ等、種々の試料について、５００
℃，３０分の熱処理を行ない、光学顕微鏡によりボイド
の有無を調べた。酸化シリコン膜１０２を設けたシリコ
ン基板にＡｌ−Ｓｉ−Ｃｕ合金単層膜を形成したもので
は、大小さまざまのボイドが観察されたが、本実施例の
ものでは全然観察されなかった。また、ヒロックも観察
されなかった。
【００２２】窒化チタン膜１０８は、電極配線最上層の
ストレスバッファとして作用するほか、前述のように、
フォトリソグラフィーにおける乱反射を少なくする作用
を有している。
ストレスバッファとして作用するほか、前述のように、
フォトリソグラフィーにおける乱反射を少なくする作用
を有している。
【００２３】ＴｉＮおよびＴｉＡｌ3 のビッカース硬度
はそれぞれＡｌの１００倍および５０倍の大きさを有し
ている。従って、本実施例の電極配線の硬度も大きい。
ビッカーズ硬度を測定してみたところ、３１から５３程
度の値が得られた。
はそれぞれＡｌの１００倍および５０倍の大きさを有し
ている。従って、本実施例の電極配線の硬度も大きい。
ビッカーズ硬度を測定してみたところ、３１から５３程
度の値が得られた。
【００２４】以上のことから、本実施例の電極配線はス
トレスマイグレーション耐性が良好であると期待でき
る。第１に窒化チタン膜を使用していること、第２にＡ
ｌ−Ｓｉ−Ｃｕ合金膜がＴｉ−Ａｌ金属間化合物を介し
て窒化チタン膜と接合していること、第３に中間の窒化
チタン膜１０６によりＡｌ−Ｓｉ−Ｃｕ合金膜間のボイ
ドの伝播が阻止されていること、最後に５００℃の熱処
理後にボイドが発生してないことがその理由として挙げ
られる。
トレスマイグレーション耐性が良好であると期待でき
る。第１に窒化チタン膜を使用していること、第２にＡ
ｌ−Ｓｉ−Ｃｕ合金膜がＴｉ−Ａｌ金属間化合物を介し
て窒化チタン膜と接合していること、第３に中間の窒化
チタン膜１０６によりＡｌ−Ｓｉ−Ｃｕ合金膜間のボイ
ドの伝播が阻止されていること、最後に５００℃の熱処
理後にボイドが発生してないことがその理由として挙げ
られる。
【００２５】次に、エレクトロマイグレーション耐性に
ついて説明する。
ついて説明する。
【００２６】図３に、Ａｌ−Ｓｉ−Ｃｕ合金単層膜電極
配線（厚さ５００ｎｍ）およびＴｉＮｘ／Ａｌ−Ｓｉ−
Ｃｕ積層膜（本実施例）電極配線の試験結果を示す。配
線幅はいずれも４．０μｍ，電流密度は５×１０6 Ａ／
ｃｍ2 ，周囲温度は２４２℃である。サンプル数はいず
れも２０個前後である。熱処理前は両者に殆んど差は認
められないが、４５０℃，３０分の熱処理を行なうと著
しい差が認められる。これは、窒化チタン膜とＡｌ−Ｓ
ｉ−Ｃｕ合金膜との界面およびＡｌ−Ｓｉ−Ｃｕ合金膜
の粒界にＴｉ−Ａｌ金属間化合物が形成され、Ａｌの輸
送が抑制されるからであると考えられる。Ｔｉ−Ａｌ金
属間化合物は高抵抗であるが、微量のため、そのための
抵抗増加は高々５％以下で無視できるものであった。す
なわち、本実施例の見かけ上の抵抗率は５×１０-6Ω−
ｃｍであるが、主たる導電路であるＡｌ−Ｓｉ−Ｃｕ合
金膜にのみ電流が流れると仮定すると導電路の抵抗率は
４×１０-6Ω−ｃｍとなり、Ａｌ−Ｓｉ−Ｃｕ合金単層
膜のそれにほぼ一致する。ＴｉＮはＡｌ−Ｃｕ合金膜と
反応は起こさない。Ｔｉ−Ａｌ金属間化合物は、窒化チ
タン膜に化学量論的に過剰に含まれている小量のＴｉが
Ａｌと反応することによって形成される。更に、前述し
たように、ＳｉとＴｉとの反応により抑制される。この
２つが抵抗増加が無視できる理由であると考えられる。
従って、再現性よく電極配線を形成することができる。
配線（厚さ５００ｎｍ）およびＴｉＮｘ／Ａｌ−Ｓｉ−
Ｃｕ積層膜（本実施例）電極配線の試験結果を示す。配
線幅はいずれも４．０μｍ，電流密度は５×１０6 Ａ／
ｃｍ2 ，周囲温度は２４２℃である。サンプル数はいず
れも２０個前後である。熱処理前は両者に殆んど差は認
められないが、４５０℃，３０分の熱処理を行なうと著
しい差が認められる。これは、窒化チタン膜とＡｌ−Ｓ
ｉ−Ｃｕ合金膜との界面およびＡｌ−Ｓｉ−Ｃｕ合金膜
の粒界にＴｉ−Ａｌ金属間化合物が形成され、Ａｌの輸
送が抑制されるからであると考えられる。Ｔｉ−Ａｌ金
属間化合物は高抵抗であるが、微量のため、そのための
抵抗増加は高々５％以下で無視できるものであった。す
なわち、本実施例の見かけ上の抵抗率は５×１０-6Ω−
ｃｍであるが、主たる導電路であるＡｌ−Ｓｉ−Ｃｕ合
金膜にのみ電流が流れると仮定すると導電路の抵抗率は
４×１０-6Ω−ｃｍとなり、Ａｌ−Ｓｉ−Ｃｕ合金単層
膜のそれにほぼ一致する。ＴｉＮはＡｌ−Ｃｕ合金膜と
反応は起こさない。Ｔｉ−Ａｌ金属間化合物は、窒化チ
タン膜に化学量論的に過剰に含まれている小量のＴｉが
Ａｌと反応することによって形成される。更に、前述し
たように、ＳｉとＴｉとの反応により抑制される。この
２つが抵抗増加が無視できる理由であると考えられる。
従って、再現性よく電極配線を形成することができる。
【００２７】図４に配線幅Ｗ＝０．２５μｍの場合のエ
レクトロマイグレーション試験結果を示す。試験条件
は、電流密度１×１０7 Ａ／ｃｍ2 ，周囲温度２９０℃
である。サンプル数はいずれも２０前後である。
レクトロマイグレーション試験結果を示す。試験条件
は、電流密度１×１０7 Ａ／ｃｍ2 ，周囲温度２９０℃
である。サンプル数はいずれも２０前後である。
【００２８】Ａｌ−Ｓｉ−Ｃｕ合金単層膜配線（Ａｌの
平均粒径２μｍ）および窒化チタン膜／Ｔｉ膜上に形成
したＡｌ−Ｓｉ−Ｃｕ合金膜（厚さ５００ｎｍ，平均粒
径０．７μｍ）ではいずれも２時間以内に全数不良とな
ったが、本実施例の電極配線（Ａｌ平均粒径０．４μ
ｍ）では１００時間経過しても全く不良は発生しなかっ
た。通常行なわれる条件（電流密度１×１０6 Ａ／ｃｍ
2 ，温度２５０℃）では、恐らく１０００時間以上の長
時間にわたって正常に動作すると期待することができよ
う。
平均粒径２μｍ）および窒化チタン膜／Ｔｉ膜上に形成
したＡｌ−Ｓｉ−Ｃｕ合金膜（厚さ５００ｎｍ，平均粒
径０．７μｍ）ではいずれも２時間以内に全数不良とな
ったが、本実施例の電極配線（Ａｌ平均粒径０．４μ
ｍ）では１００時間経過しても全く不良は発生しなかっ
た。通常行なわれる条件（電流密度１×１０6 Ａ／ｃｍ
2 ，温度２５０℃）では、恐らく１０００時間以上の長
時間にわたって正常に動作すると期待することができよ
う。
【００２９】なお、本実施例の場合、Ａｌの平均粒径は
０．４μｍであり、配線幅Ｗが０．２５μｍ程度に小さ
くなると、Ａｌ−Ｓｉ−Ｃｕ合金膜１０５および１０７
はそれぞれバンブー構造を有することになる。このこと
はエレクトロマイグレーション耐性上好ましいことはい
うまでもない。
０．４μｍであり、配線幅Ｗが０．２５μｍ程度に小さ
くなると、Ａｌ−Ｓｉ−Ｃｕ合金膜１０５および１０７
はそれぞれバンブー構造を有することになる。このこと
はエレクトロマイグレーション耐性上好ましいことはい
うまでもない。
【００３０】なお、以上の説明において、Ａｌ−Ｓｉ−
Ｃｕ合金膜のＳｉおよびＣｕの割合は、実施例のものに
限るわけではなく、半導体装置の配線として通常使用さ
れる範囲であれば良いことは当業者にとって明らかであ
ろう。
Ｃｕ合金膜のＳｉおよびＣｕの割合は、実施例のものに
限るわけではなく、半導体装置の配線として通常使用さ
れる範囲であれば良いことは当業者にとって明らかであ
ろう。
【００３１】
【発明の効果】以上説明したように、本発明の半導体装
置は、Ａｌ−Ｓｉ−Ｃｕ合金膜と窒化チタン膜とを交互
にそれぞれ少なくとも２層宛積層した多層膜からなる電
極配線を有している。Ａｌ−Ｓｉ−Ｃｕ合金膜の粒界お
よびＡｌ−Ｓｉ−Ｃｕ合金膜と窒化チタン膜との界面に
はＴｉ−Ａｌ金属間化合物が形成されている。機械的な
硬度の大きい窒化チタン膜とＡｌ−Ｓｉ−Ｃｕ膜とがＴ
ｉ−Ａｌ金属間化合物を介して接合しているので変形し
難く、ストレスマイグレーション耐性が良好である。
置は、Ａｌ−Ｓｉ−Ｃｕ合金膜と窒化チタン膜とを交互
にそれぞれ少なくとも２層宛積層した多層膜からなる電
極配線を有している。Ａｌ−Ｓｉ−Ｃｕ合金膜の粒界お
よびＡｌ−Ｓｉ−Ｃｕ合金膜と窒化チタン膜との界面に
はＴｉ−Ａｌ金属間化合物が形成されている。機械的な
硬度の大きい窒化チタン膜とＡｌ−Ｓｉ−Ｃｕ膜とがＴ
ｉ−Ａｌ金属間化合物を介して接合しているので変形し
難く、ストレスマイグレーション耐性が良好である。
【００３２】また、窒化チタン膜をＡｌ−Ｓｉ−Ｃｕ膜
の熱塑性変形温度以下の温度で形成し、最上層に窒化チ
タン膜を設けることによりヒロックの発生を防止するこ
とができる。また、Ｔｉ−Ａｌ金属間化合物の存在は、
Ａｌ−Ｓｉ−Ｃｕ合金膜におけるボイドの発生を防止す
る。更に、Ａｌ−Ｓｉ−Ｃｕ合金膜を窒化チタン膜で分
割しているのでＡｌ−Ｓｉ−Ｃｕ合金膜間のボイドの伝
播は阻止される。従って、Ａｌの輸送による電極配線の
断線は起り難く、ＴｉＮ膜の厚さ方向の抵抗は小さく、
電流通路は確保されるので、エレクトロマイグレーショ
ン耐性は良好である。また、窒化チタン膜に含まれてい
るＴｉのうち反応に寄与するものは少量であり、その
上、ＳｉとＴｉが反応してＴｉ−Ａｌ金属間化合物の形
成は抑制される。従って、低抵抗の電極配線が再現性よ
く得られる。
の熱塑性変形温度以下の温度で形成し、最上層に窒化チ
タン膜を設けることによりヒロックの発生を防止するこ
とができる。また、Ｔｉ−Ａｌ金属間化合物の存在は、
Ａｌ−Ｓｉ−Ｃｕ合金膜におけるボイドの発生を防止す
る。更に、Ａｌ−Ｓｉ−Ｃｕ合金膜を窒化チタン膜で分
割しているのでＡｌ−Ｓｉ−Ｃｕ合金膜間のボイドの伝
播は阻止される。従って、Ａｌの輸送による電極配線の
断線は起り難く、ＴｉＮ膜の厚さ方向の抵抗は小さく、
電流通路は確保されるので、エレクトロマイグレーショ
ン耐性は良好である。また、窒化チタン膜に含まれてい
るＴｉのうち反応に寄与するものは少量であり、その
上、ＳｉとＴｉが反応してＴｉ−Ａｌ金属間化合物の形
成は抑制される。従って、低抵抗の電極配線が再現性よ
く得られる。
【００３３】更にまた窒化チタン膜／Ｔｉ膜の２層膜を
形成してからＡｌ−Ｓｉ−Ｃｕ合金膜と窒化チタン膜の
多層膜を形成すれば、シリコン基板の不純物拡散層と良
好な電極配線が得られる。この場合、ストレスマイグレ
ーション耐性はいっそう改善されると考えられる。
形成してからＡｌ−Ｓｉ−Ｃｕ合金膜と窒化チタン膜の
多層膜を形成すれば、シリコン基板の不純物拡散層と良
好な電極配線が得られる。この場合、ストレスマイグレ
ーション耐性はいっそう改善されると考えられる。
【図１】本発明の一実施例をその製造方法に沿って説明
するため（ａ）〜（ｃ）に分図して示す工程順断面図で
ある。
するため（ａ）〜（ｃ）に分図して示す工程順断面図で
ある。
【図２】本発明の一実施例の説明に使用する断面図であ
る。
る。
【図３】本発明の一実施例における配線（配線幅Ｗ＝
４．０μｍ）のエレクトロマイグレーション耐性を示す
グラフである。
４．０μｍ）のエレクトロマイグレーション耐性を示す
グラフである。
【図４】本発明の一実施例における配線（配線幅Ｗ＝
０．２５μｍ）のエレクトロマイグレーション耐性を示
すグラフである。
０．２５μｍ）のエレクトロマイグレーション耐性を示
すグラフである。
１０１ ｐ型シリコン基板 １０２ 酸化シリコン膜 １０３ チタン膜 １０４ 窒化チタン膜 １０５ Ａｌ−Ｓｉ−Ｃｕ合金膜 １０６ 窒化チタン板 １０７ Ａｌ−Ｓｉ−Ｃｕ合金膜 １０８ 窒化チタン膜 １０９ 電極配線 １１０ 窒化シリコン膜
Claims (6)
- 【請求項１】 シリコンチップの所定の絶縁膜を、Ａｌ
−Ｓｉ−Ｃｕ合金膜と窒化チタン膜とを交互にそれぞれ
少なくとも２層宛積層した多層膜で選択的に被覆してな
る電極配線を有することを特徴とする半導体装置。 - 【請求項２】 前記Ａｌ−Ｓｉ−Ｃｕ合金膜の粒界およ
び窒化チタン膜との界面にＴｉ−Ａｌ金属間化合物が形
成されている請求項１記載の半導体装置。 - 【請求項３】 シリコンチップの所定の絶縁膜を、チタ
ン膜、第１の窒化チタン膜、第１のＡｌ−Ｓｉ−Ｃｕ合
金膜、第２の窒化チタン膜および第２のＡｌ−Ｓｉ−Ｃ
ｕ合金膜を含む多層膜で選択的に被覆し前記多層膜を第
３の窒化チタン膜で被覆してなる電極配線を有すること
を特徴とする半導体装置。 - 【請求項４】 前記第１のＡｌ−Ｓｉ−Ｃｕ合金膜およ
び前記第１のＡｌ−Ｓｉ−Ｃｕ合金膜の粒界および窒化
チタン膜との界面にＴｉ−Ａｌ金属間化合物を有してい
る請求項３記載の半導体装置。 - 【請求項５】 シリコンウェーハの所定の絶縁膜にＡｌ
−Ｓｉ−Ｃｕ合金膜を堆積し前記Ａｌ−Ｓｉ−Ｃｕ合金
膜が熱塑性変形を起こさない温度で化学量論的にチタン
を過剰に含む窒化チタン膜を堆積して２層膜を形成する
工程と、 前記２層膜形成工程を少なくとも１回繰り返して多層膜
を形成する工程と、 前記多層膜を所定形状にパターニングしたのち熱処理を
行ないＴｉ−Ａｌ金属間化合物を形成する工程とを有す
ることを特徴とする半導体装置の製造方法。 - 【請求項６】 シリコンウェーハの所定の絶縁膜にチタ
ン膜および化学量論的にチタンを過剰に含む第１の窒化
チタン膜を順次に堆積する工程と、 Ａｌ−Ｓｉ−Ｃｕ合金膜を堆積し前記Ａｌ−Ｓｉ−Ｃｕ
膜が熱塑性変形を起こさない温度で化学量論的にチタン
を過剰に含む第２の窒化チタン膜を堆積して２層膜を形
成する工程と、 前記２層膜形成工程を少なくとも１回繰返して多層膜を
形成する工程と、 前記多層膜を所定形状にパターニングしたのち熱処理を
行なってＴｉ−Ａｌ金属間化合物を工程する工程とを有
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2083392A JP3158598B2 (ja) | 1991-02-26 | 1992-02-06 | 半導体装置およびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5393191 | 1991-02-26 | ||
| JP3-53931 | 1991-02-26 | ||
| JP2083392A JP3158598B2 (ja) | 1991-02-26 | 1992-02-06 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0653216A true JPH0653216A (ja) | 1994-02-25 |
| JP3158598B2 JP3158598B2 (ja) | 2001-04-23 |
Family
ID=26357820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2083392A Expired - Fee Related JP3158598B2 (ja) | 1991-02-26 | 1992-02-06 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3158598B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000059847A (ko) * | 1999-03-09 | 2000-10-05 | 윤종용 | 보이드를 억제하는 반도체장치의 금속배선 구조 제조방법 |
| KR20000073343A (ko) * | 1999-05-10 | 2000-12-05 | 김영환 | 반도체 장치의 배선구조 |
| KR100381501B1 (ko) * | 1998-12-02 | 2003-04-23 | 인터내셔널 비지네스 머신즈 코포레이션 | 인듐 및 산소 적층물을 사용하여 구리 전기 이동 억제 기능을 향상시키는 구리 함유막 및 그 형성 방법 |
| JP2008004841A (ja) * | 2006-06-23 | 2008-01-10 | Tokyo Electron Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2008053551A (ja) * | 2006-08-25 | 2008-03-06 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2011142221A (ja) * | 2010-01-07 | 2011-07-21 | Yamaha Corp | 半導体装置の製造方法 |
| KR20140008703A (ko) * | 2012-07-11 | 2014-01-22 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
-
1992
- 1992-02-06 JP JP2083392A patent/JP3158598B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100381501B1 (ko) * | 1998-12-02 | 2003-04-23 | 인터내셔널 비지네스 머신즈 코포레이션 | 인듐 및 산소 적층물을 사용하여 구리 전기 이동 억제 기능을 향상시키는 구리 함유막 및 그 형성 방법 |
| KR20000059847A (ko) * | 1999-03-09 | 2000-10-05 | 윤종용 | 보이드를 억제하는 반도체장치의 금속배선 구조 제조방법 |
| KR20000073343A (ko) * | 1999-05-10 | 2000-12-05 | 김영환 | 반도체 장치의 배선구조 |
| JP2008004841A (ja) * | 2006-06-23 | 2008-01-10 | Tokyo Electron Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2008053551A (ja) * | 2006-08-25 | 2008-03-06 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| US7816260B2 (en) | 2006-08-25 | 2010-10-19 | Oki Semiconductor Co., Ltd. | Method for fabricating semiconductor device |
| JP4621645B2 (ja) * | 2006-08-25 | 2011-01-26 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
| JP2011142221A (ja) * | 2010-01-07 | 2011-07-21 | Yamaha Corp | 半導体装置の製造方法 |
| KR20140008703A (ko) * | 2012-07-11 | 2014-01-22 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3158598B2 (ja) | 2001-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5345108A (en) | Semiconductor device having multi-layer electrode wiring | |
| JP2811131B2 (ja) | 半導体装置の配線接続構造およびその製造方法 | |
| US4937652A (en) | Semiconductor device and method of manufacturing the same | |
| US5312772A (en) | Method of manufacturing interconnect metallization comprising metal nitride and silicide | |
| US5589713A (en) | Semiconductor device having an improved wiring layer | |
| EP0843895B1 (en) | Method of manufacturing a metal interconnect structure for an integrated circuit with improved electromigration reliability | |
| JP3353727B2 (ja) | 半導体装置の配線構造の形成方法 | |
| JP3422055B2 (ja) | 半導体装置の電極配線 | |
| US20070032075A1 (en) | Deposition method for wiring thin film | |
| JP3158598B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05267471A (ja) | 半導体装置の製造方法 | |
| US4680854A (en) | Forming low resistivity hillock free conductors in VLSI devices | |
| US5804879A (en) | Aluminum scandium alloy interconnection | |
| JP2757796B2 (ja) | 半導体集積回路装置 | |
| JP3277909B2 (ja) | 半導体装置及びその製造方法 | |
| JP3194793B2 (ja) | 半導体装置の製造方法 | |
| JP3099406B2 (ja) | 集積回路の多層配線構造 | |
| JP2861583B2 (ja) | 半導体装置の製法 | |
| JPH05102154A (ja) | 半導体装置 | |
| JPH0621236A (ja) | 半導体装置およびその製造方法 | |
| JPH0574961A (ja) | 半導体装置の製造方法 | |
| JP3045850B2 (ja) | Ａｌ−Ｓｉ系合金配線の製造方法 | |
| JPH0574956A (ja) | 半導体素子の電極構造 | |
| EP0459690A1 (en) | Integrated circuit interconnection | |
| JP3533022B2 (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010116 |
|
| LAPS | Cancellation because of no payment of annual fees |