JP2893794B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2893794B2 JP2893794B2 JP3584790A JP3584790A JP2893794B2 JP 2893794 B2 JP2893794 B2 JP 2893794B2 JP 3584790 A JP3584790 A JP 3584790A JP 3584790 A JP3584790 A JP 3584790A JP 2893794 B2 JP2893794 B2 JP 2893794B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- alloy
- insulating film
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、集積回路装置等の半導体装置に関し、特
にシリサイド及びAl又はAl合金の積層からなる配線構造
の改良に関するものである。
にシリサイド及びAl又はAl合金の積層からなる配線構造
の改良に関するものである。
［発明の概要］ この発明は、シリサイド層にAl又はAl合金層を積層し
て成る配線層において、Al又はAl合金層に他のAl又はAl
合金層を積層したことにより低抵抗で信頼性の高い配線
を実現したものである。
て成る配線層において、Al又はAl合金層に他のAl又はAl
合金層を積層したことにより低抵抗で信頼性の高い配線
を実現したものである。
［従来の技術］ 従来、集積回路装置等の多層配線構造としては、第５
図に示すものが知られている。
図に示すものが知られている。
第５図において、10はシリコン等からなる半導体基板
であり、その表面の一部には導電型決定不純物を含む不
純物ドープ領域12が形成されている。
であり、その表面の一部には導電型決定不純物を含む不
純物ドープ領域12が形成されている。
基板10の表面には、不純物ドープ領域12の一部に対応
したコンタクト孔を有するSiO2等の下地絶縁膜14が形成
されると共に、この下地絶縁膜14上には、シリサイド層
16及びAl又はAl合金層18を順次に積層して成る第１配線
層W1が形成され、第１配線層W1は、下地絶縁膜14のコン
タクト孔を介して不純物ドープ領域12の一部にオーミッ
ク接触している。
したコンタクト孔を有するSiO2等の下地絶縁膜14が形成
されると共に、この下地絶縁膜14上には、シリサイド層
16及びAl又はAl合金層18を順次に積層して成る第１配線
層W1が形成され、第１配線層W1は、下地絶縁膜14のコン
タクト孔を介して不純物ドープ領域12の一部にオーミッ
ク接触している。
下地絶縁膜14上には、第１配線層W1の一部に対応した
コンタクト孔を有するPSG（リンケイ酸ガラス）等の層
間絶縁膜20が第１配線層W1をおおうように形成されると
共に、層間絶縁膜20上には、Al又はAl合金等の第２配線
層W2が形成され、第２配線層W2は、層間絶縁膜20のコン
タクト孔を介して第１配線層W1の一部にオーミック接触
している。
コンタクト孔を有するPSG（リンケイ酸ガラス）等の層
間絶縁膜20が第１配線層W1をおおうように形成されると
共に、層間絶縁膜20上には、Al又はAl合金等の第２配線
層W2が形成され、第２配線層W2は、層間絶縁膜20のコン
タクト孔を介して第１配線層W1の一部にオーミック接触
している。
配線層W1又はW2を形成するためのAl合金としては、Al
にSi、Cu、Ti等の金属のうちの１又は複数のものを混入
したものが通常用いられる。
にSi、Cu、Ti等の金属のうちの１又は複数のものを混入
したものが通常用いられる。
Al又はAl合金層18の下層としてシリサイド層16を設け
たのは、不純物ドープ領域12に対するコンタクト抵抗を
低減するためである。すなわち、Al又はAl合金層18に固
溶度以上にSiが含まれている場合、配線形成後に導電性
を向上させるためにあるいはその他の目的で例えば350
℃〜550℃で熱処理を行なうと、コンタクト部に過剰シ
リコン塊S2，S3が析出し、コンタクト抵抗を増大させて
しまう。そこで、シリサイド層16を設けておくと、過剰
シリサイド塊S2，S3はシリサイド層16とAl又はAl合金層
18との境界部に形成されるようになり、Al又はAl合金層
18はシリサイド層16を介して低抵抗で不純物ドープ領域
12と電気接続されるようになる。
たのは、不純物ドープ領域12に対するコンタクト抵抗を
低減するためである。すなわち、Al又はAl合金層18に固
溶度以上にSiが含まれている場合、配線形成後に導電性
を向上させるためにあるいはその他の目的で例えば350
℃〜550℃で熱処理を行なうと、コンタクト部に過剰シ
リコン塊S2，S3が析出し、コンタクト抵抗を増大させて
しまう。そこで、シリサイド層16を設けておくと、過剰
シリサイド塊S2，S3はシリサイド層16とAl又はAl合金層
18との境界部に形成されるようになり、Al又はAl合金層
18はシリサイド層16を介して低抵抗で不純物ドープ領域
12と電気接続されるようになる。
［発明が解決しようとする課題］ 上記した従来技術によると、配線形成後の熱処理工程
では、S2，S3等の過剰シリコン塊の他にも、S1，S4等の
大きな過剰シリコン塊がAl又はAl合金層18中に析出する
ことが判明した。これは、シリサイド層16中の過剰シリ
コンに起因するものである。
では、S2，S3等の過剰シリコン塊の他にも、S1，S4等の
大きな過剰シリコン塊がAl又はAl合金層18中に析出する
ことが判明した。これは、シリサイド層16中の過剰シリ
コンに起因するものである。
S1，S4等の過剰シリコン塊が第２配線層W2とのコンタ
クト部に析出すると、層間コンタクト抵抗が増大した
り、層間コンタクトがとれなかったりする不都合があ
る。また、S1，S4等の過剰シリコン塊が第１配線層W1の
延長途中に析出すると、実効的な配線断面積が減少する
ため配線抵抗が増大したり、電流密度が増大するためエ
レクトロマイグレーション耐性が劣化したりする不都合
がある。
クト部に析出すると、層間コンタクト抵抗が増大した
り、層間コンタクトがとれなかったりする不都合があ
る。また、S1，S4等の過剰シリコン塊が第１配線層W1の
延長途中に析出すると、実効的な配線断面積が減少する
ため配線抵抗が増大したり、電流密度が増大するためエ
レクトロマイグレーション耐性が劣化したりする不都合
がある。
この発明の目的は、上記のような不都合をなくし、低
抵抗で高信頼な配線を実現することにある。
抵抗で高信頼な配線を実現することにある。
［課題を解決するための手段］ この発明による半導体装置は、絶縁膜上に順次に積層
されたシリサイド層、第１のAl又はAl合金層及び第２の
Al又はAl合金層の３層で配線層を構成したことを特徴と
するものである。
されたシリサイド層、第１のAl又はAl合金層及び第２の
Al又はAl合金層の３層で配線層を構成したことを特徴と
するものである。
また、このような３層構造の配線層は、多層配線構造
において、上下の配線層のうち下層配線層として用いる
こともできる。
において、上下の配線層のうち下層配線層として用いる
こともできる。
［作用］ この発明の構成によると、シリサイド層からの過剰シ
リコンの析出は、第１のAl又はAl合金層内に限られ、第
２のAl又はAl合金層には及ばない。従って、第２のAl又
はAl合金層はそのまま配線の用をなすので、第２のAl又
はAl合金層を設けなかった場合に比べて配線抵抗を低減
できると共にエレクトロマイグレーション耐性を向上さ
せることができる。
リコンの析出は、第１のAl又はAl合金層内に限られ、第
２のAl又はAl合金層には及ばない。従って、第２のAl又
はAl合金層はそのまま配線の用をなすので、第２のAl又
はAl合金層を設けなかった場合に比べて配線抵抗を低減
できると共にエレクトロマイグレーション耐性を向上さ
せることができる。
また、上記したように３層構造の配線層を上下の配線
層のうちの下層配線層として用いると、上下の配線層の
コンタクト部では、過剰シリコンが析出しても第２のAl
又はAl合金層にまで及ばないので層間コンタクトがふさ
がれることがなく、上層配線層は下層配線層の第２のAl
又はAl合金層と低抵抗でオーミック接触する。従って、
層間コンタクト不良の発生を回避できると共にコンタク
ト抵抗を低減することができる。
層のうちの下層配線層として用いると、上下の配線層の
コンタクト部では、過剰シリコンが析出しても第２のAl
又はAl合金層にまで及ばないので層間コンタクトがふさ
がれることがなく、上層配線層は下層配線層の第２のAl
又はAl合金層と低抵抗でオーミック接触する。従って、
層間コンタクト不良の発生を回避できると共にコンタク
ト抵抗を低減することができる。
［実施例］ 第１図乃至第４図は、この発明の一実施例による多層
配線形成工程を示すもので、各々の図に対応する工程
（１）〜（４）を順次に説明する。
配線形成工程を示すもので、各々の図に対応する工程
（１）〜（４）を順次に説明する。
（１）シリコン等の半導体基板10の表面に不純物ドープ
領域12及びSiO2等の下地絶縁膜14をいずれも公知の方法
で形成した後、ホトリソグラフィ技術により領域12の一
部に対応したコンタクト孔14aを絶縁膜14に形成する。
そして、基板上面には、例えばスパッタ法によりシリサ
イド層16を被着する。ここで、シリサイド層16を構成す
るシリサイドとしては、WSix，MoSix等を用いることが
できる。
領域12及びSiO2等の下地絶縁膜14をいずれも公知の方法
で形成した後、ホトリソグラフィ技術により領域12の一
部に対応したコンタクト孔14aを絶縁膜14に形成する。
そして、基板上面には、例えばスパッタ法によりシリサ
イド層16を被着する。ここで、シリサイド層16を構成す
るシリサイドとしては、WSix，MoSix等を用いることが
できる。
（２）次に、基板上面には、例えばスパッタ法により第
１のAl又はAl合金層18A及び第２のAl又はAl合金層18Bを
順次に被着する。ここで、Al合金層を構成する合金材料
としては、Al−Si,Al−Si−Cu,Al−Cu,Al−Si−Ti等を
用いることができる。また、スパッタリングは、層18A
の形成後一旦中断するが、その後真空を破ることなく同
一のスパッタ装置内で層18Bを形成してもよいし、ある
いは真空を破った後同一又は別のスパッタ装置では層18
Bを形成してもよい。
１のAl又はAl合金層18A及び第２のAl又はAl合金層18Bを
順次に被着する。ここで、Al合金層を構成する合金材料
としては、Al−Si,Al−Si−Cu,Al−Cu,Al−Si−Ti等を
用いることができる。また、スパッタリングは、層18A
の形成後一旦中断するが、その後真空を破ることなく同
一のスパッタ装置内で層18Bを形成してもよいし、ある
いは真空を破った後同一又は別のスパッタ装置では層18
Bを形成してもよい。
（３）次に、シリサイド層16、Al又はAl合金層18A及び1
8Bの積層をホトリソグラフィ技術により所望の配線パタ
ーンに従ってパターニングして第１配線層W1を形成す
る。
8Bの積層をホトリソグラフィ技術により所望の配線パタ
ーンに従ってパターニングして第１配線層W1を形成す
る。
（４）この後、基板上面には、第１配線層W1をおおって
PSG等の層間絶縁膜20を気相堆積法等により形成する。
そして、第１配線層W1の一部に対応したコンタクト孔20
aを絶縁膜20に形成した後、Al又はAl合金層の配線金属
を基板上面に被着してからパターニングすることにより
第２配線層W2を形成する。この結果、第２配線層W2は、
コンタクト孔20aを介して第１配線層W1とオーミック接
触するようになる。
PSG等の層間絶縁膜20を気相堆積法等により形成する。
そして、第１配線層W1の一部に対応したコンタクト孔20
aを絶縁膜20に形成した後、Al又はAl合金層の配線金属
を基板上面に被着してからパターニングすることにより
第２配線層W2を形成する。この結果、第２配線層W2は、
コンタクト孔20aを介して第１配線層W1とオーミック接
触するようになる。
この後、従来例に関して前述したように導電性向上等
の目的で熱処理を行なうと、S1′〜S4′等の過剰シリコ
ン塊がAl又はAl合金層18A中に析出することがあるが、
このような析出は層18A内に限られ、層18Bには及ばな
い。
の目的で熱処理を行なうと、S1′〜S4′等の過剰シリコ
ン塊がAl又はAl合金層18A中に析出することがあるが、
このような析出は層18A内に限られ、層18Bには及ばな
い。
従って、第１及び第２配線層間のコンタクト抵抗は第
５図の場合に比べて低減されると共に、第１配線層の配
線抵抗も第５図の場合に比べてAl又はAl合金層18Bによ
る抵抗減少に対応して低減され、さらにはエレクトロマ
イグレーション耐性も向上する。
５図の場合に比べて低減されると共に、第１配線層の配
線抵抗も第５図の場合に比べてAl又はAl合金層18Bによ
る抵抗減少に対応して低減され、さらにはエレクトロマ
イグレーション耐性も向上する。
上記のように過剰シリコンの析出が第２のAl又はAl合
金層18Bにまで及ばないのは、次のようなメカニズムに
よるものと推測される。すなわち、第６図に第１配線層
W1の拡大断面を示すようにAl又はAl合金層18A及び18Bは
互いに接する界面BAにて各々のグレイン境界Ga及びGbが
不連続になっており、シリサイド層16から層18Aのグレ
イン境界Gaに沿って生ずるシリコン析出は界面BAで阻止
されるものと考えられる。
金層18Bにまで及ばないのは、次のようなメカニズムに
よるものと推測される。すなわち、第６図に第１配線層
W1の拡大断面を示すようにAl又はAl合金層18A及び18Bは
互いに接する界面BAにて各々のグレイン境界Ga及びGbが
不連続になっており、シリサイド層16から層18Aのグレ
イン境界Gaに沿って生ずるシリコン析出は界面BAで阻止
されるものと考えられる。
第７図は、この発明による上下配線層間の配線抵抗
（これにはコンタクト抵抗も含まれる）の低減効果を確
認するために用いられる比較試料のコンタクト部配置を
示すもので、この比較試料では、下方の第１配線層W1及
び上方の第２配線層W2に関するコンタクト部C1，C2…C
n-1，Cnが直列接続された形で基板上面に配置され、コ
ンタクト部C1及びCnにそれぞれ接続された端子T1及びT2
の間の電気抵抗を測定するようになっている。上下配線
層間のコンタクト抵抗（通称ビア抵抗）は、数10mΩと
低いので、１個当りのビア抵抗としてではなく、第７図
に示すようにビアチェーン抵抗として測定するのが通常
である。
（これにはコンタクト抵抗も含まれる）の低減効果を確
認するために用いられる比較試料のコンタクト部配置を
示すもので、この比較試料では、下方の第１配線層W1及
び上方の第２配線層W2に関するコンタクト部C1，C2…C
n-1，Cnが直列接続された形で基板上面に配置され、コ
ンタクト部C1及びCnにそれぞれ接続された端子T1及びT2
の間の電気抵抗を測定するようになっている。上下配線
層間のコンタクト抵抗（通称ビア抵抗）は、数10mΩと
低いので、１個当りのビア抵抗としてではなく、第７図
に示すようにビアチェーン抵抗として測定するのが通常
である。
比較に当っては、C1〜Cnの各コンタクト部が第８図に
示すような構成の比較試料Ｉと、C1〜Cnの各コンタクト
部が第９図に示すような構成の比較試料IIとを用意し
た。第８図において、16A,16Bはタングステンシリサイ
ド層、18はAl−Cu合金層、20は層間絶縁膜、W1，W2は第
1,第２配線層である。また、第９図において、第８図と
同様の符号は同様の部分を示す一方、16はタングステン
シリサイド層、18A,18BはAl−Cu合金層を示す。
示すような構成の比較試料Ｉと、C1〜Cnの各コンタクト
部が第９図に示すような構成の比較試料IIとを用意し
た。第８図において、16A,16Bはタングステンシリサイ
ド層、18はAl−Cu合金層、20は層間絶縁膜、W1，W2は第
1,第２配線層である。また、第９図において、第８図と
同様の符号は同様の部分を示す一方、16はタングステン
シリサイド層、18A,18BはAl−Cu合金層を示す。
第８図の構成は、本件と同一出願人による先行特許出
願（特願平１−42846号）において、本件の発明と同様
な目的を達成するために提案したものである。また、第
９図の構成は、本件の発明に係るものである。
願（特願平１−42846号）において、本件の発明と同様
な目的を達成するために提案したものである。また、第
９図の構成は、本件の発明に係るものである。
比較試料Ｉ及びIIについて、C1〜Cnの各コンタクト部
の平面寸法を1.0μｍ×1.0μｍとし、C1〜Cnの個数ｎを
10000とした場合、比較試料Ｉ及びIIで測定された抵抗
値はそれぞれ2000Ω及び1800Ωであった。従って、コン
タクト抵抗を含む配線抵抗は、先行特許出願に係るもの
に比べてこの発明に係るものの方が10％低いことにな
る。
の平面寸法を1.0μｍ×1.0μｍとし、C1〜Cnの個数ｎを
10000とした場合、比較試料Ｉ及びIIで測定された抵抗
値はそれぞれ2000Ω及び1800Ωであった。従って、コン
タクト抵抗を含む配線抵抗は、先行特許出願に係るもの
に比べてこの発明に係るものの方が10％低いことにな
る。
なお、上記実施例では、２層配線構造において下層配
線層にこの発明を適用したが、この発明は、これに限ら
ず、３層以上の多層配線構造において、２層目以上の配
線にも適用可能である。
線層にこの発明を適用したが、この発明は、これに限ら
ず、３層以上の多層配線構造において、２層目以上の配
線にも適用可能である。
［発明の効果］ 以上のように、この発明によれば、シリサイド層に第
１のAl又はAl合金層及び第２のAl又はAl合金層を順次に
積層して３層構造の配線層を構成し、シリサイド層から
の過剰シリコンの析出が第２のAl又はAl合金層にまで及
ばないようにしたので、低抵抗で高信頼な配線を実現で
きる効果が得られるものである。
１のAl又はAl合金層及び第２のAl又はAl合金層を順次に
積層して３層構造の配線層を構成し、シリサイド層から
の過剰シリコンの析出が第２のAl又はAl合金層にまで及
ばないようにしたので、低抵抗で高信頼な配線を実現で
きる効果が得られるものである。
その上、多層配線構造において、上下の配線層のうち
の下層配線層としてこの発明の３層構造の配線層を用い
ると、層間コンタクト不良の発生やコンタクト抵抗の増
大を防止できる付加的効果も得られる。
の下層配線層としてこの発明の３層構造の配線層を用い
ると、層間コンタクト不良の発生やコンタクト抵抗の増
大を防止できる付加的効果も得られる。
第１図乃至第４図は、この発明の一実施例による多層配
線形成工程を示す基板断面図、 第５図は、従来の多層配線構造の一例を示す基板断面
図、 第６図は、第１配線層の拡大断面図、 第７図は、配線抵抗測定用の比較試料のコンタクト部配
置を示す平面図、 第８図及び第９図は、比較試料Ｉ及びIIのコンタクト部
をそれぞれ示す断面図である。 10……半導体基板、12……不純物ドープ領域、14……下
地絶縁膜、16……シリサイド層、18A,18B……第1,第２
のAl又はAl合金層、20……層間絶縁膜、W1，W2……第1,
第２配線層。
線形成工程を示す基板断面図、 第５図は、従来の多層配線構造の一例を示す基板断面
図、 第６図は、第１配線層の拡大断面図、 第７図は、配線抵抗測定用の比較試料のコンタクト部配
置を示す平面図、 第８図及び第９図は、比較試料Ｉ及びIIのコンタクト部
をそれぞれ示す断面図である。 10……半導体基板、12……不純物ドープ領域、14……下
地絶縁膜、16……シリサイド層、18A,18B……第1,第２
のAl又はAl合金層、20……層間絶縁膜、W1，W2……第1,
第２配線層。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/3205 H01L 21/3213 H01L 21/768
Claims (2)
- 【請求項１】絶縁膜上に順次に積層されたシリサイド
層、第１のAl又はAl合金層及び第２のAl又はAl合金層を
含む配線層をそなえたことを特徴とする半導体装置。 - 【請求項２】多層配線構造を有する半導体装置におい
て、該多層配線構造は、 （ａ）第１の絶縁膜と、 （ｂ）この第１の絶縁膜上に順次に積層されたシリサイ
ド層、第１のAl又はAl合金層及び第２のAl又はAl合金層
を含む第１の配線層と、 （ｃ）この第１の配線層をおおって形成され、該第１の
配線層の一部に対応したコンタクト孔を有する第２の絶
縁膜と、 （ｄ）この第２の絶縁膜上に形成され、前記コンタクト
孔を介して前記第１の配線層の一部にオーミック接触す
る第２の配線層と をそなえていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3584790A JP2893794B2 (ja) | 1990-02-16 | 1990-02-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3584790A JP2893794B2 (ja) | 1990-02-16 | 1990-02-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03239334A JPH03239334A (ja) | 1991-10-24 |
| JP2893794B2 true JP2893794B2 (ja) | 1999-05-24 |
Family
ID=12453387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3584790A Expired - Fee Related JP2893794B2 (ja) | 1990-02-16 | 1990-02-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2893794B2 (ja) |
-
1990
- 1990-02-16 JP JP3584790A patent/JP2893794B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03239334A (ja) | 1991-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0760852B2 (ja) | 銅合金導電プラグ形成方法及び装置 | |
| US5266519A (en) | Method for forming a metal conductor in semiconductor device | |
| JPH02222148A (ja) | 半導体装置 | |
| JP2000501882A (ja) | 改善されたエレクトロマイグレーション信頼性を伴う集積回路用金属相互接続構造体 | |
| US4710398A (en) | Semiconductor device and manufacturing method thereof | |
| JP3104534B2 (ja) | 半導体装置とその製法 | |
| JPH06120218A (ja) | 半導体素子の金属配線 | |
| EP0239833B1 (en) | Integrated circuit device with an improved interconnection line | |
| JP3106493B2 (ja) | 半導体装置 | |
| JP2893794B2 (ja) | 半導体装置 | |
| JP3128961B2 (ja) | 半導体装置及びその製造方法 | |
| JP2861583B2 (ja) | 半導体装置の製法 | |
| JP2900522B2 (ja) | 半導体装置 | |
| JP2897313B2 (ja) | 配線形成法 | |
| JP3368629B2 (ja) | 半導体装置 | |
| JPH0418760A (ja) | 半導体装置 | |
| JPH0479146B2 (ja) | ||
| JP2705294B2 (ja) | 半導体装置 | |
| JPH0695516B2 (ja) | 半導体装置 | |
| JP2947800B2 (ja) | 半導体装置 | |
| JPH04162531A (ja) | 半導体装置の製造方法 | |
| JPS61207032A (ja) | 半導体装置 | |
| JPH0334545A (ja) | 半導体装置の製造方法 | |
| JPH05152299A (ja) | 配線構造体 | |
| JPH08213394A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090305 |
|
| LAPS | Cancellation because of no payment of annual fees |