JPH05152299A - 配線構造体 - Google Patents
配線構造体Info
- Publication number
- JPH05152299A JPH05152299A JP8255891A JP8255891A JPH05152299A JP H05152299 A JPH05152299 A JP H05152299A JP 8255891 A JP8255891 A JP 8255891A JP 8255891 A JP8255891 A JP 8255891A JP H05152299 A JPH05152299 A JP H05152299A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring structure
- film
- insulating film
- structure according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 サブμｍから数μｍ以上にわたる広い範囲の
幅を持った配線でエレクトロマイグレーション寿命が幅
によって異なるため素子の信頼度を向上し、長寿命で信
頼性の高い微細な半導体装置用配線構造体を提供する。 【構成】 基板上の第１の絶縁膜上に形成され、第２の
絶縁膜で覆われた、単層のＡｌもしくはＡｌ合金膜、ま
たは高融点金属膜と積層して形成されたＡｌもしくはＡ
ｌ合金膜配線４で、実験的に決まる臨界長さＬ以下の間
隔で、一部分（図中Ｅ−Ｅ’、Ｆ−Ｆ’の部分）がより
断面積の小さい二つ以上の配線に細分化されており、細
分化された各々の配線が少なくとも一つのバンブー結晶
粒界を有する。 【効果】 半導体装置の占有面積を増すことなく寿命を
改善する。
幅を持った配線でエレクトロマイグレーション寿命が幅
によって異なるため素子の信頼度を向上し、長寿命で信
頼性の高い微細な半導体装置用配線構造体を提供する。 【構成】 基板上の第１の絶縁膜上に形成され、第２の
絶縁膜で覆われた、単層のＡｌもしくはＡｌ合金膜、ま
たは高融点金属膜と積層して形成されたＡｌもしくはＡ
ｌ合金膜配線４で、実験的に決まる臨界長さＬ以下の間
隔で、一部分（図中Ｅ−Ｅ’、Ｆ−Ｆ’の部分）がより
断面積の小さい二つ以上の配線に細分化されており、細
分化された各々の配線が少なくとも一つのバンブー結晶
粒界を有する。 【効果】 半導体装置の占有面積を増すことなく寿命を
改善する。
Description
【０００１】
【産業上の利用分野】本発明は配線構造体、更に詳しく
言えば、半導体装置等に形成される微細な配線の構造に
係わり、特に高電流密度用として好適な配線構造体に関
する。
言えば、半導体装置等に形成される微細な配線の構造に
係わり、特に高電流密度用として好適な配線構造体に関
する。
【０００２】
【従来の技術】半導体装置用の配線には、低抵抗である
こと及び高信頼度すなわち長寿命という性能が必要であ
る。現在これら２つの性能を共に満たす材料は存在しな
い。すなわち、低抵抗で作りやすいＡｌ配線は高密度の
電流下でのエレクトロマイグレーションや機械的応力下
でのストレスマイグレーションに対する信頼度が低い。
一方、信頼度の点では十分な性能を持つＷ、Ｍｏ等の高
融点金属やそれらの合金は信頼度は高いが、Ａｌ合金に
比べて電気抵抗が数倍以上あり、半導体素子のある限ら
れた配線にしか用いることができない。薄膜の電気抵抗
率は製造法や条件によって変わるが、材料の固有のある
限度を超えて下げることは不可能である。従って、電気
抵抗率が低く、製造が容易なＡｌ合金の信頼度を上げる
努力がもっぱら行われてきた。その代表的方法が、合金
元素の添加と、積層構造化である。
こと及び高信頼度すなわち長寿命という性能が必要であ
る。現在これら２つの性能を共に満たす材料は存在しな
い。すなわち、低抵抗で作りやすいＡｌ配線は高密度の
電流下でのエレクトロマイグレーションや機械的応力下
でのストレスマイグレーションに対する信頼度が低い。
一方、信頼度の点では十分な性能を持つＷ、Ｍｏ等の高
融点金属やそれらの合金は信頼度は高いが、Ａｌ合金に
比べて電気抵抗が数倍以上あり、半導体素子のある限ら
れた配線にしか用いることができない。薄膜の電気抵抗
率は製造法や条件によって変わるが、材料の固有のある
限度を超えて下げることは不可能である。従って、電気
抵抗率が低く、製造が容易なＡｌ合金の信頼度を上げる
努力がもっぱら行われてきた。その代表的方法が、合金
元素の添加と、積層構造化である。
【０００３】米国特許ＵＳ３７２５３０９（発明者:I.
Ames,F.M.D'Heurle, R.E.Horstmann,IBM社７３／０４／
０３）に述べられている、Ｃｕを添加したＡｌ合金が前
者の例である。このような合金化によってある程度高信
頼度化された配線の信頼度をさらに高め、より過酷な条
件下（高電流密度、微細配線）で使うために積層構造化
が提案されている。これについては、例えば、「第２６
回アニュアル・プロシーディングス・リライアビリテイ
・フィジックス(１９８８年）第１７３頁から１７８
頁」(26th Annual Proceeding Reliability Physics(19
88) pp.173-178,H. H. Hoang, “Effects of Annealing
Temperatureon ElectromigrationPerformance of Mult
ilayer Metallization Systems." ）には複数の導電体
膜を積層した積層膜を、配線として使用することが提案
されており、積層膜によって構成された配線の性能につ
いても示されている。また、「１９８８年シンポジュー
ム オン ブイエルエスアイ テクノロジー第８９頁か
ら９０頁」（1988 Symposium on VLSI Technology pp.8
9-90(1988))及び「１９８８ シンポジウムオン ブイ
エルエスアイ テクノロジー 第１０１頁から１０２
頁」（1988 Symposium on VLSI Technology pp.101-102
(1988))には、このような積層膜配線によって構成され
た多層配線が提案されている。
Ames,F.M.D'Heurle, R.E.Horstmann,IBM社７３／０４／
０３）に述べられている、Ｃｕを添加したＡｌ合金が前
者の例である。このような合金化によってある程度高信
頼度化された配線の信頼度をさらに高め、より過酷な条
件下（高電流密度、微細配線）で使うために積層構造化
が提案されている。これについては、例えば、「第２６
回アニュアル・プロシーディングス・リライアビリテイ
・フィジックス(１９８８年）第１７３頁から１７８
頁」(26th Annual Proceeding Reliability Physics(19
88) pp.173-178,H. H. Hoang, “Effects of Annealing
Temperatureon ElectromigrationPerformance of Mult
ilayer Metallization Systems." ）には複数の導電体
膜を積層した積層膜を、配線として使用することが提案
されており、積層膜によって構成された配線の性能につ
いても示されている。また、「１９８８年シンポジュー
ム オン ブイエルエスアイ テクノロジー第８９頁か
ら９０頁」（1988 Symposium on VLSI Technology pp.8
9-90(1988))及び「１９８８ シンポジウムオン ブイ
エルエスアイ テクノロジー 第１０１頁から１０２
頁」（1988 Symposium on VLSI Technology pp.101-102
(1988))には、このような積層膜配線によって構成され
た多層配線が提案されている。
【０００４】
【発明が解決しようとする課題】しかし、上記従来の積
層構造では、積層構造による配線の性能向上効果が小さ
く、エレクトロマイグレーションの点で、配線の高電流
密度化に対応するには、極めて不十分であった。すなわ
ち、上記従来技術では、積層配線の寿命は、配線幅が比
較的大きい場合は、単層膜配線の寿命より長いが、配線
の幅が数μｍ以下になると、積層配線の寿命はＡｌ単層
膜配線の寿命と同程度か、場合によってはそれより短か
くなってしまう。
層構造では、積層構造による配線の性能向上効果が小さ
く、エレクトロマイグレーションの点で、配線の高電流
密度化に対応するには、極めて不十分であった。すなわ
ち、上記従来技術では、積層配線の寿命は、配線幅が比
較的大きい場合は、単層膜配線の寿命より長いが、配線
の幅が数μｍ以下になると、積層配線の寿命はＡｌ単層
膜配線の寿命と同程度か、場合によってはそれより短か
くなってしまう。
【０００５】また、従来から報告されているように、半
導体装置のＡｌ配線におけるエレクトロマイグレーショ
ンはＡｌの結晶粒界を通じて起こる。配線内で結晶粒界
が連続したネットワークを作らず、結晶粒界が分断され
た、いわゆるバンブー構造にすれば信頼度が著しく向上
することが知られている（米国特許ＵＳ４４３８４５
０，発明者:T.T.Sheng, A.K.Sinha, S.Vaidya、AT&T BE
LL Lab.,８４／０３／２０）。この考えに基づけば、配
線の信頼度を向上させるにはＡｌ配線の結晶粒径を配線
幅以上に大きくすれば良い訳であるが、実際の半導体装
置の製造工程で施せる処理には制約があり、結晶粒径を
大きくすることには上限がある。そこで配線を複数本に
して、個々の配線の断面積を結晶粒径以下にまで細分化
すれば、各々の配線ではバンブー構造が形成されエレク
トロマイグレーションに対しては高信頼度化を図ること
ができる。しかしこの方法は、半導体装置内で配線の占
有面積を著しく増大させ、また、微細化によるストレス
マイグレーションに対する信頼度を低下させる。
導体装置のＡｌ配線におけるエレクトロマイグレーショ
ンはＡｌの結晶粒界を通じて起こる。配線内で結晶粒界
が連続したネットワークを作らず、結晶粒界が分断され
た、いわゆるバンブー構造にすれば信頼度が著しく向上
することが知られている（米国特許ＵＳ４４３８４５
０，発明者:T.T.Sheng, A.K.Sinha, S.Vaidya、AT&T BE
LL Lab.,８４／０３／２０）。この考えに基づけば、配
線の信頼度を向上させるにはＡｌ配線の結晶粒径を配線
幅以上に大きくすれば良い訳であるが、実際の半導体装
置の製造工程で施せる処理には制約があり、結晶粒径を
大きくすることには上限がある。そこで配線を複数本に
して、個々の配線の断面積を結晶粒径以下にまで細分化
すれば、各々の配線ではバンブー構造が形成されエレク
トロマイグレーションに対しては高信頼度化を図ること
ができる。しかしこの方法は、半導体装置内で配線の占
有面積を著しく増大させ、また、微細化によるストレス
マイグレーションに対する信頼度を低下させる。
【０００６】従って、本発明の目的は、上記問題点を解
決し、低抵抗かつ信頼性の高い微細な配線構造体を提供
することである。本発明の他の目的は、半導体装置内で
配線の占有面積を増大させることなく、半導体装置の信
頼性を高めるための、低抵抗かつ長寿妙の微細な配線構
造体を提供することである。
決し、低抵抗かつ信頼性の高い微細な配線構造体を提供
することである。本発明の他の目的は、半導体装置内で
配線の占有面積を増大させることなく、半導体装置の信
頼性を高めるための、低抵抗かつ長寿妙の微細な配線構
造体を提供することである。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明の配線構造体は、Ａｌを主体とする導電体の
接続端子間の少なくとも一部がＡｌの結晶粒径以下の断
面積の複数の細分化部分からなるように構成したもので
ある。上記Ａｌを主体とする導電体は、単層のＡｌもし
くはＡｌ合金膜、または高融点金属膜と積層して形成さ
れたＡｌもしくはＡｌ合金膜配線である。本発明の好ま
しい実施形態としては、半導体装置を形成する基板上の
第１の絶縁膜上に上記Ａｌを主体とする導電体がの形成
され、その導電体が第２の絶縁膜で覆われた配線構造と
する。上記細分化部分の接続端子間における配置は１個
所でも効果があるが、望ましくは、分割されていない部
分の配線長がエレクトロマイグレーションの臨界長を超
えないようにする。
め、本発明の配線構造体は、Ａｌを主体とする導電体の
接続端子間の少なくとも一部がＡｌの結晶粒径以下の断
面積の複数の細分化部分からなるように構成したもので
ある。上記Ａｌを主体とする導電体は、単層のＡｌもし
くはＡｌ合金膜、または高融点金属膜と積層して形成さ
れたＡｌもしくはＡｌ合金膜配線である。本発明の好ま
しい実施形態としては、半導体装置を形成する基板上の
第１の絶縁膜上に上記Ａｌを主体とする導電体がの形成
され、その導電体が第２の絶縁膜で覆われた配線構造と
する。上記細分化部分の接続端子間における配置は１個
所でも効果があるが、望ましくは、分割されていない部
分の配線長がエレクトロマイグレーションの臨界長を超
えないようにする。
【０００８】
【作用】本発明は、通電による原子の移動経路である結
晶粒界を最適配置とし、原子移動（エレクトロマイグレ
ーション）を本質的に抑制し、なおかつ、配線微細化に
よるストレスマイグレーション耐性の劣化を最小に押さ
えることができる構造にするものである。本発明者等の
検討によれば、原子の移動を抑制し配線のエレクトロマ
イグレ−ション耐性を向上させるには、配線全体に渡っ
てバンブー構造を形成する必要は無く、温度、電流密度
および配線を被覆している絶縁膜の強度できまる一定の
長さ毎にバンブー構造が形成されていれば、配線は同等
の性能を有することが分かった。そこで半導体装置の実
用条件から計算される必要な長さ毎に配線を分割する部
分を少し設ければ良い。このことによる配線の占有面積
の増加は高々数％であり、また、微細配線の総延長増加
によるストレスマイグレーション信頼度の低下はほとん
ど無視できる程度となる。
晶粒界を最適配置とし、原子移動（エレクトロマイグレ
ーション）を本質的に抑制し、なおかつ、配線微細化に
よるストレスマイグレーション耐性の劣化を最小に押さ
えることができる構造にするものである。本発明者等の
検討によれば、原子の移動を抑制し配線のエレクトロマ
イグレ−ション耐性を向上させるには、配線全体に渡っ
てバンブー構造を形成する必要は無く、温度、電流密度
および配線を被覆している絶縁膜の強度できまる一定の
長さ毎にバンブー構造が形成されていれば、配線は同等
の性能を有することが分かった。そこで半導体装置の実
用条件から計算される必要な長さ毎に配線を分割する部
分を少し設ければ良い。このことによる配線の占有面積
の増加は高々数％であり、また、微細配線の総延長増加
によるストレスマイグレーション信頼度の低下はほとん
ど無視できる程度となる。
【０００９】
【実施例】以下、実施例を図面を用いて説明する。図１
〜３は本発明による配線構造体の第１の実施例を示す構
造図である。図１は配線構造体の平面図、図２及び図３
は、それぞれ図１のＡ−Ａ’及びＢ−Ｂ’の断面図であ
る。なお、図1は簡明のため、導電体のみ示している。
本実施例の配線構造体は、次のように通常のシリコン半
導体素子製造工程で作成した。即ち、シリコン基板１表
面に能動部分等を作成した後、配線４を形成するための
下地絶縁膜２を形成し、下層との接続孔（この図には示
していない）を開口した後、Ａｌ−１％Ｓｉ合金膜を形
成し、フォトエッチング法で図に示すようなパターンの
導電体４、４ａ、４ｂに加工した。次に導電体４、４
ａ、４ｂを含む基板表面をＣＶＤ法によって絶縁膜３で
覆った。
〜３は本発明による配線構造体の第１の実施例を示す構
造図である。図１は配線構造体の平面図、図２及び図３
は、それぞれ図１のＡ−Ａ’及びＢ−Ｂ’の断面図であ
る。なお、図1は簡明のため、導電体のみ示している。
本実施例の配線構造体は、次のように通常のシリコン半
導体素子製造工程で作成した。即ち、シリコン基板１表
面に能動部分等を作成した後、配線４を形成するための
下地絶縁膜２を形成し、下層との接続孔（この図には示
していない）を開口した後、Ａｌ−１％Ｓｉ合金膜を形
成し、フォトエッチング法で図に示すようなパターンの
導電体４、４ａ、４ｂに加工した。次に導電体４、４
ａ、４ｂを含む基板表面をＣＶＤ法によって絶縁膜３で
覆った。
【００１０】図１に示すように、Ａｌ−１％Ｓｉ合金膜
の導電体４は、電極５−５’間のＡ−Ａ’部が５個の線
路に細分化され、細分化された複数の線路の断面積の総
和ががＢ−Ｂ’部の断面積に比べて小さくなっている。
そのため電流密度が増加するが、それにもかかわらず配
線の寿命は向上する。なお、細分化部の１つの線路の断
面積は ０．５×０．５μｍ2、長さ２μｍである。図
４は上記実施例における細分化部分Ａ−Ａ’のＡｌの結
晶粒界を透過電子顕微鏡で観察した際の模式図である。
配線を細分化した部分では、結晶粒界が細分化された線
路を横切るように形成され、結晶粒界が網状にならな
い、いわゆるバンブー粒界が形成されていることが分か
る。
の導電体４は、電極５−５’間のＡ−Ａ’部が５個の線
路に細分化され、細分化された複数の線路の断面積の総
和ががＢ−Ｂ’部の断面積に比べて小さくなっている。
そのため電流密度が増加するが、それにもかかわらず配
線の寿命は向上する。なお、細分化部の１つの線路の断
面積は ０．５×０．５μｍ2、長さ２μｍである。図
４は上記実施例における細分化部分Ａ−Ａ’のＡｌの結
晶粒界を透過電子顕微鏡で観察した際の模式図である。
配線を細分化した部分では、結晶粒界が細分化された線
路を横切るように形成され、結晶粒界が網状にならな
い、いわゆるバンブー粒界が形成されていることが分か
る。
【００１１】図５及び図６はそれぞれ本発明による配線
構造体の他の実施例の要部平面図及び断面図を示すもの
で、特に細分化部分Ｃ−Ｃ’の配線幅を増して、総合断
面積を細分化していない部分 Ｄ−Ｄ’の配線断面積
とほぼ等しくしたしたものである。本実施例では断面積
が減少していないため、さらに高信頼度の配線構造とな
る。
構造体の他の実施例の要部平面図及び断面図を示すもの
で、特に細分化部分Ｃ−Ｃ’の配線幅を増して、総合断
面積を細分化していない部分 Ｄ−Ｄ’の配線断面積
とほぼ等しくしたしたものである。本実施例では断面積
が減少していないため、さらに高信頼度の配線構造とな
る。
【００１２】次に示す表１は、本発明の配線構造体の効
果を調べるため、配線の断面積及び細分化部分の有無を
変え、エレクトロマイグレーション耐性を測定した結果
を示す。配線長は１ｍｍ、細分化部を配線の長手方向に
２００μｍ毎に設けたパターンを用いて試験した。通電
は２５０℃において、電流密度３ＭＡ／cm2でおこな
い、配線抵抗が初期値の１１０％に達した時間を、配線
寿命とした。配線の断面積を変えるため、ここで作成し
た配線の寸法は、 厚さ：０．１〜１．０μｍ 幅：０．２〜２０μｍ の範囲で設定した。なお、幅０．３μｍ以下の寸法のパ
ターンがあるものについては電子線ビーム描画法により
マスクパターンを生成し配線に加工した。細分化部分の
個々の配線の幅は膜厚の１〜２．５倍にした。これはス
パッタ法で形成し４００℃の熱処理を施したＡｌ−Ｓｉ
の結晶粒径（平均値）が膜厚の３〜５倍程度であったた
め配線幅を上記のようにすれば、この部分ではほぼ確実
にバンブー粒界が形成されるからである。
果を調べるため、配線の断面積及び細分化部分の有無を
変え、エレクトロマイグレーション耐性を測定した結果
を示す。配線長は１ｍｍ、細分化部を配線の長手方向に
２００μｍ毎に設けたパターンを用いて試験した。通電
は２５０℃において、電流密度３ＭＡ／cm2でおこな
い、配線抵抗が初期値の１１０％に達した時間を、配線
寿命とした。配線の断面積を変えるため、ここで作成し
た配線の寸法は、 厚さ：０．１〜１．０μｍ 幅：０．２〜２０μｍ の範囲で設定した。なお、幅０．３μｍ以下の寸法のパ
ターンがあるものについては電子線ビーム描画法により
マスクパターンを生成し配線に加工した。細分化部分の
個々の配線の幅は膜厚の１〜２．５倍にした。これはス
パッタ法で形成し４００℃の熱処理を施したＡｌ−Ｓｉ
の結晶粒径（平均値）が膜厚の３〜５倍程度であったた
め配線幅を上記のようにすれば、この部分ではほぼ確実
にバンブー粒界が形成されるからである。
【表１】 従来の方法によって製造した配線（表１で分割無しとし
て示した）にくらべて本発明によるの配線構造体は寿命
で一桁〜二桁の改善があり、配線に十分な信頼度が期待
できることが分かる。
て示した）にくらべて本発明によるの配線構造体は寿命
で一桁〜二桁の改善があり、配線に十分な信頼度が期待
できることが分かる。
【００１３】配線に細分化部を設ける場合、十分細分化
されず、バンブー粒界が不完全にしかできていない配線
では、配線構造体の寿命の改善効果が小さい。即ち表１
で、幅２０μｍ−分割幅５μｍのものでは必ずしも大き
な改善効果がない。細分化は確実に粒界がバンブー構造
化するように行なう必要がある。その際、重要な制御因
子は細分化部分の幅であり、これが、配線の結晶粒径よ
り十分細くなっていれば、形状や分割数は関係がない。
即ち、図７、図８の導電体の要部平面図に示すような円
形や３角形などの欠き部を設けた形に分割しても同じ配
線寿命の改善効果がある。
されず、バンブー粒界が不完全にしかできていない配線
では、配線構造体の寿命の改善効果が小さい。即ち表１
で、幅２０μｍ−分割幅５μｍのものでは必ずしも大き
な改善効果がない。細分化は確実に粒界がバンブー構造
化するように行なう必要がある。その際、重要な制御因
子は細分化部分の幅であり、これが、配線の結晶粒径よ
り十分細くなっていれば、形状や分割数は関係がない。
即ち、図７、図８の導電体の要部平面図に示すような円
形や３角形などの欠き部を設けた形に分割しても同じ配
線寿命の改善効果がある。
【００１４】図９は本発明による配線構造体の細分化部
の分割の間隔をかえたときの寿命改善効果を示す特性図
である。分割の間隔とは図１０の導電体４の平面図に示
すように、細分化部Ｅ−Ｅ’とＦ−Ｆ’との相互間（あ
るいは図には示されていないが、接続端子と細線化部と
の間）の距離Ｌである。図９に示すように、試験した条
件（２００〜２５０℃、１〜３ＭＡ／cm2）では、分割
の間隔が１０００μｍの場合は１０ｍｍの配線を基準と
して数倍の寿命改善が見られるだけだが、これを２００
μｍ間隔とすると、一桁以上の改善が見られる。すなわ
ち分割の間隔が長すぎる場合は効果は小さい。分割の間
隔Ｌが本発明に関連してくる理由は、エレクトロマイグ
レーションによるものである。エレクトロマイグレーシ
ョンが起こるための臨界長さについては、従来知られて
いる計算によれば、図９のデータを得た実験の条件下で
のエレクトロマイグレーションの臨界長さは高々数〜数
十μｍであるが、図９の結果ではその数倍以上の２００
μｍ間隔でも大幅な改善が見られた。これは配線を絶縁
膜で被覆しているための効果だと推定され、この改善の
見られる長さの上限を「エレクトロマイグレーションの
臨界長さ」とする。このエレクトロマイグレーションの
臨界長さ以下の間隔で分割する場合、分割間隔は短いほ
ど効果が大きいと思われる。しかしそのために配線の占
める面積が増加するため素子設計の面で、また微細配線
の総延長が増えることになるため信頼度の面で望ましく
ない。実用性を損なわない範囲で最も有効な分割間隔は
数十〜数百μｍである。
の分割の間隔をかえたときの寿命改善効果を示す特性図
である。分割の間隔とは図１０の導電体４の平面図に示
すように、細分化部Ｅ−Ｅ’とＦ−Ｆ’との相互間（あ
るいは図には示されていないが、接続端子と細線化部と
の間）の距離Ｌである。図９に示すように、試験した条
件（２００〜２５０℃、１〜３ＭＡ／cm2）では、分割
の間隔が１０００μｍの場合は１０ｍｍの配線を基準と
して数倍の寿命改善が見られるだけだが、これを２００
μｍ間隔とすると、一桁以上の改善が見られる。すなわ
ち分割の間隔が長すぎる場合は効果は小さい。分割の間
隔Ｌが本発明に関連してくる理由は、エレクトロマイグ
レーションによるものである。エレクトロマイグレーシ
ョンが起こるための臨界長さについては、従来知られて
いる計算によれば、図９のデータを得た実験の条件下で
のエレクトロマイグレーションの臨界長さは高々数〜数
十μｍであるが、図９の結果ではその数倍以上の２００
μｍ間隔でも大幅な改善が見られた。これは配線を絶縁
膜で被覆しているための効果だと推定され、この改善の
見られる長さの上限を「エレクトロマイグレーションの
臨界長さ」とする。このエレクトロマイグレーションの
臨界長さ以下の間隔で分割する場合、分割間隔は短いほ
ど効果が大きいと思われる。しかしそのために配線の占
める面積が増加するため素子設計の面で、また微細配線
の総延長が増えることになるため信頼度の面で望ましく
ない。実用性を損なわない範囲で最も有効な分割間隔は
数十〜数百μｍである。
【００１５】図１１は本発明による配線構造体の寿命改
善効果の配線を被覆する絶縁膜の強さに対する依存性を
示す。被覆絶縁膜が厚いほど寿命改善効果は大きい。こ
の絶縁膜はＣＶＤ法で形成したＰＳＧ（Phospho-Silica
te-Glass)膜であるが、プラズマＣＶＤ法で形成したＳ
ｉＮ（窒化シリコン）膜はこれよりも機械的強度が高く
（測定したビッカース硬度は、ＰＳＧ：約１０００、Ｓ
ｉＮ：約２０００、と２倍程度ＳｉＮの方が強い）、
ＳｉＮ膜を配線の被覆絶縁膜として用いると、ＳｉＮ膜
厚が０．３μｍのときにＰＳＧ膜厚１．０μｍのときと
同程度の改善効果があった。従って、その他の条件が許
す限り機械的強度の高い絶縁膜を用いる方が信頼度の高
い配線構造体を形成できる。
善効果の配線を被覆する絶縁膜の強さに対する依存性を
示す。被覆絶縁膜が厚いほど寿命改善効果は大きい。こ
の絶縁膜はＣＶＤ法で形成したＰＳＧ（Phospho-Silica
te-Glass)膜であるが、プラズマＣＶＤ法で形成したＳ
ｉＮ（窒化シリコン）膜はこれよりも機械的強度が高く
（測定したビッカース硬度は、ＰＳＧ：約１０００、Ｓ
ｉＮ：約２０００、と２倍程度ＳｉＮの方が強い）、
ＳｉＮ膜を配線の被覆絶縁膜として用いると、ＳｉＮ膜
厚が０．３μｍのときにＰＳＧ膜厚１．０μｍのときと
同程度の改善効果があった。従って、その他の条件が許
す限り機械的強度の高い絶縁膜を用いる方が信頼度の高
い配線構造体を形成できる。
【００１６】以上の実施例は、配線材料としてＡｌＳｉ
合金を用いた配線構造体について、本発明の有効性を説
明したが、配線材料がＡｌＣｕ、ＡｌＣｕＳｉ、ＡｌＴ
ｉ、ＡｌＭｇ合金である場合についてもＡｌＳｉとほぼ
同程度の一桁〜二桁の寿命改善効果があった。また、細
分化部Ａ−Ａ’の断面が図１２に示すように、配線をＡ
ｌ合金層４ａと高融点材料層９との積層構造とした場合
でも同様の効果があった。特に、図１３に示す様に高融
点材料層１０は分割せず、Ａｌ合金層４ａのみを分割し
た場合、図１４に示すようにＡｌ合金層４ａをＷ等の高
融点材料層１１で被覆した場合、さらにＡｌ合金層の上
下両側にに高融点材料層を設けた場合には、寿命はさら
に数倍改善された。従って、本発明の構造は特に材料に
は依存せず、Ａｌ合金、もしくはＡｌ合金と高融点材料
との積層膜配線でも同様の効果をもつ。
合金を用いた配線構造体について、本発明の有効性を説
明したが、配線材料がＡｌＣｕ、ＡｌＣｕＳｉ、ＡｌＴ
ｉ、ＡｌＭｇ合金である場合についてもＡｌＳｉとほぼ
同程度の一桁〜二桁の寿命改善効果があった。また、細
分化部Ａ−Ａ’の断面が図１２に示すように、配線をＡ
ｌ合金層４ａと高融点材料層９との積層構造とした場合
でも同様の効果があった。特に、図１３に示す様に高融
点材料層１０は分割せず、Ａｌ合金層４ａのみを分割し
た場合、図１４に示すようにＡｌ合金層４ａをＷ等の高
融点材料層１１で被覆した場合、さらにＡｌ合金層の上
下両側にに高融点材料層を設けた場合には、寿命はさら
に数倍改善された。従って、本発明の構造は特に材料に
は依存せず、Ａｌ合金、もしくはＡｌ合金と高融点材料
との積層膜配線でも同様の効果をもつ。
【００１７】図１５は本発明によるの配線構造体を用い
た半導体装置に関する配線寿命の測定結果を示す特性図
である。被測定半導体装置は最小線幅が０．５μｍのＡ
ｌ配線のあるＬＳＩである。ＬＳＩ素子内で用いられて
いるほとんどのＡｌ配線の幅は０．５〜２０μｍの範囲
にあるため、この範囲で配線の幅を変えて配線寿命を測
定した。 図１５において、「分割無し」として示した
ものは従来の配線構造をもつＬＳＩ測定結果である。配
線寿命は配線幅に強く依存し配線幅が２μｍ付近で最小
となり、このレベルが素子の信頼度になる。そこで最小
の幅のものと最大の幅のものを除く幅が１〜８μｍの配
線について実施例１で説明した配線構造体を持つＬＳＩ
の測定結果を「分割あり」として示した。即ち、２００
μｍの間隔で、０．５μｍの幅に分割した細化部分を持
つＬＳＩについて測定した。素子の面積は約６％増加し
た。配線抵抗の増加は１％以下でありほとんど無視でき
る程度である。図１５に「分割あり」として示したよう
に、配線の信頼度は大幅に改善された。分割無しの時の
信頼度が低いものほど改善率が大きく、配線幅による信
頼度のバラツキが小さくなった。この時の素子の信頼度
レベルを「本発明レベル」として示した。素子としての
信頼度は一桁以上改善されている。ここでは最小加工寸
法を０．５μｍとして分割を行った。最小加工寸法をさ
らに小さくし、より細分化すればさらに高信頼度になる
ことはいうまでもない。また、同一寸法の配線を同一条
件で試験する場合でも通常数倍程度の寿命バラツキがあ
るが、本発明によるの配線構造体はこのバラツキを抑制
し、最も寿命の短い要素で決まる素子としての信頼度を
改善することができる。
た半導体装置に関する配線寿命の測定結果を示す特性図
である。被測定半導体装置は最小線幅が０．５μｍのＡ
ｌ配線のあるＬＳＩである。ＬＳＩ素子内で用いられて
いるほとんどのＡｌ配線の幅は０．５〜２０μｍの範囲
にあるため、この範囲で配線の幅を変えて配線寿命を測
定した。 図１５において、「分割無し」として示した
ものは従来の配線構造をもつＬＳＩ測定結果である。配
線寿命は配線幅に強く依存し配線幅が２μｍ付近で最小
となり、このレベルが素子の信頼度になる。そこで最小
の幅のものと最大の幅のものを除く幅が１〜８μｍの配
線について実施例１で説明した配線構造体を持つＬＳＩ
の測定結果を「分割あり」として示した。即ち、２００
μｍの間隔で、０．５μｍの幅に分割した細化部分を持
つＬＳＩについて測定した。素子の面積は約６％増加し
た。配線抵抗の増加は１％以下でありほとんど無視でき
る程度である。図１５に「分割あり」として示したよう
に、配線の信頼度は大幅に改善された。分割無しの時の
信頼度が低いものほど改善率が大きく、配線幅による信
頼度のバラツキが小さくなった。この時の素子の信頼度
レベルを「本発明レベル」として示した。素子としての
信頼度は一桁以上改善されている。ここでは最小加工寸
法を０．５μｍとして分割を行った。最小加工寸法をさ
らに小さくし、より細分化すればさらに高信頼度になる
ことはいうまでもない。また、同一寸法の配線を同一条
件で試験する場合でも通常数倍程度の寿命バラツキがあ
るが、本発明によるの配線構造体はこのバラツキを抑制
し、最も寿命の短い要素で決まる素子としての信頼度を
改善することができる。
【００１８】図１６及び図１７は、それぞれ本発明によ
る配線構造体を用いた半導体装置の１実施例の部分平面
図及び断面図をしめす。本実施例は配線構造体を層間接
続孔を通じて下層と接続される配線に用いたものであ
る。本実施例における配線４は、通常のシリコン半導体
素子製造工程で作成した。即ち、シリコン基板１表面に
能動部分等を作成した後、下地絶縁膜２を形成し、下層
との接続孔（図には示していない）を開口した後、Ｗ膜
をスパッタ法で形成した。フォトエッチング法で図に示
すような目的のパターン６に加工し第一層配線とした。
引き続き層間絶縁膜層８を形成し開口した後、選択ＣＶ
Ｄ法でＷプラグ７を開口部のみに形成し開口を埋める。
次にＡｌ−１％Ｓｉ合金膜をスパッタ法で形成し、フォ
トエッチング法で図に示すような目的のパターンの配線
４に加工した。最後にこの基板表面をＣＶＤ法による絶
縁膜３で覆った。
る配線構造体を用いた半導体装置の１実施例の部分平面
図及び断面図をしめす。本実施例は配線構造体を層間接
続孔を通じて下層と接続される配線に用いたものであ
る。本実施例における配線４は、通常のシリコン半導体
素子製造工程で作成した。即ち、シリコン基板１表面に
能動部分等を作成した後、下地絶縁膜２を形成し、下層
との接続孔（図には示していない）を開口した後、Ｗ膜
をスパッタ法で形成した。フォトエッチング法で図に示
すような目的のパターン６に加工し第一層配線とした。
引き続き層間絶縁膜層８を形成し開口した後、選択ＣＶ
Ｄ法でＷプラグ７を開口部のみに形成し開口を埋める。
次にＡｌ−１％Ｓｉ合金膜をスパッタ法で形成し、フォ
トエッチング法で図に示すような目的のパターンの配線
４に加工した。最後にこの基板表面をＣＶＤ法による絶
縁膜３で覆った。
【００１９】Ａｌ合金膜は下地に異種材料があると結晶
粒径が小さくなる傾向がある（「第２８回アニュアル・
プロシーディングス・リライアビリテイ・フィジックス
(１９９０年）第２５頁から３０頁」(28th Annual Proc
eeding Reliability Physics(1990) pp.25-30, H. Hino
de, and Y. Homma“Improvement of Electromigration
Resistance of Layered Aluminum Conductors." ）。図
１７の実施例の場合、Ｗプラグ７の直上ではＡｌ合金層
４の結晶粒径が小さくなり、その結果粒界を通じて起こ
るエレクトロマイグレーションが生じやすくなる。そこ
でこの近傍に楔形のスリット１２を設け、配線を分割し
てバンブー構造を形成させることにより信頼度の低下を
防ぎ、多層配線系を形成した場合でも高い信頼度を保つ
ようにした。もちろん、スリット１２の形状は楔形に限
られない。配線の総断面積をできるだけ減少させずに分
割できる形状が望ましく、配線の形状に応じて決めれば
よい。
粒径が小さくなる傾向がある（「第２８回アニュアル・
プロシーディングス・リライアビリテイ・フィジックス
(１９９０年）第２５頁から３０頁」(28th Annual Proc
eeding Reliability Physics(1990) pp.25-30, H. Hino
de, and Y. Homma“Improvement of Electromigration
Resistance of Layered Aluminum Conductors." ）。図
１７の実施例の場合、Ｗプラグ７の直上ではＡｌ合金層
４の結晶粒径が小さくなり、その結果粒界を通じて起こ
るエレクトロマイグレーションが生じやすくなる。そこ
でこの近傍に楔形のスリット１２を設け、配線を分割し
てバンブー構造を形成させることにより信頼度の低下を
防ぎ、多層配線系を形成した場合でも高い信頼度を保つ
ようにした。もちろん、スリット１２の形状は楔形に限
られない。配線の総断面積をできるだけ減少させずに分
割できる形状が望ましく、配線の形状に応じて決めれば
よい。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
高電流密度化にともなうＡｌ配線のマイグレーション寿
命の減少を抑制でき、配線の信頼性向上を実現すること
ができるので、集積密度の高い各種半導体装置の実現に
極めて有用である。
高電流密度化にともなうＡｌ配線のマイグレーション寿
命の減少を抑制でき、配線の信頼性向上を実現すること
ができるので、集積密度の高い各種半導体装置の実現に
極めて有用である。
【図１】本発明による配線構造体の１実施例の平面図で
ある。
ある。
【図２】図１のＡ−Ａ’間の断面図である。
【図３】図１のＢ−Ｂ’間の断面図である。
【図４】本発明による配線構造体の１実施例における結
晶粒界の摸式図である。
晶粒界の摸式図である。
【図５】本発明による配線構造体の他の実施例の平面図
である。
である。
【図６】図５のＣ−Ｃ’間の断面図である。
【図７】本発明による配線構造体の更に他の実施例の平
面図である。
面図である。
【図８】本発明による配線構造体の更に他の実施例の平
面図である。
面図である。
【図９】本発明による配線構造体の細分化部の分割の間
隔をかえたときの改善効果を示す特性図である。
隔をかえたときの改善効果を示す特性図である。
【図１０】本発明による配線構造体の実施例の平面図で
ある。
ある。
【図１１】本発明の配線構造体の性能を示す図である。
【図１２】本発明の配線構造体の性能を示す図である。
【図１３】本発明による配線構造体の実施例の断面図で
ある。
ある。
【図１４】本発明による配線構造体の実施例の断面図で
ある。
ある。
【図１５】本発明の配線構造体を用いた素子の特性を示
す図である。
す図である。
【図１６】本発明による配線構造体を用いた半導体装置
の１実施例の部分平面図である。
の１実施例の部分平面図である。
【図１７】図１７のＩ−Ｉ’間の断面図である。
１…シリコン基板 ２…（配線下地）絶縁膜 ３…（配線被覆）絶縁膜 ４，４ａ，４ｂ…Ａｌ合金配線 ５…接続端子 ６…配線（高融点材料） ７…Ｗプラグ ８…層間絶縁膜 ９，１０，１１…高融点材料層 １２…欠き部。
Claims (6)
- 【請求項１】 単層のＡｌ、Ａｌ合金膜、又は高融点金
属膜と積層して形成された導電体で、 一部分が断面積
の小さい二つ以上の細線化部に分割されており、分割さ
れた各々の配線が少なくとも一つのバンブー結晶粒界を
有することを特徴とする配線構造体。 - 【請求項２】 基板上の第１の絶縁膜上に形成され、第
２の絶縁膜で覆われた、単層のＡｌ、Ａｌ合金膜又は高
融点金属膜と積層して形成された導電体で、一部分が断
面積の小さい二つ以上の細線化部に分割されており、分
割された各々の配線が少なくとも一つのバンブー結晶粒
界を有することを特徴とする配線構造体。 - 【請求項３】 請求項１又は２記載の配線構造体におい
て、上記細線化部のが無い部分の配線長がエレクトロマ
イグレーションの臨界長を以下であることを特徴とする
配線構造体。 - 【請求項４】 請求項１又は２記載の配線構造体におい
て、上記高融点金属は、Ｗ，Ｍｏ，Ｔｉの単体、これら
の金属の合金もしくはこれらの金属の化合物のいずれか
であることを特徴とする配線構造体。 - 【請求項５】 請求項１、又は２、３又は４記載の配線
構造体において、上記Ａｌ合金は、Ａｌを主成分とし、
Ｃｕ，Ｍｇ，ＴｉもしくはＳｉを含むことを特徴とする
請求項１乃至３のいずれかに記載の配線構造体。 - 【請求項６】 請求項１乃至５記載のいずれかの配線構
造体を配線として使用した半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8255891A JPH05152299A (ja) | 1991-04-15 | 1991-04-15 | 配線構造体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8255891A JPH05152299A (ja) | 1991-04-15 | 1991-04-15 | 配線構造体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05152299A true JPH05152299A (ja) | 1993-06-18 |
Family
ID=13777825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8255891A Pending JPH05152299A (ja) | 1991-04-15 | 1991-04-15 | 配線構造体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05152299A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0701282A3 (en) * | 1994-08-01 | 1996-10-30 | Motorola Inc | Interconnection structure having a localized reduced maximum current density and method of manufacturing an interconnection level in a semiconductor device |
| US6373136B2 (en) | 2000-04-14 | 2002-04-16 | Fujitsu Limited | Damascene wiring structure and semiconductor device with damascene wirings |
-
1991
- 1991-04-15 JP JP8255891A patent/JPH05152299A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0701282A3 (en) * | 1994-08-01 | 1996-10-30 | Motorola Inc | Interconnection structure having a localized reduced maximum current density and method of manufacturing an interconnection level in a semiconductor device |
| US5760476A (en) * | 1994-08-01 | 1998-06-02 | Motorola, Inc. | Interconnect run between a first point and a second point in a semiconductor device for reducing electromigration failure |
| US6373136B2 (en) | 2000-04-14 | 2002-04-16 | Fujitsu Limited | Damascene wiring structure and semiconductor device with damascene wirings |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6417572B1 (en) | Process for producing metal interconnections and product produced thereby | |
| US4319264A (en) | Nickel-gold-nickel conductors for solid state devices | |
| JPH07245307A (ja) | 相互接続配線構造およびその形成方法 | |
| KR100303221B1 (ko) | 반도체 장치 | |
| US5238874A (en) | Fabrication method for laminated films comprising Al-Si-Co alloy film and refractory metal silioide copper film | |
| JPH02137230A (ja) | 集積回路装置 | |
| US5859476A (en) | Multi-layer wiring structure having narrowed portions at predetermined length intervals | |
| US6864584B2 (en) | Semiconductor device | |
| JPH05152299A (ja) | 配線構造体 | |
| JP3347019B2 (ja) | 半導体装置 | |
| JP3368629B2 (ja) | 半導体装置 | |
| US5565380A (en) | Semiconductor device and process for production thereof | |
| JP2861583B2 (ja) | 半導体装置の製法 | |
| JPH0199239A (ja) | 半導体装置 | |
| JPH0695516B2 (ja) | 半導体装置 | |
| JPH0338832A (ja) | 半導体装置の配線構造 | |
| JPS6244813B2 (ja) | ||
| JPH0334545A (ja) | 半導体装置の製造方法 | |
| JP2893794B2 (ja) | 半導体装置 | |
| KR20000073343A (ko) | 반도체 장치의 배선구조 | |
| JPH03262125A (ja) | 半導体装置 | |
| JPH04324635A (ja) | 半導体装置の製造方法 | |
| JPH04354338A (ja) | 半導体装置の配線製造方法 | |
| KR890004875B1 (ko) | 반도체 다층배선 장치의 제조방법 | |
| KR100503367B1 (ko) | 반도체 소자의 다층 금속 배선 및 이의 제조 방법 |