JPH04324635A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04324635A
JPH04324635A JP9428491A JP9428491A JPH04324635A JP H04324635 A JPH04324635 A JP H04324635A JP 9428491 A JP9428491 A JP 9428491A JP 9428491 A JP9428491 A JP 9428491A JP H04324635 A JPH04324635 A JP H04324635A
Authority
JP
Japan
Prior art keywords
metal film
metal
film
crystal grain
metal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9428491A
Other languages
English (en)
Inventor
Hiroshi Hashigami
橋上   寛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP9428491A priority Critical patent/JPH04324635A/ja
Publication of JPH04324635A publication Critical patent/JPH04324635A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関するものであり、特に積層構造の金属配線を形成する
方法の改善に関する。
【0002】
【従来の技術】従来、集積回路の金属配線には純Al若
しくはAl−Si、Al−Si−Cu等のアルミニウム
合金からなる単一膜が広く用いられており、スパッタ法
又は真空蒸着法等のうち一つの方法で連続して形成する
例が多い。図3は上記方法で形成された金属配線部の部
分断面図で、(1)は半導体素子の形成された半導体基
板、(2)はAl又はAl合金からなる金属配線であっ
て、破線にて結晶粒界を示している。
【0003】
【発明が解決しようとする課題】しかしながら、上記方
法で形成される金属配線の結晶粒径はほぼ均一なもので
あり、配線幅の微細化によって結晶粒界が金属配線(2
)を横切る部分が多く生じ、上層配線やパッシベーショ
ン膜の応力の影響でストレスマイグレーションによる断
線が発生するようになる。
【0004】そこで、結晶粒径をさらに小さくして結晶
粒界が金属配線(2)を横切る部分を少なくすることが
考えられるが、この場合には結晶粒界が増加するために
エレクトロマイグレーション不良が発生しやすくなる問
題がある。したがって単一膜構造の金属配線でストレス
マイグレーションとエレクトロマイグレーションの問題
を同時に解決することは非常に困難であった。
【0005】
【課題を解決するための手段】本発明は斯上した従来の
課題に鑑みてなされたものであり、半導体素子の形成さ
れた半導体基板上に少なくとも2つの金属膜を積層して
金属配線を形成する半導体装置の製造方法において、A
l又はAl−Siをターゲットとして使用するスパッタ
法により第1の金属膜を形成する工程と、Al又はAl
−Siに他の金属を添加したものをターゲットとして使
用するスパッタ法により前記第1の金属膜上に第2の金
属膜を形成する工程とを有し、前記第2の金属膜の結晶
粒径を前記第1の金属膜の結晶粒径よりも小さくするこ
とを特徴としている。
【0006】
【作用】上述の手段によれば、金属配線の上層部の結晶
粒径は下層部の結晶粒径よりも小さく形成されるので、
ストレスマイグレーション及びエレクトロマイグレーシ
ョンにきわめて強い構造となる。
【0007】
【実施例】次に、本発明の第1の実施例について図面を
参照して説明する。図1は本発明の第1の実施例を説明
するための金属配線部の部分断面図である。図1に示す
ように、まず半導体素子の形成された半導体基板(11
)上に純Al又は純Al中にSiを1〜2wt%程度添
加したAl−Siをターゲットとして使用するスパッタ
法によって、純Al又はAl−Siからなる第1の金属
膜(12)をその膜厚が0.5μmとなるように堆積す
る。
【0008】続いて、前述した純Al又はAl−Siに
他の金属(例えばCu、Ti、Pd等)を1wt%〜2
wt%程度添加した材料をターゲットとして使用するス
パッタ法により前記第1の金属膜(12)上に第2の金
属膜(13)をその膜厚が0.5μmとなるように堆積
する。このように金属配線は第1の金属膜(12)及び
第2の金属膜(13)を積層して構成される。
【0009】かかる方法で形成された金属配線では、そ
の下層部を形成する第1の金属膜(12)の結晶粒径は
0.2μm〜0.3μm程度であるのに対し、その上層
部を形成する第2の金属膜(13)の結晶粒径は0.0
5μm〜0.1μm程度と小さくなる。したがって、金
属配線上に形成される層間膜、上層配線及びパッシベー
ション膜からの応力によるストレスマイグレーションに
きわめて強くなるとともに、金属配線の下層部の結晶粒
径は比較的大きいのでこの下層部においてエレクトロマ
イグレーション耐性を高くすることが可能となる。
【0010】また、前述したスパッタ法において半導体
基板(11)の温度を第1の金属膜(12)の形成時に
は高く、第2の金属膜(13)の形成時にはそれよりも
低くすることにより、第1の金属膜(12)の結晶粒径
をさらに大きくし、一方第2の金属膜(13)の結晶粒
径をさらに小さくすることができる。なお、本実施例に
おいては、第1の金属膜(12)と第2の金属膜(13
)を同一膜厚に形成したが、ストレスマイグレーション
耐性及びエレクトロマイグレーション耐性のうちいずれ
かを優先して対策するかに応じて、膜厚比を変えてもよ
い。
【0011】次に、図2は本発明の第2の実施例を説明
するための部分断面図である。図2において、半導体素
子の形成された半導体基板(11)上に前記第1の実施
例において説明した方法により第1の金属膜(12)を
堆積し、該第1の金属膜(12)上に純水に浸すか自然
酸化等により数10Å程度の薄いAl2O3膜(14)
を形成し、しかる後に第1の実施例において説明した方
法により第2の金属膜(13)を堆積する。
【0012】かかる方法で形成した金属配線においては
、第1の金属膜(12)と第2の金属膜(13)の結晶
粒界がAl2O3膜(14)によって不連続化されるの
で、さらにストレスマイグレーション耐性を向上できる
【0013】
【発明の効果】以上説明したように、本発明によれば材
料の異なるターゲットを使用して2回に分けてスパッタ
を行うことにより金属配線を形成しているので、金属配
線のストレスマイグレーション耐性及びエレクトロマイ
グレーション耐性の問題を同時に解決し、もって金属配
線の信頼性を大幅に向上する効果を有する。
【図面の簡単な説明】
【図1】  本発明の第1の実施例を説明するための金
属配線部の部分断面図である。
【図2】  本発明の第2の実施例を説明するための金
属配線部の部分断面図である。
【図3】  従来例を説明するための金属配線部の部分
断面図である。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  半導体素子の形成された半導体基板上
    に少なくとも2つの金属膜を積層して金属配線を形成す
    る半導体装置の製造方法において、Al又はAl−Si
    をターゲットとして使用するスパッタ法により第1の金
    属膜を形成する工程と、Al又はAl−Siに他の金属
    を添加したものをターゲットとして使用するスパッタ法
    により前記第1の金属膜上に第2の金属膜を形成する工
    程とを有し、前記第2の金属膜の結晶粒径を前記第1の
    金属膜の結晶粒径よりも小さくすることを特徴とする半
    導体装置の製造方法。
  2. 【請求項2】  前記第1及び第2の金属膜の間に薄い
    Al2O3膜を介在させることを特徴とする請求項1記
    載の半導体装置の製造方法。
JP9428491A 1991-04-24 1991-04-24 半導体装置の製造方法 Pending JPH04324635A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9428491A JPH04324635A (ja) 1991-04-24 1991-04-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9428491A JPH04324635A (ja) 1991-04-24 1991-04-24 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04324635A true JPH04324635A (ja) 1992-11-13

Family

ID=14105961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9428491A Pending JPH04324635A (ja) 1991-04-24 1991-04-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04324635A (ja)

Similar Documents

Publication Publication Date Title
JPH02296334A (ja) 配線構造体の形成方法
JP3139781B2 (ja) 半導体装置およびその製造方法
US4319264A (en) Nickel-gold-nickel conductors for solid state devices
JPH02137230A (ja) 集積回路装置
JP3256623B2 (ja) 半導体装置の製造方法
EP0307272A2 (en) Aluminum alloy semiconductor interconnections having high purity titanium or niobium barrier layer
JPH0212859A (ja) 多層配線の形成方法
JP3158598B2 (ja) 半導体装置およびその製造方法
JP2757796B2 (ja) 半導体集積回路装置
JPH04324635A (ja) 半導体装置の製造方法
JP2606547B2 (ja) 半導体装置の製造方法
JPH03274732A (ja) 半導体集積回路装置
JPH031570A (ja) 半導体装置接続用接点スタツド構造
JPS5950544A (ja) 多層配線の形成方法
JPH0418760A (ja) 半導体装置
JPH05114599A (ja) 半導体装置及びその製造方法
JPH04373175A (ja) 半導体装置
JPS6038823A (ja) 半導体装置
JPH1116910A (ja) 半導体装置およびその製造方法
JPH04315427A (ja) 半導体装置の製造方法
JPH05343401A (ja) 半導体装置
JPH01255249A (ja) 半導体集積回路装置
JPH0334545A (ja) 半導体装置の製造方法
JPS63155743A (ja) 半導体装置
JPH05152299A (ja) 配線構造体