JP2606547B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2606547B2 JP2606547B2 JP5086608A JP8660893A JP2606547B2 JP 2606547 B2 JP2606547 B2 JP 2606547B2 JP 5086608 A JP5086608 A JP 5086608A JP 8660893 A JP8660893 A JP 8660893A JP 2606547 B2 JP2606547 B2 JP 2606547B2
- Authority
- JP
- Japan
- Prior art keywords
- gold
- wiring
- film
- grain size
- crystal grain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/927—Electromigration resistant metallization
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Vapour Deposition (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係わり、特にその金配線の結晶粒寸法に関する。
係わり、特にその金配線の結晶粒寸法に関する。
【０００２】
【従来の技術】多くの半導体装置はアルミもしくはアル
ミに銅やシリコンを添加したアルミ合金を材料とした配
線を用いている。しかしながら半導体装置の微細化に伴
ない、アルミやアルミ合金を材料とした配線幅を小さく
なり、エレクトロマイグレーションやストレスマイグレ
ーションによる信頼性の低下が問題となっている。これ
らの問題を解決するために、配線を形成しているアルミ
やアルミ合金の結晶粒の大きさを制御し、エレクトロマ
イグレーションやストレスマイグレーションに対する信
頼性を向上させる手段が種々提案されている（例えば、
特開昭５８−１６５４６号公報、特開平２−１１３５３
１号公報、特開平３−２２５３４号公報）が、いまだ問
題が多く存在する。
ミに銅やシリコンを添加したアルミ合金を材料とした配
線を用いている。しかしながら半導体装置の微細化に伴
ない、アルミやアルミ合金を材料とした配線幅を小さく
なり、エレクトロマイグレーションやストレスマイグレ
ーションによる信頼性の低下が問題となっている。これ
らの問題を解決するために、配線を形成しているアルミ
やアルミ合金の結晶粒の大きさを制御し、エレクトロマ
イグレーションやストレスマイグレーションに対する信
頼性を向上させる手段が種々提案されている（例えば、
特開昭５８−１６５４６号公報、特開平２−１１３５３
１号公報、特開平３−２２５３４号公報）が、いまだ問
題が多く存在する。
【０００３】これに対して金（Ａｕ）は高価な材料であ
るが、アルミやアルミ合金と比較してエレクトロマイグ
レーションやストレスマイグレーションに対する信頼性
が高いためにあまり問題となっていなかった。しかしな
がら金配線も寸法が小さくなってくるとやはりエレクト
ロマイグレーションやストレスマイグレーションの問題
が発生することが判明してきた。この金配線のエレクト
ロマイグレーションに対する手段として、アルミやアル
ミ合金に対する手段と同様に、金の結晶粒の大きさを大
きくする方法が特開昭６３−２９２６５２号公報に提案
されている。同公報に開示の方法は、金にＴｉ，Ｗ，Ｍ
ｏなどの高融点金属を添加した金配線を形成するもの
で、これらの高融点金属を含有させることで金のスパッ
タによる結晶粒（グレイン）が大きく成長し、結晶欠陥
密度を減らし、エレクトロマイグレーションの影響を小
さくし、半導体装置の信頼性を向上させようとするもの
である。
るが、アルミやアルミ合金と比較してエレクトロマイグ
レーションやストレスマイグレーションに対する信頼性
が高いためにあまり問題となっていなかった。しかしな
がら金配線も寸法が小さくなってくるとやはりエレクト
ロマイグレーションやストレスマイグレーションの問題
が発生することが判明してきた。この金配線のエレクト
ロマイグレーションに対する手段として、アルミやアル
ミ合金に対する手段と同様に、金の結晶粒の大きさを大
きくする方法が特開昭６３−２９２６５２号公報に提案
されている。同公報に開示の方法は、金にＴｉ，Ｗ，Ｍ
ｏなどの高融点金属を添加した金配線を形成するもの
で、これらの高融点金属を含有させることで金のスパッ
タによる結晶粒（グレイン）が大きく成長し、結晶欠陥
密度を減らし、エレクトロマイグレーションの影響を小
さくし、半導体装置の信頼性を向上させようとするもの
である。
【０００４】
【発明が解決しようとする課題】上記従来技術では金配
線材料に高融点金属材料を添加しているので、金配線の
比抵抗が高くなってしまう。さらに高融点金属材料を添
加していることで、ドライエッチングやミリング法など
による金配線材料の微細加工性がますます悪化してしま
う。
線材料に高融点金属材料を添加しているので、金配線の
比抵抗が高くなってしまう。さらに高融点金属材料を添
加していることで、ドライエッチングやミリング法など
による金配線材料の微細加工性がますます悪化してしま
う。
【０００５】
【課題を解決するための手段】本発明の特徴は、半導体
基板上に形成された素子を接続する金配線を有する半導
体装置の製造方法において、ベンゼンスルホン酸を含有
する金めっき液により前記金配線を構成する金の平均結
晶粒寸法を該金配線の配線幅の０．１７〜０．２５倍と
した半導体装置の製造方法にある。
基板上に形成された素子を接続する金配線を有する半導
体装置の製造方法において、ベンゼンスルホン酸を含有
する金めっき液により前記金配線を構成する金の平均結
晶粒寸法を該金配線の配線幅の０．１７〜０．２５倍と
した半導体装置の製造方法にある。
【０００６】
【実施例】次に図面を参照して本発明を説明する。
【０００７】図１は本発明の第１の実施例の半導体装置
を製造する方法を工程順に示した断面図である。
を製造する方法を工程順に示した断面図である。
【０００８】まず図１（ａ）に示すように、半導体基板
１上に基板内の素子と基板上の配線とを絶縁分離する絶
縁膜２を形成する。この絶縁膜２はＬＰＣＶＤ法で堆積
した酸化シリコン膜や窒化シリコン膜で構成することが
できる。次に、膜厚０．１２μｍのチタン（Ｔｉ）膜３
と膜厚０．１５μｍの白金（Ｐｔ）膜４を連続してスパ
ッタリング法で形成する。このＴｉ膜およびＰｔ膜は金
配線の金膜をめっきで形成する際のめっきの電流路とし
て用いまた金膜を形成後に金膜下のみに残余させて金配
線の下地金属膜として用いる。ＴｉとＰｔとの連続スパ
ッタ形成の代りにＴｉ，Ｗ，Ａｕの連続スパッタでこの
下地金属膜を形成することもできる。
１上に基板内の素子と基板上の配線とを絶縁分離する絶
縁膜２を形成する。この絶縁膜２はＬＰＣＶＤ法で堆積
した酸化シリコン膜や窒化シリコン膜で構成することが
できる。次に、膜厚０．１２μｍのチタン（Ｔｉ）膜３
と膜厚０．１５μｍの白金（Ｐｔ）膜４を連続してスパ
ッタリング法で形成する。このＴｉ膜およびＰｔ膜は金
配線の金膜をめっきで形成する際のめっきの電流路とし
て用いまた金膜を形成後に金膜下のみに残余させて金配
線の下地金属膜として用いる。ＴｉとＰｔとの連続スパ
ッタ形成の代りにＴｉ，Ｗ，Ａｕの連続スパッタでこの
下地金属膜を形成することもできる。
【０００９】次に図１（ｂ）に示すように、ホトリソグ
ラフィー工程にてホトレジスト５をパターニングしそれ
をマスクにして、またＴｉ膜３とＰｔ膜４を電流パスと
して電解めっきを行なって、ホトレジストパターン間隔
ｗにより定まる幅ｗで膜厚ｔの金膜６を析出する。
ラフィー工程にてホトレジスト５をパターニングしそれ
をマスクにして、またＴｉ膜３とＰｔ膜４を電流パスと
して電解めっきを行なって、ホトレジストパターン間隔
ｗにより定まる幅ｗで膜厚ｔの金膜６を析出する。
【００１０】次に図１（ｃ）に示すように、ホトレジス
ト５を除去し、めっきによる金膜６下以外のＰｔ膜４お
よびＴｉ膜３の部分をエッチング除去し、４００℃以下
の成長温度のＣＶＤ法による酸化シリコン膜７で被覆し
て金配線構造を得る。
ト５を除去し、めっきによる金膜６下以外のＰｔ膜４お
よびＴｉ膜３の部分をエッチング除去し、４００℃以下
の成長温度のＣＶＤ法による酸化シリコン膜７で被覆し
て金配線構造を得る。
【００１１】図１（ｂ）の工程において形成された金膜
６は、図２（ａ）の断面図、（ｂ）に金膜６のみの平面
図で示すように、結晶粒界９を介する多数の金の結晶粒
８の集合から構成されている。
６は、図２（ａ）の断面図、（ｂ）に金膜６のみの平面
図で示すように、結晶粒界９を介する多数の金の結晶粒
８の集合から構成されている。
【００１２】図３に金めっき液中のベンゼンスルホン酸
量と析出された金の結晶粒の大きさ（平均結晶粒寸法）
との関係を示す。また同図に平均結晶欠陥数を示す。
量と析出された金の結晶粒の大きさ（平均結晶粒寸法）
との関係を示す。また同図に平均結晶欠陥数を示す。
【００１３】これによれば、ベンゼンスルホン酸の含有
量が０．０２％（めっき液中の金に対するｍｏｌ％）の
条件で平均結晶粒寸法は０．１μｍであり、ベンゼンス
ルホン酸の含有量が増加すると平均結晶粒寸法も増加
し、ベンゼンスルホン酸の含有量が０．０４％以上で平
均結晶粒寸法が約１０μｍになる。また、平均結晶欠陥
数もベンゼンスルホン酸の含有量が増加するにしたが
い、すなわち平均結晶粒寸法が増加するにしたがい増加
し、平均結晶粒寸法が１μｍ以上で急に立ち上る。さら
に図示を省略しているが結晶粒寸法のバラツキも、平均
結晶粒寸法の増加にしたがい大きくなる。
量が０．０２％（めっき液中の金に対するｍｏｌ％）の
条件で平均結晶粒寸法は０．１μｍであり、ベンゼンス
ルホン酸の含有量が増加すると平均結晶粒寸法も増加
し、ベンゼンスルホン酸の含有量が０．０４％以上で平
均結晶粒寸法が約１０μｍになる。また、平均結晶欠陥
数もベンゼンスルホン酸の含有量が増加するにしたが
い、すなわち平均結晶粒寸法が増加するにしたがい増加
し、平均結晶粒寸法が１μｍ以上で急に立ち上る。さら
に図示を省略しているが結晶粒寸法のバラツキも、平均
結晶粒寸法の増加にしたがい大きくなる。
【００１４】図４は金配線の金の平均結晶粒寸法に対す
る信頼性評価の実験データである。通常、半導体装置の
配線は電流密度Ｊ＝１×１０4 Ａ／ｃｍ2 、２５℃で１
０6時間（百万時間）以上のＭＴＴＦ（Ｍｅａｎ Ｔｉ
ｍｅ Ｔｏ Ｆａｉｌｕｒｅ）が必要である。したがっ
てこの信頼性評価の条件は電流密度Ｊ＝１×１０6 Ａ／
ｃｍ2 、１５０℃の約３００倍の加速度であるから、３
０００時間以上のＭＴＴＦである必要がある。
る信頼性評価の実験データである。通常、半導体装置の
配線は電流密度Ｊ＝１×１０4 Ａ／ｃｍ2 、２５℃で１
０6時間（百万時間）以上のＭＴＴＦ（Ｍｅａｎ Ｔｉ
ｍｅ Ｔｏ Ｆａｉｌｕｒｅ）が必要である。したがっ
てこの信頼性評価の条件は電流密度Ｊ＝１×１０6 Ａ／
ｃｍ2 、１５０℃の約３００倍の加速度であるから、３
０００時間以上のＭＴＴＦである必要がある。
【００１５】実験は配線幅ｗが０．８μｍ、１μｍ、２
μｍ、３μｍ、１０μｍのそれぞれにつき金の結晶粒の
寸法を変化させたサンプルを作成してそれらのＭＴＴＦ
を調査した。その結果、図４に示すように一定の配線幅
において、ＭＴＴＦが３０００時間となる最適な結晶粒
の大きさの範囲が存在することが判明した。すなわち図
３を参照して説明したように結晶欠陥数は結晶粒の寸法
が小さくなるほど少なくなりバラツキも小となるが、実
際の信頼性評価では各配線幅において結晶粒がある大き
さ以下ではかえってＭＴＴＦが低下する。またこの実験
において、各配線幅につき金配線膜厚ｔを０．３〜１．
５μｍの範囲で変更させたがこの膜厚範囲では、上記電
流密度Ｊが一定であるかぎり、配線膜厚ｔはＭＴＴＦに
関係しなかった。
μｍ、３μｍ、１０μｍのそれぞれにつき金の結晶粒の
寸法を変化させたサンプルを作成してそれらのＭＴＴＦ
を調査した。その結果、図４に示すように一定の配線幅
において、ＭＴＴＦが３０００時間となる最適な結晶粒
の大きさの範囲が存在することが判明した。すなわち図
３を参照して説明したように結晶欠陥数は結晶粒の寸法
が小さくなるほど少なくなりバラツキも小となるが、実
際の信頼性評価では各配線幅において結晶粒がある大き
さ以下ではかえってＭＴＴＦが低下する。またこの実験
において、各配線幅につき金配線膜厚ｔを０．３〜１．
５μｍの範囲で変更させたがこの膜厚範囲では、上記電
流密度Ｊが一定であるかぎり、配線膜厚ｔはＭＴＴＦに
関係しなかった。
【００１６】また図４に示すように最適な結晶粒寸法範
囲と配線幅ｗとには密接な相関関係があり、配線幅が大
きくなると上記信頼性評価試験でＭＴＴＦが３０００時
間以上となる結晶粒寸法範囲も大きな結晶粒寸法の位置
にシフトする。そして図４の各配線幅ｗにおける３００
０時間以上となる結晶粒寸法範囲をその配線幅で割ると
０．１７〜０．２５になることが判明した。
囲と配線幅ｗとには密接な相関関係があり、配線幅が大
きくなると上記信頼性評価試験でＭＴＴＦが３０００時
間以上となる結晶粒寸法範囲も大きな結晶粒寸法の位置
にシフトする。そして図４の各配線幅ｗにおける３００
０時間以上となる結晶粒寸法範囲をその配線幅で割ると
０．１７〜０．２５になることが判明した。
【００１７】この結果をまとめた図５に示すように、横
軸に（平均結晶粒寸法）／（配線幅ｗ）をとると配線幅
ｗに対する平均結晶粒寸法の比が０．１７〜０．２５で
あることが所定のＭＴＴＦを保障するのに必要であるこ
とが明らかとなる。
軸に（平均結晶粒寸法）／（配線幅ｗ）をとると配線幅
ｗに対する平均結晶粒寸法の比が０．１７〜０．２５で
あることが所定のＭＴＴＦを保障するのに必要であるこ
とが明らかとなる。
【００１８】
【発明の効果】以上説明したようにめっきにより形成さ
れた金配線において、その配線幅ｗに対する金の平均結
晶粒寸法の比を０．１７〜０．２５とすることで所定の
ＭＴＴＦを保障することができる。
れた金配線において、その配線幅ｗに対する金の平均結
晶粒寸法の比を０．１７〜０．２５とすることで所定の
ＭＴＴＦを保障することができる。
【図１】本発明の実施例における金配線構造の製造方法
を工程順に示した断面図である。
を工程順に示した断面図である。
【図２】金配線における結晶粒の状態を模式的に示した
図であり、（Ａ）は断面図、（Ｂ）は平面図である。
図であり、（Ａ）は断面図、（Ｂ）は平面図である。
【図３】金めっき液に含有するベンゼンスルホン酸の含
有量と析出された金の平均結晶粒寸法および平均結晶欠
陥数の関係を示すグラフである。
有量と析出された金の平均結晶粒寸法および平均結晶欠
陥数の関係を示すグラフである。
【図４】金配線の信頼性評価試験における、金の平均結
晶粒寸法とＭＴＴＦとの関係を示すグラフである。
晶粒寸法とＭＴＴＦとの関係を示すグラフである。
【図５】金配線の信頼性評価試験における、配線幅に対
する金の平均結晶粒寸法とＭＴＴＦとの関係を示すグラ
フである。
する金の平均結晶粒寸法とＭＴＴＦとの関係を示すグラ
フである。
１ 半導体基板 ２ 絶縁膜 ３ Ｔｉ膜 ４ Ｐｔ膜 ５ ホトレジスト ６ めっきによる金膜 ７ 酸化シリコン膜 ８ 金の結晶粒 ９ 結晶粒界膜
Claims (2)
- 【請求項１】 半導体基板上に形成された素子を接続す
る金配線を有する半導体装置の製造方法において、ベン
ゼンスルホン酸を含有する金めっき液により前記金配線
を構成する金の平均結晶粒寸法を該金配線の配線幅の
０．１７〜０．２５倍としたことを特徴とする半導体装
置の製造方法。 - 【請求項２】 前記配線幅は０．８〜１０μｍであるこ
とを特徴とする請求項１に記載の半導体装置の製造方
法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5086608A JP2606547B2 (ja) | 1993-04-14 | 1993-04-14 | 半導体装置の製造方法 |
| US08/441,115 US5475265A (en) | 1993-04-14 | 1995-05-15 | Semiconductor device including gold interconnections where the gold grain size is a function of the width of the interconnections |
| US08/873,111 US5736460A (en) | 1993-04-14 | 1997-06-11 | Method of fabricating semiconductor device including gold interconnections where the gold grain size is a function of the width of the interconnections |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5086608A JP2606547B2 (ja) | 1993-04-14 | 1993-04-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06302600A JPH06302600A (ja) | 1994-10-28 |
| JP2606547B2 true JP2606547B2 (ja) | 1997-05-07 |
Family
ID=13891735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5086608A Expired - Fee Related JP2606547B2 (ja) | 1993-04-14 | 1993-04-14 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5475265A (ja) |
| JP (1) | JP2606547B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6344663B1 (en) * | 1992-06-05 | 2002-02-05 | Cree, Inc. | Silicon carbide CMOS devices |
| JP2606547B2 (ja) * | 1993-04-14 | 1997-05-07 | 日本電気株式会社 | 半導体装置の製造方法 |
| US7708231B2 (en) | 2005-11-21 | 2010-05-04 | The Boeing Company | Aircraft trailing edge devices, including devices having forwardly positioned hinge lines, and associated methods |
| DE102011100811B4 (de) | 2011-05-06 | 2021-09-16 | Audi Ag | Antiblockiersystem für ein Fahrzeug mit elektromotorischem Fahrzeugantrieb |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4166279A (en) * | 1977-12-30 | 1979-08-28 | International Business Machines Corporation | Electromigration resistance in gold thin film conductors |
| US4319264A (en) * | 1979-12-17 | 1982-03-09 | International Business Machines Corporation | Nickel-gold-nickel conductors for solid state devices |
| JPS61276991A (ja) * | 1985-05-30 | 1986-12-06 | Shinko Electric Ind Co Ltd | 電解金めつき液 |
| US4674176A (en) * | 1985-06-24 | 1987-06-23 | The United States Of America As Represented By The United States Department Of Energy | Planarization of metal films for multilevel interconnects by pulsed laser heating |
| JPS63292652A (ja) * | 1987-05-25 | 1988-11-29 | Mitsubishi Electric Corp | 半導体装置 |
| JPH039429A (ja) * | 1989-06-06 | 1991-01-17 | Fujitsu Ltd | Ａｌｌｏｃａｔｅ文実現方式 |
| US5247204A (en) * | 1990-06-05 | 1993-09-21 | Seiko Epson Corporation | Semiconductor device having multilayer interconnection structure |
| JP2731040B2 (ja) * | 1991-02-05 | 1998-03-25 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP3192472B2 (ja) * | 1991-05-09 | 2001-07-30 | キヤノン株式会社 | 金結晶薄膜の形成方法 |
| JP3223533B2 (ja) * | 1991-08-12 | 2001-10-29 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2536377B2 (ja) * | 1992-11-27 | 1996-09-18 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP2606547B2 (ja) * | 1993-04-14 | 1997-05-07 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1993
- 1993-04-14 JP JP5086608A patent/JP2606547B2/ja not_active Expired - Fee Related
-
1995
- 1995-05-15 US US08/441,115 patent/US5475265A/en not_active Expired - Fee Related
-
1997
- 1997-06-11 US US08/873,111 patent/US5736460A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5736460A (en) | 1998-04-07 |
| JPH06302600A (ja) | 1994-10-28 |
| US5475265A (en) | 1995-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4319264A (en) | Nickel-gold-nickel conductors for solid state devices | |
| JP2606547B2 (ja) | 半導体装置の製造方法 | |
| US5299450A (en) | Method for evaluating performance of aluminum alloy wiring film | |
| JPS61242039A (ja) | 半導体装置 | |
| JPH05206298A (ja) | 半導体装置の製造方法 | |
| JPS63224241A (ja) | 半導体装置の製造方法 | |
| JP2658556B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0242748A (ja) | 半導体装置 | |
| JPH04324635A (ja) | 半導体装置の製造方法 | |
| JPH0467635A (ja) | 配線の形成方法 | |
| JPH07111970B2 (ja) | 低い割合のバナジウムを含むアルミニウムの相互接続層を有した半導体装置及び方法 | |
| JP3412832B2 (ja) | 金属配線の形成方法 | |
| JPS62241373A (ja) | 半導体装置 | |
| JPH0555296A (ja) | 半導体装置 | |
| JPS639971A (ja) | 半導体装置 | |
| JPH06224152A (ja) | 半導体装置及びその製造方法 | |
| JPH1140516A (ja) | 半導体装置の製造方法 | |
| JPS59172770A (ja) | 半導体装置 | |
| JPH04354337A (ja) | 半導体装置の製造方法 | |
| JPH0883841A (ja) | 半導体装置 | |
| JPS6255245B2 (ja) | ||
| JPH02232927A (ja) | 電子部品 | |
| JPH0341732A (ja) | 半導体装置の製造方法 | |
| JPH11297697A (ja) | 半導体装置 | |
| JPH06208999A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961217 |
|
| LAPS | Cancellation because of no payment of annual fees |