JPH07111970B2 - 低い割合のバナジウムを含むアルミニウムの相互接続層を有した半導体装置及び方法 - Google Patents

低い割合のバナジウムを含むアルミニウムの相互接続層を有した半導体装置及び方法

Info

Publication number
JPH07111970B2
JPH07111970B2 JP62088593A JP8859387A JPH07111970B2 JP H07111970 B2 JPH07111970 B2 JP H07111970B2 JP 62088593 A JP62088593 A JP 62088593A JP 8859387 A JP8859387 A JP 8859387A JP H07111970 B2 JPH07111970 B2 JP H07111970B2
Authority
JP
Japan
Prior art keywords
vanadium
conductive layer
aluminum
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62088593A
Other languages
English (en)
Other versions
JPS62244150A (ja
Inventor
ヘルハルデュス ディルクス アルバータス
マリーン トーナー ジャネット
Original Assignee
ナ−ムロ−ゼ フエンノ−トチヤツプ フイリツプス グロエイラムペンフアブリ−ケン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ナ−ムロ−ゼ フエンノ−トチヤツプ フイリツプス グロエイラムペンフアブリ−ケン filed Critical ナ−ムロ−ゼ フエンノ−トチヤツプ フイリツプス グロエイラムペンフアブリ−ケン
Publication of JPS62244150A publication Critical patent/JPS62244150A/ja
Publication of JPH07111970B2 publication Critical patent/JPH07111970B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219Aluminium alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、アルミニウムと低い割合のバナジウムとで実
質的に構成されたパターン化された導電性の層が本体の
表面上に設けられた半導体装置のような構造体に係る。
従来の技術 アルミニウムは、半導体装置の電気的な相互接続に用い
られる主たる導電性材料である。集積回路の最上部の相
互接続層は、大抵、アルミニウム合金で構成される。主
としてアルミニウムが使用される理由としては、抵抗率
が低く、二酸化シリコンへの接着性が優れ、コストが低
く、ボンディングが容易で且つエッチング性に優れてい
ることが挙げられる。
発明が解決しようとする問題点 相互接続層を劣化させる主たる現象の1つは、相互接続
部に電流が流れた時に相互接続部の原子が物理的に位置
を変えるようなエレクトロマイグレーションである。こ
れが生じると、回路の抵抗値が増大する。又、開路欠陥
が生じることもある。相互接続層が純粋なアルミニウム
で構成されている場合には、エレクトロマイグレーショ
ンによる欠陥が、典型的に、予想以上に著しく早く生じ
る。
このようなエレクトロマイグレーションを防ぐために、
アルミニウムに1つ以上の不純物がしばしば使用され
る。例えば、1重量%のシリコンと、0.5ないし4重量
%の銅とで形成されたアルミニウム合金は、純粋なアル
ミニウムの場合よりも、エレクトロマイグレーションが
著しく優れている。1984年10月の「ソリッド・ステート
・テクノロジ(Solid State Technology)」第27巻の第
197−200頁に掲載されたジェイ・トウナ(J.Towner)氏
の「ウェハレベルにおける薄膜のエレクトロマイグレー
ションテスト(Electromigration Testing of Thin Fil
ms at the Wafer Level)」という論文を参照された
い。然し乍ら、銅は、揮発性のハロゲン化物が形成しな
い。これによりハロゲン系のプラズマで相互接続部をエ
ッチングしようとする場合には鋼の使用が制限される。
エイチ・ハワード(H.Howard)氏等の米国特許第4,154,
874号及び第4,017,890号には、アルミニウム及び少なく
とも1つの遷移金属とで形成された1つ以上の金属間化
合物を含む領域が存在するような多層アルミニウム合金
を使用することによってエレクトロマイグレーションを
減少できることが開示されている。金属間材料は、少な
くとも2重量%の相互接続部で構成される。前記ハワー
ド氏等のプロセスは、半導体装置のような本体上にアル
ミニウム及び遷移金属(1つ又は複数)を付着し、金属
間化合物(1つ又は複数)を形成するに充分な高い温度
で構造体をアニールし、次いで、これにより生じた合金
層の一部分を除去して多層結晶構造体の相互接続部を画
成するという段階を備えている。
ハワード氏等によって研究された遷移金属の1つは、金
属間種としてAVl7及びV4Al23を形成する(ハワード氏等
によれば)バナジウムである。バナジウムとの作用に関
心をもった理由は、これが揮発性のハロゲン化物を形成
し、従って、プラズマエッチングに非常に適しているこ
とである。然し乍ら、ハワード氏等のAl−V合金の抵抗
率は、将来の多数の集積回路の応用については高過ぎる
ものであると考えられる。
問題点を解決するための手段 本発明によれば、アルミニウムと低い割合のバナジウム
とで構成されたパターン化された導電層を有する構造体
は、上記層が0.01ないし0.3重量%のバナジウムを含ん
でいてこれが固溶体状態で層全体にわたって均一に分布
されていることを特徴とする。上記の構造体は、アルミ
ニウムとバナジウムを必要な割合で含む層を本体上に付
着し、その後、この層をパターン化してアニールするこ
とによって形成される。
本発明のバナジウム含有アルミニウウ合金は、特に、バ
ナジウムのレベルが0.3%である場合に優れたエレクト
ロマイグレーション特性を有する。抵抗率は、最悪の場
合でも、純粋なアルミニウムよりも約30%大きいだけで
あり、従って、この合金は、集積回路への使用に非常に
適したものとなる。パターン化された層の上面は、純粋
なアルミニウム又は少量のシリコンを含むアルミニウム
合金で形成されたものよりも非常に滑らかである。バナ
ジウムの低い割合は、基体の接着又は接合性に影響を及
ぼしてはならない。又、本発明の合金は、ハロゲン系の
プラズマで容易にエッチングすることができる。
以下、添付図面を参照し、本発明の実施例を詳細に説明
する。
実施例 添付図面及び好ましい実施例の説明においては、同じ又
は非常に類似した部分が同じ参照番号で示されている。
第1図は、単結晶シリコン基板14及びその上の二酸化シ
リコン層16より成る本体12の上面にパターン化された導
電性の相互接続層10が設けられた構造体を示している。
基体14は、種々のN−型及びP−型領域(図示せず)を
含む。相互接続層10は、絶縁層16を貫通する穴によって
これらのドープされた領域の幾つかと接触する。第1図
には、このような1つの穴18が示されている。タングス
テン又はチタン−タングステンのようなバリア金属の薄
い層(図示せず)が層10と基体14との間で穴18内に存在
する。
相互接続層10は、アルミニウムと、0.01ないし0.3重量
%のバナジウムとで構成される。これら2つの金属は、
実質的に、単相結晶構造のもので、これは、固溶体と称
されることがあり、バナジウムがアルミウム全体にわた
って実質的に均一に分布されている。層10は、バナジウ
ム及びアルミニウムで形成された金属間化合物を本質的
に含まない。
特に、アルミニウムにおけるバナジウムの平衡固溶体
は、450℃において約0.13重量%Vである。層10の成分
は、バナジウムの含有率が約0.13重量%以下である場合
には不適当に単一の層を形成する。バナジウムの量が0.
3重量%に上昇した場合には著しい変化は生じない。例
えば、約0.2重量%Vを含む導体10のアニール(450℃で
35分)後のサンプルを透過電子顕微鏡分析したときに
は、V−Al金属間化合物が明確には認められなかった。
約0.4重量%Vのアニール(450℃で35分)後のサンプル
では非常に僅かな金属間化合物の形成が観察された。こ
れから明らかなように、層10のアルミニウム及びバナジ
ウムは、0.13ないし0.3重量%Vの範囲では、本質的
に、単結晶層である。
層10の単相構造体は、結晶構造体が多相であって1つ以
上の金属間化合物が存在する場合よりも高い抵抗率をも
たらす。然し乍ら、単一の相は、腐食の受け易さを減少
すると共に、ハロゲン系プラズマでのエッチングを容易
にすると考えられる。
又、層10は、アルミニウム及びバナジウム全体にわたっ
て実質的に均一に分布された4重量%までのシリコンを
含むこともできる。シリコンが存在する場合、その量
は、通常、1重量%である。シリコンは、アルミニウム
とでケイ化物を形成しないが、層10に存在するシリコン
は、金属間化合物を形成し易くなる。然し、層10は、バ
ナジウム及びシリコンの量が、各々、0.3重量%及び1
重量%以下である時は、Al−V−Si化合物をもし含んだ
としても非常に僅かな量であることが明らかである。
第2a図ないし第2d図は、第1図の構造体をいかに製造す
るかを示している。出発材料は、本体12であり、従来の
熱酸化又は付着技術により基体14の上面に沿って酸化物
層16が形成される。次いで、従来のマスキング及びエッ
チングプロセスを用いて絶縁層16に穴18が切られ、第2a
図に示すような構造体が形成される。次いで、バリア金
属層(もしあれば)が従来の技術によって形成される。
この構造体は、多パスのDCプレーナマグネトロンシステ
ムのようなスパッタリング装置の付着チャンバに配置さ
れる。このチャンバは、低圧力(例えば、7×10-5Pa)
にポンピングされそして25Paを最大圧力までアルゴンが
充填される。チャンバの圧力は、約0.2Paであるのが好
ましい。次いで、アルミニウム及びバナジウムが1つの
付着ソースから1.6KWの目標電力でスパッタリングさ
れ、アルミニウムと、0.01ないし0.3重量%の範囲内の
選択された値の少量のバナジウムとで構成された導電層
20が形成される。最終的な合金が或る程度のシリコンを
含むべき場合には、これも付着ソースから供給される。
層20の厚みは、約0.5ミクロンである。この構造体は、
第2b図に示された通りである。
スパッタリング付着チャンバから構造体を取り出した後
に、標準的な写真平版技術を用いて、第2c図に示すよう
に、上層20の上にホトレジストマスク22が形成される。
層20の露出された部分が一般のCl含有プラズマで除去さ
れ、第2d図に示すようにパターン化された相互接続層10
が画成される。次いで、マスク22が除去され、第1図の
構造体が形成される。
この構造体は、次いで、400ないし500℃の範囲の温度に
おいて10ないし480分にわたってアニールされる。この
アニール段階は、450℃において30ないし35分間行なわ
れるのが好ましい。このアニールにより、層10内の粒子
構造が安定化され抵抗率が減少されそして基体10との良
好な接触が確保される。
第3a図は、0重量%のSi及び1重量%のSiを有する導体
10のサンプルに対し、バナジウムの含有率の関数として
抵抗率の変化についての実験データが示されている。点
線24で示された4μΩ−cmの抵抗率は、将来の集積回路
分野に適合する最大値として予め確立されたものであ
る。さもなくば、バナジウムを含まないAl合金に比して
Al−V合金の速度のロスが非常に大きなものとなる。第
3a図に示されたデータを参照すると、合金(即ち、層10
又は20)におけるバナジウムの最大許容濃度は、約0.3
重量%バナジウムであった。
耐エレクトロマイグレーション特性を判断するために長
さが2000ミクロンで且つ巾が4ミクロンの導体10のサン
プルに対して寿命試験を行なった。試験時間を最大とす
るために、サンプルには不動態被膜を使用しなかった。
寿命試験は、前記のトウナ氏の文献に述べられた手順に
基づいて行なった。第3b図は、0重量%のSi及び1重量
%のSiを有するAl−V合金に対する試験結果を示してい
る。
図示されたように、平均故障時間は、バナジウムが存在
しない時の比較的低いレベルから、約0.3重量%バナジ
ウムの時のプラトー領域付近まで上昇する。
本発明を特定の実施例について説明したが、この説明
は、本発明を解説するためのものに過ぎず、本発明の範
囲をこれに限定するものではない。例えば、本発明のア
ルミニウム−バナジウム合金は、半導体装置ではなくて
本体の表面上の電気的な相互接続部として使用すること
もできる。アルミニウム及びバナジウムは、蒸着技術に
よって付着することもできる。多数の付着ソースを使用
することもできる。相互接続層が実質的にアルミニウム
である限りは、バナジウム及びシリコン以外の元素が相
互接続層にあってもよい。アニール動作は、パターン化
段階の前に行なうこともできる。従って、特許請求の範
囲から逸脱することなく、種々の変更や修正や応用がな
され得ることが当業者に明らかであろう。
【図面の簡単な説明】
第1図は、アルミニウムと、少量のバナジウムとで構成
されたパターン化された相互接続層を有する本発明によ
る構造体を示す斜視図、 第2a図、第2b図、第2c図及び第2d図は、第1図の構造体
を製造する段階を示す断面図、 第3a図及び第3b図は、抵抗率の変化と、平均故障時間
を、アルミニウム相互接続層におけるバナジウム含有率
の関数として各々示すグラフである。 10……相互接続層 12……本体、14……シリコン基体 16……二酸化シリコン層 18……穴、20……導電層 22……ホトレジストマスク
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭52−52585(JP,A) 特開 昭61−93647(JP,A)

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】穴が空けられた絶縁層で被覆された表面を
    有するシリンコ本体と、アルミニュウムと低い割合のバ
    ナジウムとで構成されたパターン化された導電層とから
    成り、前記導電層が前記穴を介してシリコン本体の領域
    に接触する半導体装置において、前記導電層は、0.01乃
    至0.3重量%のバナジウムを含み、このバナジウムは、
    前記導電層全体にわたって固溶体状態で均一に分布され
    ていることを特徴とする半導体装置。
  2. 【請求項2】前記導電層は、0.13重量%以下のバナジウ
    ムを含むことを特徴とする特許請求の範囲第1項記載の
    半導体装置。
  3. 【請求項3】前記導電層は、4重量%までのシリコンを
    含む特許請求の範囲第1項又は第2項記載の半導体装
    置。
  4. 【請求項4】穴が空けられた絶縁層で被覆された表面を
    有するシリコン本体と、アルミニュウムと低い割合のバ
    ナジウムとで構成されたパターン化された導電層とから
    成り、前記導電層が前記穴を介してシリコン本体の領域
    と接触し、前記導電層は前記絶縁層上に設けられた後、
    前記導電層はパターン化され且つアニールされる半導体
    装置の製造方法において、前記導電層はアルミュニウム
    及びバナジウムを一つのソースからスパッタすることに
    より堆積され、前記導電層は0.01乃至0.3重量%のバナ
    ジウムを含み、前記導電層は400℃乃至500℃の範囲の温
    度で、10分乃至480分の範囲の時間中アニールされるこ
    とを特徴とする半導体装置の製造方法。
JP62088593A 1986-04-14 1987-04-10 低い割合のバナジウムを含むアルミニウムの相互接続層を有した半導体装置及び方法 Expired - Lifetime JPH07111970B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US85164886A 1986-04-14 1986-04-14
US851648 1986-04-14

Publications (2)

Publication Number Publication Date
JPS62244150A JPS62244150A (ja) 1987-10-24
JPH07111970B2 true JPH07111970B2 (ja) 1995-11-29

Family

ID=25311300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62088593A Expired - Lifetime JPH07111970B2 (ja) 1986-04-14 1987-04-10 低い割合のバナジウムを含むアルミニウムの相互接続層を有した半導体装置及び方法

Country Status (4)

Country Link
EP (1) EP0249256B1 (ja)
JP (1) JPH07111970B2 (ja)
KR (1) KR960000703B1 (ja)
DE (1) DE3776203D1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100228414B1 (ko) * 1991-01-17 1999-11-01 가토 유이치 알루미늄 합금 배선층과 그의 제법, 및 알루미늄 합금 스퍼터링 타겟
US5330629A (en) * 1992-12-15 1994-07-19 At&T Bell Laboratories Method for depositing aluminum layers on insulating oxide substrates
US6965190B2 (en) 2001-09-12 2005-11-15 Sanyo Electric Co., Ltd. Surface acoustic wave device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4017890A (en) * 1975-10-24 1977-04-12 International Business Machines Corporation Intermetallic compound layer in thin films for improved electromigration resistance
JPS58103168A (ja) * 1981-12-16 1983-06-20 Fujitsu Ltd 半導体装置
US4525734A (en) * 1983-03-21 1985-06-25 Syracuse University Hydrogen charged thin film conductor
US4566177A (en) * 1984-05-11 1986-01-28 Signetics Corporation Formation of electromigration resistant aluminum alloy conductors
JPS6132444A (ja) * 1984-07-24 1986-02-15 Hitachi Ltd 集積回路装置
JPS6193647A (ja) * 1984-10-12 1986-05-12 Fujitsu Ltd 半導体装置
JPS6199372A (ja) * 1984-10-22 1986-05-17 Hitachi Ltd 電極配線

Also Published As

Publication number Publication date
DE3776203D1 (de) 1992-03-05
KR870010624A (ko) 1987-11-30
EP0249256A3 (en) 1988-05-04
JPS62244150A (ja) 1987-10-24
EP0249256B1 (en) 1992-01-22
EP0249256A2 (en) 1987-12-16
KR960000703B1 (ko) 1996-01-11

Similar Documents

Publication Publication Date Title
US4985750A (en) Semiconductor device using copper metallization
KR910002455B1 (ko) 반도체장치 제조방법
JP2700103B2 (ja) 改良された集積回路構造および改良された集積回路構造を形成する方法
US5681779A (en) Method of doping metal layers for electromigration resistance
US4433004A (en) Semiconductor device and a method for manufacturing the same
JP2701730B2 (ja) 半導体装置およびその製造方法
EP0248445A2 (en) Semiconductor device having a diffusion barrier and process for its production
JPS61142739A (ja) 半導体装置の製造方法
EP0030633A1 (en) Nickel-gold-nickel conductors for solid state devices
JPS5846192B2 (ja) 接点構造体
JPH06181212A (ja) 半導体装置の製造方法
US4745089A (en) Self-aligned barrier metal and oxidation mask method
GB2128636A (en) Silicon-aluminium alloy metallization of semiconductor substrate
EP0082012B1 (en) Multilayer electrode of a semiconductor device
US3856648A (en) Method of forming contact and interconnect geometries for semiconductor devices and integrated circuits
US4161430A (en) Method of forming integrated circuit metal interconnect structure employing molybdenum on aluminum
JPS62113421A (ja) 半導体装置の製造方法
JPH07111970B2 (ja) 低い割合のバナジウムを含むアルミニウムの相互接続層を有した半導体装置及び方法
JP2534434B2 (ja) 耐酸化性化合物およびその製造方法
US5336631A (en) Method of making and trimming ballast resistors and barrier metal in microwave power transistors
JPS61242039A (ja) 半導体装置
US5565380A (en) Semiconductor device and process for production thereof
JP2819929B2 (ja) 半導体装置およびその製造方法
JPH0448854B2 (ja)
JP3014887B2 (ja) 半導体装置およびその製造方法