JPH06181212A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH06181212A
JPH06181212A JP5225734A JP22573493A JPH06181212A JP H06181212 A JPH06181212 A JP H06181212A JP 5225734 A JP5225734 A JP 5225734A JP 22573493 A JP22573493 A JP 22573493A JP H06181212 A JPH06181212 A JP H06181212A
Authority
JP
Japan
Prior art keywords
layer
capping layer
contact
tungsten
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5225734A
Other languages
English (en)
Inventor
Graeme M Wyborn
グリーム、マイケル、ワイボーン
Howard C Nicholls
ハワード、チャールズ、ニコルズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inmos Ltd
Original Assignee
Inmos Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inmos Ltd filed Critical Inmos Ltd
Publication of JPH06181212A publication Critical patent/JPH06181212A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 アルミニウム相互接続層に電気的に接触する
ようにタングステン接点を選択的に成長させることがで
きる半導体装置の製造方法。 【構成】 （ａ）シリコンウェーハ構造体を用意する工
程と、（ｂ）構造体上にアルミニウムまたはアルミニウ
ム合金の相互接続層を形成する工程と、（ｃ）相互接続
層上に電導体材料からなるキャッピング層を形成する工
程と、（ｄ）キャッピング層上に絶縁層を形成する工程
と、（ｅ）バイアを形成するために絶縁層の接点ホール
内のキャッピング層上に電導体接点を選択的に堆積する
工程とを有し、キャッピング層及び接点の材料は、選択
され、その間の境界でキャッピング層上に接点が堆積さ
れた後、キャッピング層の材料から形成された非導体の
成分がほとんどないアルミニウムまたはアルミニウム合
金のバイアと境界層とを組み込んだ半導体装置の製造方
法。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、アルミニウムまたはア
ルミニウム合金の相互接続層を組み込んだ半導体装置製
造方法に関し、特にプラグまたはバイアスの形態の接点
が相互接続層上に形成される方法に関する。
【０００２】
【従来の技術】半導体処理技術において、アルミニウム
のような金属を使用したプラグ及びバイアスの形態の接
点を製造するための従来の金属化処理で得られるステッ
プカバーは、接点の寸法が約１．５ミクロン以下に減少
するにつれて１つの問題となった。小さくなったステッ
プカバーは、接点の内の特定の接点の抵抗を増加させる
傾向があるから、接点の信頼性は減少する。また、小さ
いステップカバーは、前の相互接続層の接点上の接点の
垂直方向のスタッキングを防止する傾向がある。金属ス
テップカバーは接点が形成される絶縁層を薄くすること
によって増大することができる。しかしながら、これ
は、結果的に半導体装置の速度の低下を生じる傾向があ
る２層の金属層の間の容量を増加させる。
【０００３】従来の金属化におけるこのステップカバー
の問題を克服する試みにおいて、接点ホールをプラグま
たはバイアの形態の接点に形成するために化学的気相堆
積処理によってタングステンで充填するタングステンプ
ラグ技術を使用することが知られている。使用される通
常の２つのタングステン堆積処理は、タングステンを絶
縁層内に形成された接点ホール内に選択的に堆積する絶
縁相または選択的なタングステン堆積部内にタングステ
ン接点を残すように次にエッチバックが続くブランケッ
トタングステン堆積である。ブランケット堆積及びエッ
チバック処理は、下に配置された絶縁層にタングステン
層を堆積する必要性、追加的なエッチバック処理のため
の必要性、幅が異なる接点を充填する困難性及び結果と
しての接点構造の寸法を減少するための処理をスケーリ
ングすることに関する困難性のような多数の不利益があ
る。選択的なタングステンプラグ堆積処理は、これらの
問題を抱え、従って、選択的なタングステンプラグの堆
積処理は、ブランケット堆積及びエッチバック処理上の
利点を有する。低い接点抵抗を有するタングステンプラ
グは、シリコン、タングステン、窒化チタン及びシリサ
イドを含む一連の基板上で選択的に成長することができ
る。アルミニウム及びアルミニウム合金は、半導体装置
の底抵抗相互接続層を形成するために広く使用されてい
る。しかしながら、アルミニウムまたはアルミニウム合
金上の選択的なタングステンの成長は、特定の接点の抵
抗が非常に高くなるという問題がある。これは、部分的
にアルミニウムの面上の絶縁酸化アルミニウム層の存在
による。このアルミニウムは、選択的なタングステン堆
積処理の前に容易に除去することができない絶縁性の酸
素層によってカバーされる。もし酸素の層が、例えば真
空における物理的な衝撃によって、またはアルミニウム
金属をエッチングすることによって偶然に除去する場合
があるが、これは絶縁層の表面上に選択的な堆積のため
に核の場所として作用するアルミニウムまたは酸化アル
ミニウム片を残す傾向がある。
【０００４】また表れたアルミニウムは、選択的なタン
グステン堆積処理で上昇した温度でフッ素化合物にさら
される時、絶縁ふっ化アルミニウム層を形成する傾向が
ある。この反応は、堆積の早期の段階で選択的なタング
ステンを形成するための反応で終了し、アルミニウム及
びタングステンの間の絶縁層の形成を生じることができ
る。
【０００５】
【発明が解決しようとする課題】このように、アルミニ
ウムまたはアルミニウム合金相互接続層に電気的に接触
するように信頼できる方法でタングステン接点を選択的
に成長させることができるようにする処理が必要にな
る。本発明は、この必要性を満足させることをねらいと
する。
【０００６】
【課題を解決するための手段】従って、本発明は、
（ａ）シリコンウェーハ構造体を用意する工程と、
（ｂ）構造体上にアルミニウムまたはアルミニウム合金
の相互接続層を形成する工程と、（ｃ）相互接続層上に
電導体材料からなるキャッピング層を形成する工程と、
（ｄ）キャッピング層上に絶縁層を形成する工程と、
（ｅ）バイアを形成するために絶縁層の接点ホール内の
キャッピング層上に電導体の接点を選択的に堆積する工
程とを有し、キャッピング層及び接点の材料は、選択さ
れ、その間の境界でキャッピング層上に接点が堆積され
た後、キャッピング層の材料から形成された不導体の成
分がほとんどないアルミニウムまたはアルミニウム合金
のバイアと境界層を組み込んだ半導体装置の製造方法を
提供する。
【０００７】また本発明は、アルミニウムまたはアルミ
ニウム合金のバイア及び相互接続層と、相互接続層上に
形成された電気的な導体材料のキャッピング層と、バイ
アを形成するためにキャッピング層上に選択的に堆積さ
れた電導体接点とを含み、キャッピング層及び接点の材
料は、選択されその間にキャッピング層の材料から形成
された不導体の成分がほとんどない半導体装置を提供す
る。
【０００８】
【実施例】以下、本発明の一実施例を図面を参照して詳
細に説明する。図１乃至図５を参照すると、絶縁層のタ
ングステン接点の製造用の処理の流れが示されており、
タングステン接点は、タングステン接点が電気的に接続
されるアルミニウムまたはアルミニウム合金上に形成さ
れたキャッピング層上に選択的に堆積されている。この
説明において、「アルミニウム」という場合は、「アル
ミニウム合金」を含む。
【０００９】図１を参照すると、本発明によって使用さ
れる典型的なシリコンウェーハ構造は、シリコン基板６
上にそれ自身が延びるアルミニウムまたはアルミニウム
合金を有する。接点ホール８は、絶縁層４内に配置さ
れ、接点ホール８の中に、例えばシリコン基板６を相互
接続層２に電気的に接続するタングステンの接点１０が
配置されている。
【００１０】本発明によれば、相互接続層２は、相互接
続層２が絶縁層４上に配置されるようにスパッタリング
装置内にウェーハ構造を配置するスパッタリング処理に
よって形成され、所望のパターンは、パターン化された
光露光マスク及びエッチングによって決定される（図示
せず）。本発明によれば、図２を参照して示すように、
キャッピング層１２は、相互接続層２上に配置されてい
る。またキャッピング層１２は、スパッタリング処理に
よって形成され、相互接続層２をスパッタリングするた
めに使用される同じスパッタリング装置内で堆積され
る。従って、キャッピング層１２及び相互接続層２は、
１つのスパッタリング装置内で２つのスパッタリングス
テップを有する単一の処理で形成される。キャッピング
層は、典型的にはタングステン、チタンまたは窒化チタ
ンである。１つのスパッタリング装置内でさらに反応す
るアルミニウムまたはアルミニウム合金相互接続２上へ
のキャッピング層の堆積は、大気中の酸素とアルミニウ
ムの反応から生じる相互接続層２上の酸化アルミニウム
層の形成を防止する。キャッピング層１２は、さらに反
応性を有するアルミニウム相互接続層２上に比較的に不
活性の表面として作用し、キャッピング層１２で作られ
る次の電気接点の抵抗性を増大させる大気による酸化を
受けない。典型的には、アルミニウム相互接続層２は、
５０００から１５０００オングストロームの厚さであ
り、キャッピング層１２は、約１００オングストローム
から約３０００オングストローム、さらに好ましくは５
００オングストロームの範囲の厚さを有する。キャッピ
ング層１２のパターンは、下に配置されるアルミニウム
相互接続層２のパターンを規定するために使用されるも
のと同じ光露光マスキング層を使用して規定される。こ
れによってキャッピング層１２は、下の相互接続層２と
全く同じパターンであることを保証する。さらに１つの
マスキング法のみが使用される。
【００１１】図３を参照すると、絶縁層１４は、既知の
方法でキャッピング層１２上に所望のパターンで堆積さ
れる。典型的には、絶縁層１４は、ドープされまたはド
ープされない酸化シリコンまたは酸化ちっ化シリコンを
有する。絶縁層１４の厚さは、典型的には５０００オン
グストロームから２００００オングストロームであり、
さらに好ましくは１００００から１５０００オングスト
ロームである。絶縁層１４は、接点ホール１６を提供す
るためにパターン化される。図４に示すように、典型的
には、タングステンプラグ１８によって構成される接点
１８は、絶縁層１４の接点ホールに選択的に堆積され
る。接点１８は、接点ホール１６に堆積された選択的な
銅または選択的なアルミニウムからなる。接点１８は、
選択的な堆積処理中、アルミニウムの相互接続層上のフ
ッ化アルミニウム層が形成されることを防止するように
作用し、低抵抗の接点がバイアまたは接点１８とアルミ
ニウム相互接続層２との間に形成されることを保証す
る。接点１８は、プラグまたはバイアの形態である。
【００１２】接点を堆積するための選択された堆積処理
は、接点がタングステンであるとき、好ましくは２段階
の処理になる。また、このような２段階の処理は、キャ
ッピング層がチタンからなるとき、特に使用される。第
１の段階において、標本を含むタングステンのみが減少
剤のないシリコンウェーハ構造上に導入される。典型的
には、タングステンヘキサふっ化物が１から３０ｍＴｏ
ｒｒ、さらに典型的には２ｍＴｏｒｒの部分的な圧力で
３０から２００秒の間隔だけ流される。このステップ
中、従来の減少剤がないタングステンヘキサふっ化物
は、最初にキャッピング層の表面、特にチタン面と反応
し、それによる反応によって酸化チタンのような表面を
きれいにする。このような反応は、キャッピング層上に
タングステンのシード層を堆積し、キャッピング層の表
面上に酸化チタンのような不伝導材料の濃度を減少する
ようにタングステンに対するタングステンヘキサふっ化
物を減少させる。本発明に使用されるタングステン接点
の堆積処理中にこの第１の段階を使用することによっ
て、処理の制御を選択的に行いながら、許容できる接点
抵抗の製造を可能にする。第２の段階において、接点ホ
ールへのタングステン金属の実質的な堆積を可能とする
ように適当な減少剤、一般的にシランの流れが、タング
ステンのヘキサふっ化物流に導入される。タングステン
ふっ化物は、最初に形成されているタングステンのきれ
いなシード層上にシランによって減少される。シランの
部分的な圧力は、シラン／タングステンヘキサふっ化物
を与える典型的には１から３０ｍＴｏｒｒの範囲内にあ
り、さらに典型的には０．５の付近の比である。タング
ステンの堆積処理を通じて大気温度は、２００°Ｃから
３００°Ｃの範囲になければならない。
【００１３】典型的には、本発明によるチタンまたは窒
化チタンのキャッピング層上に形成されたバイアは、
２．５×１０-8オームｃｍ2 までの特定の接点抵抗を有
し、さらに好ましくは特定の接点抵抗は１．０×１０-9
から１．２×１０-8オームｃｍ2 である。これは、アル
ミニウム相互結合層上のタングステン接点のほぼ開放し
た回路接触抵抗と対比することができ、この回路接触抵
抗は、タングステンとアルミニウムとの間の干渉で酸化
アルミニウムド及び／またはふっ化アルミニウムのよう
な誘電絶縁アルミニウム成分を破壊しないような十分に
低い電位で測定される。キャッピング層がチタンまたは
窒化チタンであるときに、接点の選択的な堆積中に形成
されるふっ化チタンは、その揮発性の結果、除去され、
ふっ化物の残留は、接点の下のキャッピング層上に残ら
ず接点の抵抗が上昇する。さらに、前の大気の酸化の結
果として形成されたキャッピング層内の最初の酸化チタ
ン層は、それによって除去されるように、選択的な堆積
処理のふっ化物と容易に反応するか接点の抵抗を上昇さ
せないようにこの中のピンホールの存在の結果として十
分な非コヒーレントであるかのいずれかである。従っ
て、酸化チタンまたはふっ化物は、もし形成されるなら
ば、従来の技術の問題を生じさせる対応するアルミニウ
ム成分に比較して高抵抗の接点を生じない。従って、本
発明によれば、接点内に、接点の抵抗をかなり増大させ
るキャッピング層と堆積した金属との境界でキャッピン
グ層から形成された不導体の成分はほとんどない。
【００１４】図５に示すように、アルミニウムまたはア
ルミニウム合金の第２の相互接続層２０は、相互接続構
造を完成させるように絶縁層１４及び接点１８上にスパ
ッタリング処理によって堆積される。
【００１５】本発明の好ましい実施例は、低抵抗の接点
を提供するようにアルミニウムまたはアルミニウム合金
の相互接続層上にタングステン接点を選択的に成長させ
ることを可能にすることによってタングステン接点を形
成するための選択的なタングステン堆積処理の有効性を
非常に向上させる。
【００１６】窒化チタンまたはチタンは、キャッピング
層として使用され、これは、複数の水準の金属化処理に
おいて要求される熱処理中にアルミニウムヒルロックま
たはスパイクが形成されることを防止するように作用す
るアルミニウム上のヒルロック抑制層として作用する。
アルミニウム相互接続層は、次の相互接続層の形成中、
アルミニウム相互接続層が熱的に循環するとき、または
それが電気が加えられた時に層の間の短絡、またはアル
ミニウム相互接続層の劣化を招き得るスパイクを形成す
る場合がある。
【図面の簡単な説明】
【図１】本発明の一実施例によるキャッピング層の堆積
の前に相互接続層を有するシリコンウェーハの素子断面
図である。
【図２】相互接続層上にキャッピング層が堆積された後
の状態を示す素子断面図である。
【図３】キャッピング層及び接点またはバイアホールの
エッチング上の絶縁層の堆積後の状態を示す素子断面図
である。
【図４】タングステンプラグを形成するように絶縁層の
接点ホールに選択的なタングステンの堆積が行われた後
の状態を示す素子断面図である。
【図５】タングステンプラグ及び絶縁層上の第２の相互
接続層の堆積後の状態を示す素子断面図である。
【符号の説明】 ２ アルミニウム合金相互接続層 ４ 絶縁層 ６ シリコン基板 ８ 接点ホール １０ 接点 １２ キャッピング層 １４ 絶縁層 １６ 接点ホール １８ タングステンプラグ

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】（ａ）シリコンウェーハ構造体を用意する
    工程と、（ｂ）構造体上にアルミニウムまたはアルミニ
    ウム合金の相互接続層を形成する工程と、（ｃ）相互接
    続層上に電導体材料からなるキャッピング層を形成する
    工程と、（ｄ）キャッピング層上に絶縁層を形成する工
    程と、（ｅ）バイアを形成するために絶縁層の接点ホー
    ル内のキャッピング層上に電導体の接点を選択的に堆積
    する工程とを有し、キャッピング層及び接点の材料は、
    選択され、その間の境界でキャッピング層上に接点が堆
    積された後、キャッピング層の材料から形成された不導
    体成分がほとんどないアルミニウムまたはアルミニウム
    合金のバイアと相互接続層とを組み入れた半導体装置の
    製造方法。
  2. 【請求項２】キャッピング層は、タングステン、チタン
    及びちっ化タングステンから選択される請求項１に記載
    の方法。
  3. 【請求項３】前記接点は、タングステンからなる請求項
    １または２に記載の方法。
  4. 【請求項４】相互接続層及びキャッピング層の双方は、
    １つの堆積装置内で形成される請求項１から３のいずれ
    か一項に記載の方法。
  5. 【請求項５】相互接続層及びキャッピング層はスパッタ
    リングによって形成される請求項４に記載の方法。
  6. 【請求項６】相互接続層及びキャッピング層は、共通の
    マスキング層によってパターン化される請求項４または
    ５に記載の方法。
  7. 【請求項７】バイアの特定の接点抵抗は、２．５×１０
    -8オームｃｍ2 までの値である請求項１乃至６のいずれ
    か一項に記載の方法。
  8. 【請求項８】接点はタングステンであり、第１段におい
    て種を含むタングステンを接点ホールのキャッピング層
    上に導入し、第２段においてその種のための減少剤を追
    加的に導入して種を含むタングステンを減少させ、接点
    ホールにタングステンを堆積する２段階の堆積処理にお
    いて堆積される請求項１から７のいずれか一項に記載の
    方法。
  9. 【請求項９】アルミニウムまたはアルミニウム合金のバ
    イア及び相互接続層と、相互接続層上に形成された電気
    的な導体材料のキャッピング層と、バイアを形成するた
    めにキャッピング層上に選択的に堆積された電導体とを
    含み、キャッピング層及び接点の材料は、選択されその
    間にキャッピング層の材料から形成された不導体の成分
    がほとんどない半導体装置。
  10. 【請求項１０】キャッピング層は、タングステン、チタ
    ン及びちっ化タングステンから選択される請求項９に記
    載の方法。
  11. 【請求項１１】前記接点は、タングステンからなる請求
    項９または１０に記載の方法。
  12. 【請求項１２】相互接続層及びキャッピング層は、同一
    の広がりを持ち、共通のマスキング層によってパターン
    化される請求項９から１１のいずれか一項に記載の方
    法。
  13. 【請求項１３】相互接続層及びキャッピング層は、スパ
    ッタリング層である請求項１２に記載の半導体。
  14. 【請求項１４】金属接点とキャッピング層との間の特定
    の接点抵抗は、２．５×１０-8オームｃｍ2 までの値で
    ある請求項９乃至１３のいずれか一項に記載の半導体装
    置。
JP5225734A 1992-09-11 1993-09-10 半導体装置の製造方法 Pending JPH06181212A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB929219267A GB9219267D0 (en) 1992-09-11 1992-09-11 Manufacture of semiconductor devices
GB9219267.3 1992-09-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003271410U Continuation JP2004000006U (ja) 1992-09-11 2003-09-25 半導体装置

Publications (1)

Publication Number Publication Date
JPH06181212A true JPH06181212A (ja) 1994-06-28

Family

ID=10721774

Family Applications (2)

Application Number Title Priority Date Filing Date
JP5225734A Pending JPH06181212A (ja) 1992-09-11 1993-09-10 半導体装置の製造方法
JP2003271410U Pending JP2004000006U (ja) 1992-09-11 2003-09-25 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2003271410U Pending JP2004000006U (ja) 1992-09-11 2003-09-25 半導体装置

Country Status (4)

Country Link
US (1) US5587339A (ja)
EP (1) EP0587400A3 (ja)
JP (2) JPH06181212A (ja)
GB (1) GB9219267D0 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191484B1 (en) * 1995-07-28 2001-02-20 Stmicroelectronics, Inc. Method of forming planarized multilevel metallization in an integrated circuit
US6577007B1 (en) * 1996-02-01 2003-06-10 Advanced Micro Devices, Inc. Manufacturing process for borderless vias with respect to underlying metal
US5679605A (en) * 1996-06-05 1997-10-21 Advanced Micro Devices, Inc. Multilevel interconnect structure of an integrated circuit formed by a single via etch and dual fill process
US5851913A (en) * 1996-06-05 1998-12-22 Advanced Micro Devices, Inc. Method for forming a multilevel interconnect structure of an integrated circuit by a single via etch and single fill process
US5677237A (en) * 1996-06-21 1997-10-14 Taiwan Semiconductor Manufacturing Company Ltd. Process for removing seams in tungsten plugs
US5801098A (en) * 1996-09-03 1998-09-01 Motorola, Inc. Method of decreasing resistivity in an electrically conductive layer
KR100226742B1 (ko) * 1996-12-24 1999-10-15 구본준 반도체 소자의 금속배선 형성 방법
US5943601A (en) * 1997-04-30 1999-08-24 International Business Machines Corporation Process for fabricating a metallization structure
KR100273767B1 (ko) * 1998-10-28 2001-01-15 윤종용 반도체소자의 텅스텐막 제조방법 및 그에 따라 제조되는 반도체소자
US6657376B1 (en) 1999-06-01 2003-12-02 Micron Technology, Inc. Electron emission devices and field emission display devices having buffer layer of microcrystalline silicon
US6650043B1 (en) * 1999-07-20 2003-11-18 Micron Technology, Inc. Multilayer conductor structure for use in field emission display
US7052350B1 (en) * 1999-08-26 2006-05-30 Micron Technology, Inc. Field emission device having insulated column lines and method manufacture
JP2004111634A (ja) * 2002-09-18 2004-04-08 Nec Micro Systems Ltd 半導体装置および半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE269095C (ja) *
JPS5334484A (en) * 1976-09-10 1978-03-31 Toshiba Corp Forming method for multi layer wiring
JPS60138940A (ja) * 1983-12-27 1985-07-23 Toshiba Corp 半導体装置の製造方法
JP2581666B2 (ja) * 1985-09-06 1997-02-12 株式会社日立製作所 配線構造体の製造方法
JPS62216224A (ja) * 1986-03-17 1987-09-22 Fujitsu Ltd タングステンの選択成長方法
DE3784984T2 (de) * 1986-07-29 1993-10-14 Digital Equipment Corp Verfahren zum Herstellen von Leiterbahnen beim CVD-Metall.
JPS6376876A (ja) * 1986-09-19 1988-04-07 Fujitsu Ltd 気相成長法
US4924295A (en) * 1986-11-28 1990-05-08 Siemens Aktiengesellschaft Integrated semi-conductor circuit comprising at least two metallization levels composed of aluminum or aluminum compounds and a method for the manufacture of same
US4824521A (en) * 1987-04-01 1989-04-25 Fairchild Semiconductor Corporation Planarization of metal pillars on uneven substrates
JP2553346B2 (ja) * 1987-04-08 1996-11-13 日本真空技術株式会社 金属薄膜形成方法
US4902645A (en) * 1987-08-24 1990-02-20 Fujitsu Limited Method of selectively forming a silicon-containing metal layer
JPH0719841B2 (ja) * 1987-10-02 1995-03-06 株式会社東芝 半導体装置
US4777061A (en) * 1987-12-14 1988-10-11 Spectrum Cvd, Inc. Blanket tungsten deposition for dielectric
US5019531A (en) * 1988-05-23 1991-05-28 Nippon Telegraph And Telephone Corporation Process for selectively growing thin metallic film of copper or gold
US4917759A (en) * 1989-04-17 1990-04-17 Motorola, Inc. Method for forming self-aligned vias in multi-level metal integrated circuits
KR920005701B1 (ko) * 1989-07-20 1992-07-13 현대전자산업 주식회사 반도체 집적회로 내의 소자 연결용 금속배선층 및 그 제조방법
KR930000309B1 (ko) * 1989-11-22 1993-01-15 삼성전자 주식회사 반도체 장치의 제조방법
US5270254A (en) * 1991-03-27 1993-12-14 Sgs-Thomson Microelectronics, Inc. Integrated circuit metallization with zero contact enclosure requirements and method of making the same
US5227336A (en) * 1991-12-27 1993-07-13 Small Power Communication Systems Research Laboratories Co., Ltd. Tungsten chemical vapor deposition method

Also Published As

Publication number Publication date
GB9219267D0 (en) 1992-10-28
US5587339A (en) 1996-12-24
EP0587400A2 (en) 1994-03-16
JP2004000006U (ja) 2004-04-02
EP0587400A3 (en) 1996-02-07

Similar Documents

Publication Publication Date Title
US6020254A (en) Method of fabricating semiconductor devices with contact holes
EP0421735A2 (en) Method of Manufacturing a Semiconductor Device
KR0147682B1 (ko) 반도체 소자의 금속배선 제조방법
EP0866498B1 (en) Method of manufacturing a semiconductor device having aluminum contacts or vias
US3918149A (en) Al/Si metallization process
US5985751A (en) Process for fabricating interconnection of semiconductor device
US4708904A (en) Semiconductor device and a method of manufacturing the same
JPH06181212A (ja) 半導体装置の製造方法
JP2004000006U6 (ja) 半導体装置
US4745089A (en) Self-aligned barrier metal and oxidation mask method
JP2664757B2 (ja) 半導体装置の製造方法
JP2587335B2 (ja) 金属薄膜の平坦化形成方法
KR100220933B1 (ko) 반도체 소자의 금속배선 형성방법
JPH07135188A (ja) 半導体装置の製造方法
US5200359A (en) Method of decreasing contact resistance between a lower elevation aluminum layer and a higher elevation electrically conductive layer
KR100364260B1 (ko) 반도체 집적 회로의 제조 방법
US6245668B1 (en) Sputtered tungsten diffusion barrier for improved interconnect robustness
KR20040077421A (ko) 반도체 장치의 금속배선 형성 방법
US7442639B2 (en) Method of forming plug of semiconductor device
US5930670A (en) Method of forming a tungsten plug of a semiconductor device
JPH10125785A (ja) 半導体集積回路の配線形成方法
JPH08139190A (ja) 半導体装置の製造方法
KR100640162B1 (ko) 가스 분압차를 이용한 반도체 소자의 금속배선 형성방법
KR0121870B1 (ko) 반도체 장치의 금속 콘택부 구조 및 형성방법
KR100324020B1 (ko) 반도체소자의금속배선형성방법