KR100273767B1 - 반도체소자의 텅스텐막 제조방법 및 그에 따라 제조되는 반도체소자 - Google Patents

반도체소자의 텅스텐막 제조방법 및 그에 따라 제조되는 반도체소자 Download PDF

Info

Publication number
KR100273767B1
KR100273767B1 KR1019980045540A KR19980045540A KR100273767B1 KR 100273767 B1 KR100273767 B1 KR 100273767B1 KR 1019980045540 A KR1019980045540 A KR 1019980045540A KR 19980045540 A KR19980045540 A KR 19980045540A KR 100273767 B1 KR100273767 B1 KR 100273767B1
Authority
KR
South Korea
Prior art keywords
film
tungsten
gas
semiconductor device
metal film
Prior art date
Application number
KR1019980045540A
Other languages
English (en)
Other versions
KR20000027585A (ko
Inventor
오성태
김경태
백홍주
김훈기
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019980045540A priority Critical patent/KR100273767B1/ko
Priority to US09/357,126 priority patent/US6579794B1/en
Priority to TW088118205A priority patent/TW429477B/zh
Priority to JP30530899A priority patent/JP3630597B2/ja
Publication of KR20000027585A publication Critical patent/KR20000027585A/ko
Priority to US09/609,927 priority patent/US6404054B1/en
Application granted granted Critical
Publication of KR100273767B1 publication Critical patent/KR100273767B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 비저항을 감소시킨 반도체소자의 텅스텐막 제조방법 및 그에 따라 제조되는 반도체소자에 관한 것으로써, 본 발명에 따른 반도체소자의 텅스텐막 제조방법은, 반도체기판상에 형성된 경계금속막 표면을 40Torr 이상의 압력분위기에서 SiH4가스를 이용하여 전처리시키는 단계와 유량비율이 [WF6] / [SiH4] ≤ 1인 WF6+ SiH4가스를 이용하여 상기 전처리가 이루어진 경계금속막 표면상에 텅스텐시드층을 형성시키는 단계 및 WF6가스를 이용하여 상기 텅스텐시드층이 형성된 경계금속막상에 텅스텐막을 형성시키는 단계를 구비하여 이루어지는 것을 특징으로 한다. 그리고 본 발명에 따른 반도체소자는, 반도체기판상에 형성된 경계금속막 및 40Torr 이상의 압력분위기에서 SiH4가스를 이용하여 상기 경계금속막 표면을 전처리시키고, 유량비율이 [WF6] / [SiH4] ≤ 1인 WF6+ SiH4가스를 이용하여 텅스텐시드층을 형성시킨 후 WF6가스를 이용하여 상기 경계금속막상에 형성된 텅스텐막을 구비하여 이루어진 것을 특징으로 한다.
따라서, 기존의 제조장치를 그대로 이용한 공정의 수행으로도 비저항을 감소시킨 텅스텐막을 형성시킬 수 있는 효과가 있다.

Description

반도체소자의 텅스텐막 제조방법 및 그에 따라 제조되는 반도체소자
본 발명은 반도체소자의 텅스텐막 제조방법 및 그에 따라 제조되는 반도체소자에 관한 것으로서, 보다 상세하게는 텅스텐막의 비저항을 감소시킬 수 있는 반도체소자의 텅스텐막 제조방법 및 그에 따라 제조되는 반도체소자에 관한 것이다.
일반적으로 반도체소자는 상기 반도체소자로 제조할 수 있는 웨이퍼(Wafer) 즉, 반도체기판상에 절연막 또는 금속막 등과 같은 막(Film)을 다층으로 형성시킨 후, 상기 막을 상기 반도체소자의 특성에 따른 패턴(Pattern)으로 형성시킴으로써 제조된다.
여기서 최근의 반도체소자는 고집적화에 따른 디자인룰(Design Rule)의 미세화로 상기 반도체기판상에 형성시키는 막의 단차가 커져가고 있는 추세이다.
이에 따라 상기 막 즉, 절연막 등을 이용하여 형성시킬 수 있는 패턴 중에서 콘택홀(Contact Hole)의 선폭(CD : Critical Dimension) 또한 상대적으로 미세해져 가는 추세로 진행되고 있다.
따라서 상기와 같은 콘택홀 선폭의 미세화로 인하여 스퍼터링(Sputtering)방법을 이용하여 형성시킬 수 있는 기존의 금속배선인 알루미늄막(Al Film)의 이용에 제약을 가하였다.
즉, 상기 알루미늄막은 상기 콘택홀 내에서의 매몰이 용이하게 이루어지지 않아 그 이용에 제약이 가해지는 것으로써, 이에 따라 최근에는 상기 알루미늄막 대신에 상기 콘택홀 내에서의 매몰특성이 우수한 텅스텐막(W Film)을 많이 이용하고 있다.
여기서 상기 텅스텐막은 주로 화학기상증착(CVD)방법을 이용하여 형성시킬 수 있는 것으로써, 상기 화학기상증착방법을 이용한 텅스텐막의 형성을 도1을 참조하여 살펴보면 먼저, 반도체기판(10)상에 산화막 등으로 이루어지는 절연막(12)을 형성시킨 후, 콘택홀을 포함하는 패턴이 형성되도록 상기 절연막(12)을 제거시킨다.
그리고 상기 절연막(12)상의 표면을 따라 티타늄막(13) 및 질화티타늄막(15)이 순차적으로 이루어지는 경계금속막(16)을 형성시킨 후, 4.5 내지 40Torr 정도의 압력분위기에서 SiH4가스를 이용하여 상기 경계금속막(16)의 표면을 처리한다.
이어서 상기와 동일한 압력분위기에서 유량비율이 [WF6] : [SiH4] = 1 : 1 내지 3 : 1 정도인 WF6+ SiH4가스를 이용하여 상기 경계금속막(16) 상에 텅스텐시드층을 형성시킨 후, WF6+ H2가스를 이용하여 상기 경계금속막(16) 상에 텅스텐막(18)을 형성시킨다.
그러나 상기와 같이 형성시킨 텅스텐막(18)은 콘택홀 내에 용이하게 매몰되지만, 그 비저항이 종래의 금속배선으로 이용되던 알루미늄막보다 4 내지 5배 정도 높기 때문에 이를 금속배선으로 이용할 경우에는 반도체소자의 동작속도의 저하 및 전력소모가 증가하는 등의 문제점이 발생하였다.
즉, 도1에 도시된 바와 같이 폴리크리스탈(Polycrystal)구조로 이루어지는 상기 텅스텐막(18)을 4,400Å 정도의 두께로 형성시켰을 경우, 상기 텅스텐막(18)의 그레인사이즈(Grain Size)의 평균값이 상대적으로 작은 2,000 내지 2,500Å 정도로 형성되기 때문에 상기 비저항은 증가하는 것이었다.
다시말해 상기와 같이 상대적으로 작게 형성된 그레인사이즈를 갖는 폴리크리스탈구조의 텅스텐막(18)은 입계(Grain Boundary)가 차지하는 면적이 커지기 때문에 상기 입계에서의 전기적저항의 발생으로 인하여 상기 비저항이 증가하는 것이었다.
이에 따라 최근에는 상기와 같은 텅스텐막의 형성시 상기 텅스텐막의 비저항을 감소시킬 수 있는 디보란(Diborane) 즉, B2H6가스를 첨가시킴으로써, 상기 텅스텐막의 비저항을 11.4 내지 11.7μΩcm에서 8 내지 9μΩcm 정도로 감소시키는 기술이 개발되어 있으나, 일반적인 반도체소자 제조공정에는 이용하지 못하고 있다.
즉, 상기 텅스텐막의 형성시 디보란을 첨가시킴으로써 상기 폴리크리스탈구조로 이루어지는 텅스텐막에서의 그레인사이즈를 증가시켰으나, 상기 디보란의 첨가를 요구하는 텅스텐막의 형성에서는 기존의 제조장치에 상기 디보란을 이용하기 위한 가스배관 및 유량제어기 등을 별도로 설치하여야 하기 때문에 기존의 제조장치를 그대로 이용할 수 없는 문제점 등이 있었다.
또한 최근에는 상기 콘택홀 내에는 텅스텐막을 플러그(Plug)로 형성시키고, 그 상부에 알루미늄막을 형성시킨 금속배선을 이용함으로써, 전술한 알루미늄막의 매몰특성에 따른 결함 및 텅스텐막의 높은 비저항과 같은 문제점을 해결하였다.
그러나 상기와 같이 텅스텐막 및 알루미늄막으로 이루어지는 금속배선의 경우에는 상기 텅스텐막을 형성시킨 후, 씨엠피(CMP : Chemical Mechanical Polishing) 또는 에치백(Etch Back) 등과 같은 평탄화공정을 추가적으로 수행하여야 했다.
이러한 평탄화공정의 수행은 반도체소자 제조공수를 증가시켰기 때문에 반도체소자 제조에 따른 비용의 증가를 가져왔고, 또한 상기 평탄화공정의 수행에 따른 추가적인 불량발생의 가능성을 내포하는 등의 문제점이 있었다.
본 발명의 목적은, 비저항이 감소되는 텅스텐막을 기존의 제조장치를 이용하여 형성시키기 위한 반도체소자의 텅스텐막 제조방법 및 그에 따라 제조되는 반도체소자를 제공하는 데 있다.
도1은 종래의 반도체소자의 텅스텐막 형성방법에 따라 제조된 반도체소자를 나타내는 단면도이다.
도2 내지 도4는 본 발명에 따른 반도체소자의 텅스텐막 형성방법의 일 실시예를 설명하기 위한 단면도이다.
도5는 일반적인 반도체소자의 텅스텐막을 형성시킬 수 있는 제조장치를 나타내는 구성도이다.
※도면의 주요부분에 대한 부호의 설명
10, 20, W : 반도체기판 12, 22 : 절연막
13, 23 : 티타늄막 15, 25 ; 질화티타늄막
16, 26 : 경계금속막 18, 28 : 텅스텐막
27 : 텅스텐시드층 50 : 히터블록
52 : 샤워헤드 54 : 유량제어기
56 : 가스혼합기 58 : 진공펌프
60 : 압력조절밸브
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 텅스텐막 제조방법은, 반도체기판상에 형성된 경계금속막 표면을 40Torr 이상의 압력분위기에서 SiH4가스를 이용하여 전(前)처리시키는 단계와 유량비율이 [WF6] / [SiH4] ≤ 1인 WF6+ SiH4가스를 이용하여 상기 전처리가 이루어진 경계금속막상에 텅스텐시드층을 형성시키는 단계 및 WF6가스를 이용하여 상기 텅스텐시드층이 형성된 경계금속막상에 텅스텐막을 형성시키는 단계를 구비하여 이루어지는 것을 특징으로 한다.
여기서 상기 경계금속막은 티타늄막 및 질화티타늄막이 순차적으로 형성된 다층의 경계금속막으로써, 상기 경계금속막은 반도체기판상에 형성된 콘택홀 등을 포함하는 특정 패턴의 표면상에 형성시킨다.
이때, 상기 반도체기판 상에 형성시킬 수 있는 콘택홀을 포함하는 패턴은 주로 산화막 등과 같은 절연막으로 형성시킬 수 있다.
그리고 상기 경계금속막 표면의 전처리는 90Torr 이상의 압력분위기로 수행하는 것이 바람직하고, 상기 텅스텐시드층을 형성시키기 위한 공정은 압력조건과는 무관하게 수행할 수 있다.
이에 따라 본 발명에서는 대기압미만의 압력분위기에서 상기 텅스텐시드층을 형성시키는 것으로써, 바람직하게는 4 내지 5Torr의 압력분위기로 공정을 수행하여 상기 텅스텐시드층을 형성시킨다.
또한 상기 텅스텐막은 WF6가스를 주가스로 하여 H2가스를 혼합시킨 WF6+ H2가스를 이용하여 형성시키는 것이 일반적이다.
본 발명에 따른 반도체소자는, 반도체기판상에 형성된 경계금속막 및 40Torr 이상의 압력분위기에서 SiH4가스를 이용하여 상기 경계금속막 표면을 전처리시키고, 유량비율이 [WF6] / [SiH4] ≤ 1인 WF6+ SiH4가스를 이용하여 텅스텐시드층을 형성시킨 후 WF6가스를 이용하여 상기 경계금속막상에 형성된 텅스텐막을 구비하여 이루어진 것을 특징으로 한다.
여기서 상기 텅스텐막은 4,000 내지 5,000Å 정도의 두께로 형성시킬 수 있으며, 상기와 같은 두께로 형성시킬 경우 상기 텅스텐막의 그레인사이즈의 평균값은 3,500 내지 4,000Å 정도로 나타나고, 이때 그 비저항은 9.9 내지 10.1μΩcm이다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도2 내지 도4는 본 발명에 따른 반도체소자의 텅스텐막 형성방법의 일 실시예를 설명하기 위한 단면도이고, 도5는 일반적인 반도체소자의 텅스텐막을 형성시킬 수 있는 제조장치를 나타내는 구성도이다.
먼저, 도2는 콘택홀을 포함하는 특정 패턴이 형성된 반도체기판(20) 상의 절연막(22)의 표면 상에 티타늄막(23) 및 질화티타늄막(25)이 순차적으로 이루어지는 경계금속막(26)이 형성되어 있는 상태를 나타낸다.
여기서 상기 경계금속막(26)은 상기 절연막(22)의 표면 뿐만 아니라 상기 콘택홀 저부의 표면에도 형성된다.
즉, 상기 콘택홀의 형성으로 인하여 노출되는 반도체기판(20)의 표면에도 상기 경계금속막이(26) 형성되는 것이다.
그리고 도3은 상기 경계금속막(26) 상의 표면에 텅스텐시드층(27) 형성되어 있는 상태를 나타내고, 도4는 상기 경계금속막(26) 상에 폴리크리스탈구조로 이루어지는 텅스텐막(28)이 형성되어 있는 상태를 나타낸다.
또한 도5는 상기와 같은 구성으로 이루어지는 텅스텐막을 형성시키기 위하여 구비되는 제조장치로써, 먼저 상기 텅스텐막을 형성시키기 위한 반도체기판 즉, 웨이퍼(W)를 안착시킬 수 있는 히터블록(Heat Block)(50)이 구비되어 있다.
여기서 상기 히터블록(50)은 상기 웨이퍼의 이면을 가열시키는 역할을 수행하는 것으로써, 상기 텅스텐막의 형성시 상기 웨이퍼(W)를 설정된 공정조건에 따른 온도로 가열시키는 것이다.
그리고 상기 웨이퍼(W)가 안착되어 있는 챔버(Chamber) 내에 가스들이 균일하게 유입되도록 홀(Hole)이 복수개로 형성되어 있는 샤워헤드(Shower Head)(52)가 구비된다.
또한 상기 샤워헤드(52)의 상측에는 각각의 유량제어기(Mass Flow Controller : MFC)(54)로부터 유입되는 가스들을 혼합시킬 수 있는 가스혼합기(56)가 구비되어 있다.
즉, 상기 유량제어기(54)를 이용하여 설정된 공정조건에 알맞게 각각의 가스들을 상기 가스혼합기(56)에 유입시켜 상기 가스들은 혼합시킨 후, 샤워헤드(52)를 이용하여 챔버 내로 균일하게 가스를 유입시키는 것이다.
그리고 상기 챔버의 일측으로 상기 챔버 내를 공정조건에 따른 압력분위기로 형성시킬 수 있도록 진공펌프(58) 및 압력조절밸브(60)가 구비되어 있다.
이러한 구성으로 이루어지는 본 발명은 먼저, 반도체기판(20) 상에 산화막 등으로 이루어지는 절연막(22)을 형성시킨 후, 콘택홀을 포함하는 특정 패턴이 형성되도록 상기 절연막(22)을 제거시킨다.
여기서 상기 콘택홀을 포함하는 특정 패턴은 통상의 포토리소그라피(Photolithography)공정을 수행하여 형성시킬 수 있다.
이어서 상기 콘택홀을 포함하는 특정 패턴이 형성된 절연막(22)의 표면을 따라 티타늄막(23) 및 질화티타늄막(25)이 순차적으로 이루어지는 경계금속막(26)을 형성시킨다.
여기서 상기 경계금속막(26)은 전술한 바와 같이 상기 절연막(22)의 표면 뿐만 아니라 상기 콘택홀의 형성으로 노출되는 콘택홀 저부 표면으로도 형성시킨다.
이러한 경계금속막(26)은 본 발명에서와 같이 그 상부에 형성시킬 텅스텐막(28)과의 접착력 등을 향상시키고, 상기 콘택홀의 형성으로 인하여 상기 콘택홀 저면에 노출되는 반도체기판(20)이 손상되는 것을 방지하기 위하여 형성시키는 것으로써, 설정된 공정조건 등에 따라 작업자가 스퍼터링방법 또는 화학기상증착방법 등을 선택하여 형성시킬 수 있고, 그 두께는 일반적으로 2,000Å 이하로 형성시킨다.
그리고 상기 경계금속막(26)의 형성에 따른 상기 공정조건은 본 발명에 종사하는 자에게는 자명한 것이라 할 수 있다.
계속해서 본 발명은 상기 경계금속막(26) 상에 형성시킬 텅스텐막(28)의 용이한 형성 즉, 상기 텅스텐막(28)의 형성에 필요한 숙성시간(Incubation Time)을 감소시키고, 그 접착력 등을 향상시키며, 상기 경계금속막(26)이 손상되는 것 등을 방지위하여 40Torr 이상의 압력분위기에서 SiH4가스를 이용하여 상기 경계금속막(26) 표면을 처리하는 전(前)처리공정을 수행한다.
여기서 상기와 같이 40Torr 이상의 압력분위기로 상기 경계금속막(26) 표면을 처리하는 공정은 상기의 압력조건에 국한되는 것이 아닌 것으로써, 바람직하게는 90Torr 이상의 압력분위기에서 상기 경계금속막(26) 표면을 처리하는 공정을 수행할 수 있다.
그리고 상기와 같은 압력분위기는 기존의 제조장치에 구비되는 진공펌프(58) 및 압력조절밸브(60)를 이용하여 용이하게 형성시킬 수 있는 것으로써, 이러한 진공펌프(58) 및 압력조절밸브(60)의 운용은 본 발명에 종사하는 자에게는 자명한 것이다.
이어서 유량비율이 [WF6] / [SiH4] ≤ 1인 WF6+ SiH4가스를 이용하여 상기 전처리가 이루어진 경계금속막(26)상에 텅스텐시드층(27)을 형성시킨다.
여기서 상기 텅스텐시드층(27)은 상기 경계금속막(26)상에 형성시킬 텅스텐막(28)의 균일도를 향상시키기 위하여 형성시키는 것으로써, [WF6] / [SiH4] ≤ 1 정도의 유량비율로 이루어지는 WF6+ SiH4가스를 이용하여 형성시킬 수 있는데, 이때 압력분위기는 어느 일정한 압력조건에 국한되지 않는다.
즉, 본 발명은 상기 경계금속막(26)상에 텅스텐시드층(27)을 형성시키는 공정은 압력조건과는 무관하게 공정을 수행할 수 있는 것이다.
또한 상기 WF6+ SiH4가스는 기존의 제조장치에 구비되는 유량제어기(54)를 그대로 이용하여도 용이하게 상기의 유량비율 조건을 충족시킬 수 있는 것으로써, 상기 유량제어기(54)의 운용 또한 본 발명에 종사하는 자에는 자명한 것이다.
그리고 본 발명은 WF6가스 또는 WF6를 주가스로 하여 H2가스를 혼합시킨 WF6+ H2가스를 이용하여 상기 경계금속상(26)상에 텅스텐막(28)을 형성시킨다.
이에 따라 본 발명은 상기와 같은 구성 즉, 40Torr 이상의 압력분위기에서 SiH4가스를 이용하여 상기 경계금속막(26) 표면을 처리하고, 또한 그 유량비율이 [WF6] / [SiH4] ≤ 1인 WF6+ SiH4가스를 이용하여 상기 표면처리가 이루어진 경계금속막(26)상에 텅스텐시드층(27)을 형성시킨 후, 상기 경계금속막(26)상에 텅스텐막(28)을 형성시킴으로써 도4에 도시된 바와 같이 폴리크리스탈구조로 이루어지는 텅스텐막(28)의 그레인사이즈의 평균값이 증가되는 것을 확인할 수 있었다.
따라서 본 발명은 상기와 같이 폴리크리스탈구조로 이루어지는 텅스텐막(28)의 그레인사이즈를 증가시킴으로써 상기 텅스텐막(28)의 비저항을 감소시킬 수 있었다.
즉, 상기와 같이 그레인사이즈의 증가는 상기와 같은 폴리크리스탈구조에서 그레인의 입계가 차지하는 면적을 감소시키기 때문에 상기 입계에서의 전기적저항을 감소시킴으로써 상기 비저항이 감소되는 것이다.
그리고 상기와 같은 구성으로 이루어지는 본 발명은 상기 압력분위기 및 가스의 유량비율 등과 같은 공정조건의 변화로써 이루어지기 때문에 일반적인 제조장치 즉, 기존의 제조장치를 그대로 이용할 수 있다.
즉, 도5에 도시된 바와 같은 제조장치를 이용하여 상기 압력분위기는 진공펌프(58) 및 압력조절밸브(60)를 이용하여 변화시키고, 상기 가스의 유량은 유량제어기(54) 등을 이용하면 되는 것이다.
실예로 콘택홀 등의 패턴이 형성된 반도체기판의 절연막의 표면(콘택홀의 형성으로 노출되는 콘택홀 저부의 표면도 포함한다)을 따라 형성시킨 경계금속막을 90Torr의 압력분위기에서 SiH4가스를 이용하여 표면처리를 수행하고, [WF6] : [SiH4] = 1 : 1의 비율로 이루어지는 WF6+ SiH4가스를 이용하여 텅스텐시드층을 형성시킨 후, WF6+ H2가스를 이용하여 4,400Å 정도의 두께로 이루어지는 텅스텐막을 형성시켰다.
이때 상기 텅스텐막 즉, 폴리크리스탈구조로 이루어지는 텅스텐막의 그레인사이즈의 평균값은 3,500 내지 4,000Å 정도로 형성되는 것을 확인할 수 있었고, 이러한 그레인사이즈를 가지는 텅스텐막의 비저항은 9.9 내지 10.1μΩcm로 나타나는 것을 확인할 수 있었다.
따라서 본 발명은 상기와 같이 압력조건 및 가스의 유량비율 등의 공정조건만을 변화시킴으로써 텅스텐막의 비저항을 종래보다 약 10% 정도 감소시킬 수 있었다.
즉, 본 발명은 압력조건 및 가스의 유량비율 등의 공정조건의 변화만으로써 그 비저항을 감소시킨 텅스텐막을 형성시킬 수 있는 것으로써, 이는 기존의 제조장치를 그대로 이용할 수 있고, 또한 별도의 공정을 수행하지 않아도 되는 것이다.
이에 따라 본 발명은 매몰특성이 우수한 텅스텐막의 비저항을 감소시킴으로써 최근의 미세한 패턴을 요구하는 반도체소자의 제조에 적극적으로 응용할 수 있는 것으로써, 반도체소자의 전기적인 속도향상 뿐만 아니라 금속배선의 설계구조에 유연성을 제공할 수 있는 것이다.
여기서 본 발명에서와 같은 공정조건의 변화는 단순한 수치상의 변화가 아니라 반도체소자의 전반적인 제조에 따른 공정조건 등을 고려하여야 하는 것으로써 본 발명에 종사하는 자라면 상기 공정조건의 변화가 단순한 변화가 아니라는 것을 자명하게 인식할 수 있다.
따라서, 본 발명에 의하면 기존의 제조장치를 그대로 이용한 공정의 수행으로도 비저항을 감소시킨 텅스텐막을 형성시킬 수 있는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (12)

  1. 반도체기판상에 형성된 경계금속막 표면을 40Torr 이상의 압력분위기에서 SiH4가스를 이용하여 전(前)처리시키는 단계;
    그 유량비율이 [WF6] / [SiH4] ≤ 1인 WF6+ SiH4가스를 이용하여 상기 전처리가 이루어진 경계금속막 표면상에 텅스텐시드층을 형성시키는 단계; 및
    WF6가스를 이용하여 상기 텅스텐시드층이 형성된 경계금속막상에 텅스텐막(W Film)을 형성시키는 단계;
    를 구비하여 이루어짐을 특징으로 하는 반도체소자의 텅스텐막 제조방법.
  2. 제 1 항에 있어서,
    상기 경계금속막은 티타늄막(Ti Film) 및 질화티타늄막(TiN Film)을 순차적으로 형성된 것임을 특징으로 하는 상기 반도체소자의 텅스텐막 제조방법.
  3. 제 2 항에 있어서,
    상기 경계금속막은 반도체기판상에 형성된 콘택홀(Contact Hole)을 포함하는 특정 패턴(Pattern)의 표면상에 형성된 것임을 특징으로 하는 상기 반도체소자의 텅스텐막 제조방법.
  4. 제 1 항에 있어서,
    상기 경계금속막 표면을 전처리하는 단계의 압력분위기는 바람직하게는 90Torr 이상인 것을 특징으로 하는 상기 반도체소자의 텅스텐막 제조방법.
  5. 제 1 항에 있어서,
    상기 텅스텐시드층은 대기압미만의 압력분위기에서 형성시키는 것을 특징으로 하는 상기 반도체소자의 텅스텐막 제조방법.
  6. 제 5 항에 있어서,
    상기 텅스텐시드층은 4 내지 5Torr의 압력분위기에서 형성시키는 것을 특징으로 하는 상기 반도체소자 텅스텐막 제조방법.
  7. 제 1 항에 있어서,
    상기 텅스텐막은 WF6가스에 H2가스를 혼합시킨 WF6+ H2가스를 이용하여 형성시키는 것을 특징으로 하는 상기 반도체소자의 텅스텐막 제조방법.
  8. 반도체기판상에 형성된 경계금속막; 및
    40Torr 이상의 압력분위기에서 SiH4가스를 이용하여 상기 경계금속막 표면을 전처리시키고, 유량비율이 [WF6] / [SiH4] ≤ 1인 WF6+ SiH4가스를 이용하여 텅스텐시드층을 형성시킨 후 WF6가스를 이용하여 상기 경계금속막상에 형성된 텅스텐막;
    을 구비하여 이루어진 것을 특징으로 하는 반도체소자.
  9. 제 8 항에 있어서,
    상기 경계금속막은 티타늄막 및 질화티타늄막이 순차적으로 형성된 것임을 특징으로 하는 상기 반도체소자.
  10. 제 8 항에 있어서,
    상기 경계금속막은 콘택홀을 포함하는 특정 패턴의 표면상에 형성된 것임을 특징으로 하는 상기 반도체소자.
  11. 제 8 항에 있어서,
    상기 텅스텐막은 그 비저항이 9.9 내지 10.1μΩcm인 것을 특징으로 하는 상기 반도체소자.
  12. 제 8 항에 있어서,
    상기 텅스텐막은 그 그레인사이즈의 평균값이 3,500 내지 4,000Å이고, 그 두께가 4,000 내지 5,000Å인 것을 특징으로 하는 상기 반도체소자.
KR1019980045540A 1998-10-28 1998-10-28 반도체소자의 텅스텐막 제조방법 및 그에 따라 제조되는 반도체소자 KR100273767B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019980045540A KR100273767B1 (ko) 1998-10-28 1998-10-28 반도체소자의 텅스텐막 제조방법 및 그에 따라 제조되는 반도체소자
US09/357,126 US6579794B1 (en) 1998-10-28 1999-07-20 Tungsten layer formation method for semiconductor device and semiconductor device using the same
TW088118205A TW429477B (en) 1998-10-28 1999-10-21 Tungsten layer formation method for semiconductor device and semiconductor device using the same
JP30530899A JP3630597B2 (ja) 1998-10-28 1999-10-27 半導体素子のタングステン膜製造方法
US09/609,927 US6404054B1 (en) 1998-10-28 2000-07-05 Tungsten layer formation method for semiconductor device and semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045540A KR100273767B1 (ko) 1998-10-28 1998-10-28 반도체소자의 텅스텐막 제조방법 및 그에 따라 제조되는 반도체소자

Publications (2)

Publication Number Publication Date
KR20000027585A KR20000027585A (ko) 2000-05-15
KR100273767B1 true KR100273767B1 (ko) 2001-01-15

Family

ID=19555919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045540A KR100273767B1 (ko) 1998-10-28 1998-10-28 반도체소자의 텅스텐막 제조방법 및 그에 따라 제조되는 반도체소자

Country Status (4)

Country Link
US (2) US6579794B1 (ko)
JP (1) JP3630597B2 (ko)
KR (1) KR100273767B1 (ko)
TW (1) TW429477B (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589017B2 (en) * 2001-05-22 2009-09-15 Novellus Systems, Inc. Methods for growing low-resistivity tungsten film
US7955972B2 (en) * 2001-05-22 2011-06-07 Novellus Systems, Inc. Methods for growing low-resistivity tungsten for high aspect ratio and small features
US9076843B2 (en) 2001-05-22 2015-07-07 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
US7005372B2 (en) 2003-01-21 2006-02-28 Novellus Systems, Inc. Deposition of tungsten nitride
US20040044486A1 (en) * 2002-09-03 2004-03-04 Tignor Michael S. Non-linear electronics for sensing maximum dynamic range
US7754604B2 (en) * 2003-08-26 2010-07-13 Novellus Systems, Inc. Reducing silicon attack and improving resistivity of tungsten nitride film
JP4798688B2 (ja) 2004-08-26 2011-10-19 エルピーダメモリ株式会社 半導体装置の製造方法
KR100705936B1 (ko) * 2006-06-30 2007-04-13 주식회사 하이닉스반도체 반도체 소자의 비트라인 형성방법
US7655567B1 (en) 2007-07-24 2010-02-02 Novellus Systems, Inc. Methods for improving uniformity and resistivity of thin tungsten films
US8049178B2 (en) * 2007-08-30 2011-11-01 Washington State University Research Foundation Semiconductive materials and associated uses thereof
US7772114B2 (en) * 2007-12-05 2010-08-10 Novellus Systems, Inc. Method for improving uniformity and adhesion of low resistivity tungsten film
US8053365B2 (en) 2007-12-21 2011-11-08 Novellus Systems, Inc. Methods for forming all tungsten contacts and lines
US8062977B1 (en) 2008-01-31 2011-11-22 Novellus Systems, Inc. Ternary tungsten-containing resistive thin films
US8058170B2 (en) * 2008-06-12 2011-11-15 Novellus Systems, Inc. Method for depositing thin tungsten film with low resistivity and robust micro-adhesion characteristics
US8551885B2 (en) * 2008-08-29 2013-10-08 Novellus Systems, Inc. Method for reducing tungsten roughness and improving reflectivity
US8623733B2 (en) * 2009-04-16 2014-01-07 Novellus Systems, Inc. Methods for depositing ultra thin low resistivity tungsten film for small critical dimension contacts and interconnects
US9159571B2 (en) 2009-04-16 2015-10-13 Lam Research Corporation Tungsten deposition process using germanium-containing reducing agent
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US8207062B2 (en) * 2009-09-09 2012-06-26 Novellus Systems, Inc. Method for improving adhesion of low resistivity tungsten/tungsten nitride layers
US8709948B2 (en) 2010-03-12 2014-04-29 Novellus Systems, Inc. Tungsten barrier and seed for copper filled TSV
US20120228773A1 (en) * 2011-03-08 2012-09-13 International Business Machines Corporation Large-grain, low-resistivity tungsten on a conductive compound
JP5710529B2 (ja) * 2011-09-22 2015-04-30 株式会社東芝 半導体装置及びその製造方法
KR102131581B1 (ko) 2012-03-27 2020-07-08 노벨러스 시스템즈, 인코포레이티드 텅스텐 피처 충진
US9034760B2 (en) 2012-06-29 2015-05-19 Novellus Systems, Inc. Methods of forming tensile tungsten films and compressive tungsten films
US8975184B2 (en) 2012-07-27 2015-03-10 Novellus Systems, Inc. Methods of improving tungsten contact resistance in small critical dimension features
US8853080B2 (en) 2012-09-09 2014-10-07 Novellus Systems, Inc. Method for depositing tungsten film with low roughness and low resistivity
US9153486B2 (en) 2013-04-12 2015-10-06 Lam Research Corporation CVD based metal/semiconductor OHMIC contact for high volume manufacturing applications
US9589808B2 (en) 2013-12-19 2017-03-07 Lam Research Corporation Method for depositing extremely low resistivity tungsten
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
US9613818B2 (en) 2015-05-27 2017-04-04 Lam Research Corporation Deposition of low fluorine tungsten by sequential CVD process
US9754824B2 (en) 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
US10361213B2 (en) * 2016-06-28 2019-07-23 Sandisk Technologies Llc Three dimensional memory device containing multilayer wordline barrier films and method of making thereof
US10355139B2 (en) 2016-06-28 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device with amorphous barrier layer and method of making thereof
WO2019036292A1 (en) 2017-08-14 2019-02-21 Lam Research Corporation METHOD FOR METAL CASTING FOR THREE-DIMENSIONAL NAND AND VERTICAL WORDS LINE
JP2021523292A (ja) 2018-05-03 2021-09-02 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ ３ｄ ｎａｎｄ構造内にタングステンおよび他の金属を堆積させる方法
CN110911347A (zh) * 2018-09-14 2020-03-24 长鑫存储技术有限公司 半导体结构及其形成方法
CN113424300A (zh) 2018-12-14 2021-09-21 朗姆研究公司 在3d nand结构上的原子层沉积
KR20210141762A (ko) 2019-04-11 2021-11-23 램 리써치 코포레이션 고 단차 커버리지 (step coverage) 텅스텐 증착
US11469139B2 (en) * 2019-09-20 2022-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Bottom-up formation of contact plugs
US11257755B2 (en) 2020-06-15 2022-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Metal loss prevention in conductive structures
KR20220030455A (ko) * 2020-09-01 2022-03-11 삼성전자주식회사 반도체 장치
KR20220030456A (ko) * 2020-09-01 2022-03-11 삼성전자주식회사 반도체 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5527629A (en) * 1990-12-17 1996-06-18 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Process of depositing a layer of silicon oxide bonded to a substrate of polymeric material using high pressure and electrical discharge
GB9219267D0 (en) * 1992-09-11 1992-10-28 Inmos Ltd Manufacture of semiconductor devices
KR950012738B1 (ko) * 1992-12-10 1995-10-20 현대전자산업주식회사 반도체소자의 텅스텐 콘택 플러그 제조방법
US5599739A (en) * 1994-12-30 1997-02-04 Lucent Technologies Inc. Barrier layer treatments for tungsten plug
US5994220A (en) * 1996-02-02 1999-11-30 Micron Technology, Inc. Method for forming a semiconductor connection with a top surface having an enlarged recess
US5712206A (en) * 1996-03-20 1998-01-27 Vanguard International Semiconductor Corporation Method of forming moisture barrier layers for integrated circuit applications
JP3341619B2 (ja) * 1997-03-04 2002-11-05 東京エレクトロン株式会社 成膜装置
US6174795B1 (en) * 1999-03-31 2001-01-16 Taiwan Semiconductor Manufacturing Co., Ltd Method for preventing tungsten contact plug loss after a backside pressure fault
US6146991A (en) * 1999-09-03 2000-11-14 Taiwan Semiconductor Manufacturing Company Barrier metal composite layer featuring a thin plasma vapor deposited titanium nitride capping layer

Also Published As

Publication number Publication date
US6404054B1 (en) 2002-06-11
JP2000133715A (ja) 2000-05-12
JP3630597B2 (ja) 2005-03-16
TW429477B (en) 2001-04-11
KR20000027585A (ko) 2000-05-15
US6579794B1 (en) 2003-06-17

Similar Documents

Publication Publication Date Title
KR100273767B1 (ko) 반도체소자의 텅스텐막 제조방법 및 그에 따라 제조되는 반도체소자
US6218301B1 (en) Deposition of tungsten films from W(CO)6
KR100696143B1 (ko) 기판위에 두꺼운 질화 티타늄층을 성막하는 방법
US6838376B2 (en) Method of forming semiconductor wiring structures
US20120164832A1 (en) Method for depositing tungsten film having low resistivity, low roughness and high reflectivity
US11225712B2 (en) Atomic layer deposition of tungsten for enhanced fill and reduced substrate attack
JPH08241895A (ja) 半導体装置及びその製造方法
KR100200911B1 (ko) 초고밀도 집적회로를 위한 도전층 및 구조를 만드는 방법 및 그 방법을 실행하기 위한 장치
KR100243291B1 (ko) 반도체장치의제조공정에서실리사이드층형성방법
KR100499401B1 (ko) 반도체 소자의 금속배선 형성방법
KR100373357B1 (ko) 다단계 알루미늄 스퍼터링을 이용한 반도체 소자의 금속배선형성방법
US6309963B1 (en) Method for manufacturing semiconductor device
US20070037381A1 (en) Method for fabricating Al metal line
WO2016164512A1 (en) Methods of etchback profile tuning
KR20050069778A (ko) 이씨피공정에서의 터미날 효과 최소화 방법
KR0166823B1 (ko) 반도체 소자의 제조방법
KR20020048720A (ko) 구리를 사용한 대머신 금속배선 형성 방법
KR100227286B1 (ko) 반도체 알루미늄 배선공정
KR0179777B1 (ko) 다중압력을 이용한 구리 화학기상증착에 의한 박막형성방법
KR100255518B1 (ko) 반도체 소자의 텅스텐 폴리사이드 형성방법
KR20050046065A (ko) 반도체 소자의 금속배선 형성방법
JP2009246379A (ja) 半導体集積装置の製造方法
KR20010001768A (ko) 반도체 소자의 금속 배선 절연막 형성 방법
US20050287792A1 (en) Method for forming barrier layer of semiconductor device
JPH0722340A (ja) 成膜装置とこれを用いた成膜方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120903

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 18

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 19

EXPY Expiration of term