JPH06224152A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH06224152A JPH06224152A JP1131693A JP1131693A JPH06224152A JP H06224152 A JPH06224152 A JP H06224152A JP 1131693 A JP1131693 A JP 1131693A JP 1131693 A JP1131693 A JP 1131693A JP H06224152 A JPH06224152 A JP H06224152A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal layer
- barrier metal
- electrode wiring
- wiring structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】半導体装置の製造工程におけるエッチングによ
り加工性がよく、かつ半導体装置の信頼性を高める。 【構成】バリアメタル層を有する電極配線構造を備えた
半導体装置において、半導体基板１，絶縁膜２，下地金
属３を設け、その上にバリアメタルをめっき成長させる
ための核となる薄い金属膜４を設け、更にその上にそこ
にバリアメタル層８、電極配線構造を構成する金属のめ
っき膜６を有しており、金属膜４は薄くバリアメタル層
８が比較的厚くなっている半導体装置である。
り加工性がよく、かつ半導体装置の信頼性を高める。 【構成】バリアメタル層を有する電極配線構造を備えた
半導体装置において、半導体基板１，絶縁膜２，下地金
属３を設け、その上にバリアメタルをめっき成長させる
ための核となる薄い金属膜４を設け、更にその上にそこ
にバリアメタル層８、電極配線構造を構成する金属のめ
っき膜６を有しており、金属膜４は薄くバリアメタル層
８が比較的厚くなっている半導体装置である。
Description
【０００１】
【産業上の利用分野】本発明は、バリアメタル層を有す
る電極配線構造を備えた半導体装置及びその製造方法に
関する。
る電極配線構造を備えた半導体装置及びその製造方法に
関する。
【０００２】
【従来の技術】従来より半導体装置内に形成される電極
又は配線はアルミニウム又はアルミニウム合金が多く用
いられてきたが、半導体装置が小型化され、電極配線も
微細になるに従い、エレクトロマイグレーションやスト
レスマイグレーションによる信頼性の低下が問題となっ
ている。この問題を解決するため、配線材料として信頼
性の高い金を使用した電極配線が用いられている。
又は配線はアルミニウム又はアルミニウム合金が多く用
いられてきたが、半導体装置が小型化され、電極配線も
微細になるに従い、エレクトロマイグレーションやスト
レスマイグレーションによる信頼性の低下が問題となっ
ている。この問題を解決するため、配線材料として信頼
性の高い金を使用した電極配線が用いられている。
【０００３】以下に、従来技術である、配線材料として
金を使用した電極配線の構造を備えた半導体装置及びそ
の製造方法について、図１０〜図１５を参照して説明す
る。図１０に従来例の半導体装置の電極配線構造を示
す。この従来例において金の電極配線は、半導体基板１
上に絶縁膜２を形成し、その上に下地金属３、更にバリ
アメタル層８形成し、その上に金めっき膜６を形成した
構成である。この構成において絶縁膜２は半導体基板１
とその上層の金電極配線とを絶縁するものである。下地
金属３は絶縁膜２とバリアメタル層８との接着性を向上
させるためのものである。またバリアメタル層８は下地
金属３と金めっき膜６の合金化を阻止するものである。
金を使用した電極配線の構造を備えた半導体装置及びそ
の製造方法について、図１０〜図１５を参照して説明す
る。図１０に従来例の半導体装置の電極配線構造を示
す。この従来例において金の電極配線は、半導体基板１
上に絶縁膜２を形成し、その上に下地金属３、更にバリ
アメタル層８形成し、その上に金めっき膜６を形成した
構成である。この構成において絶縁膜２は半導体基板１
とその上層の金電極配線とを絶縁するものである。下地
金属３は絶縁膜２とバリアメタル層８との接着性を向上
させるためのものである。またバリアメタル層８は下地
金属３と金めっき膜６の合金化を阻止するものである。
【０００４】この従来例の製造方法を図１１〜図１４に
示した製造工程で説明する。
示した製造工程で説明する。
【０００５】まず図１１に示すように、半導体基板１と
金属極配線とを絶縁する絶縁膜２を形成し、金電極配線
とトランジスタやダイオード、抵抗、コンデンサ等と接
続するためのコンタクトホールを絶縁膜２に形成する。
なお図面においてはトランジスタ、ダイオード、抵抗、
コンデンサ等の素子領域は示さず簡略化している。次に
図１２に示すように、絶縁膜２上に下地金属３を蒸着法
又はスパッタリング法により形成し、更にバリアメタル
層８を蒸着法又はスパッタリング法により形成する。下
地金属３としては絶縁膜２との密着性が良好なチタニウ
ム，タングステンを用いる。またバリアメタル層８は下
地金属３として用いるチタニウム，タングステンと、バ
リアメタル層８の上にめっきされる金めっき膜６との合
金化を阻止するもの、即ちバリア性を示す金属であり、
かつバリアメタル層８上への金めっきが可能な金属であ
ることが必要で、白金，ロジウム，パラジウム，ルテニ
ウム等が使用される。
金属極配線とを絶縁する絶縁膜２を形成し、金電極配線
とトランジスタやダイオード、抵抗、コンデンサ等と接
続するためのコンタクトホールを絶縁膜２に形成する。
なお図面においてはトランジスタ、ダイオード、抵抗、
コンデンサ等の素子領域は示さず簡略化している。次に
図１２に示すように、絶縁膜２上に下地金属３を蒸着法
又はスパッタリング法により形成し、更にバリアメタル
層８を蒸着法又はスパッタリング法により形成する。下
地金属３としては絶縁膜２との密着性が良好なチタニウ
ム，タングステンを用いる。またバリアメタル層８は下
地金属３として用いるチタニウム，タングステンと、バ
リアメタル層８の上にめっきされる金めっき膜６との合
金化を阻止するもの、即ちバリア性を示す金属であり、
かつバリアメタル層８上への金めっきが可能な金属であ
ることが必要で、白金，ロジウム，パラジウム，ルテニ
ウム等が使用される。
【０００６】次に図１３に示すように、バリアメタル層
８上にスペーサーを形成する。これはホトリソグラフィ
ー工程でホトレジスト５をパターニングし、その後、金
めっきを行い所望の部分に金めっき膜６を形成する。さ
らに図１４に示すようにホットレジスト５を除去し、エ
ッチングを行う。エッチングは反応性イオンエッチング
法による。この際、金めっき膜６はこの方法ではエッチ
ングされないものであるから、この部分がマスクの働き
をし、下地金属３、バリアメタル層８の部分をエッチン
グし、金属極配線を形成するようにしていた。
８上にスペーサーを形成する。これはホトリソグラフィ
ー工程でホトレジスト５をパターニングし、その後、金
めっきを行い所望の部分に金めっき膜６を形成する。さ
らに図１４に示すようにホットレジスト５を除去し、エ
ッチングを行う。エッチングは反応性イオンエッチング
法による。この際、金めっき膜６はこの方法ではエッチ
ングされないものであるから、この部分がマスクの働き
をし、下地金属３、バリアメタル層８の部分をエッチン
グし、金属極配線を形成するようにしていた。
【０００７】しかしながら、バリアメタル層８には反応
性イオンエッチング法で処理しずらい白金等が用いられ
ており、またバリアとしての必要な厚さになっているた
めに、金めっき膜６の側面に沿って、一点鎖線のように
エッチングしなければならないものであるが、電極配線
間にメタル残り７が出来てしまいショート不良の原因と
なっていた。
性イオンエッチング法で処理しずらい白金等が用いられ
ており、またバリアとしての必要な厚さになっているた
めに、金めっき膜６の側面に沿って、一点鎖線のように
エッチングしなければならないものであるが、電極配線
間にメタル残り７が出来てしまいショート不良の原因と
なっていた。
【０００８】このショート不良について上述した従来例
について図１５で具体的に説明する。下地金属３として
チタンを用い膜厚１０００オングストロームとし、バリ
アメタルとして白金を用いた場合、金電極配線の耐熱性
とこの白金膜の膜厚の関係、及び各寸法の電極配線間の
ショート不良率と白金膜の膜厚の関係を図１５に示す。
ここで耐熱性の試験方法は窒素雰囲気中、４５０℃で５
０時間ベーキングを行なった後のバイポーラトランジス
タのエミッタ−ベース間のショート不良率を測定してそ
れを示すものである。ショート不良率は電極配線構造形
成後のバイポーラトランジスタのエミッタベース間のシ
ョート不良率を示すものである。
について図１５で具体的に説明する。下地金属３として
チタンを用い膜厚１０００オングストロームとし、バリ
アメタルとして白金を用いた場合、金電極配線の耐熱性
とこの白金膜の膜厚の関係、及び各寸法の電極配線間の
ショート不良率と白金膜の膜厚の関係を図１５に示す。
ここで耐熱性の試験方法は窒素雰囲気中、４５０℃で５
０時間ベーキングを行なった後のバイポーラトランジス
タのエミッタ−ベース間のショート不良率を測定してそ
れを示すものである。ショート不良率は電極配線構造形
成後のバイポーラトランジスタのエミッタベース間のシ
ョート不良率を示すものである。
【０００９】図１５から分るように、耐熱性について
は、バリアメタルとしての白金膜の膜厚が８００オング
ストロームより薄いときは不良率が高く、耐熱性が悪い
ので８００オングストローム以上の膜厚がないと耐熱性
が保てない。しかし、バリアメタルとしての白金膜厚が
厚くなるに従い、ショート不良率が増加する。特に白金
膜の厚さが８００オングストロームにおいて、ハーフミ
クロン寸法（０．４ＭｍＬ／Ｓ）の金電極配線ではショ
ート不良率がかなり大きくなることが分る。この白金膜
の膜厚が厚いときに不良率が大きいのは、バリアメタル
である白金膜がエッチングしにくいためメタル残り７が
出来ることが原因である。
は、バリアメタルとしての白金膜の膜厚が８００オング
ストロームより薄いときは不良率が高く、耐熱性が悪い
ので８００オングストローム以上の膜厚がないと耐熱性
が保てない。しかし、バリアメタルとしての白金膜厚が
厚くなるに従い、ショート不良率が増加する。特に白金
膜の厚さが８００オングストロームにおいて、ハーフミ
クロン寸法（０．４ＭｍＬ／Ｓ）の金電極配線ではショ
ート不良率がかなり大きくなることが分る。この白金膜
の膜厚が厚いときに不良率が大きいのは、バリアメタル
である白金膜がエッチングしにくいためメタル残り７が
出来ることが原因である。
【００１０】
【発明が解決しようとする課題】上述したように、従来
のバリアメタル層を有する電極配線構造を備えた半導体
装置及びその製造方法においては、スパッタリング法又
は真空蒸着法によって、半導体装置としての信頼性を保
つだけのバリアメタル層を形成し、その上に必要部分に
のみ選択めっきをする。その後エッチング処理して、バ
リアメタル層及びその下地金属を除いていた。しかし半
導体装置の微細加工性、例えば反応イオンエッチングの
しやすさを考えるとバリアメタル層を薄くした方が良い
が、それでは半導体装置としての信頼性が低下するとい
う問題があった。
のバリアメタル層を有する電極配線構造を備えた半導体
装置及びその製造方法においては、スパッタリング法又
は真空蒸着法によって、半導体装置としての信頼性を保
つだけのバリアメタル層を形成し、その上に必要部分に
のみ選択めっきをする。その後エッチング処理して、バ
リアメタル層及びその下地金属を除いていた。しかし半
導体装置の微細加工性、例えば反応イオンエッチングの
しやすさを考えるとバリアメタル層を薄くした方が良い
が、それでは半導体装置としての信頼性が低下するとい
う問題があった。
【００１１】
【課題を解決するための手段】本発明は、前述の課題を
解決するためのもので、バリアメタル層を有する電極配
線構造を備えた半導体装置において （１） 半導体基板 （２） 上記半導体基板上の絶縁膜 （３） 上記絶縁膜上の下地金属 を設け （４） 電極配線構造が形成される位置にのみバリアメ
タル層をめっき成長させるための核となる薄い金属膜 （５） 上記核となる薄い金属膜に、電極配線構造を構
成する金属と下地金属、絶縁膜、半導体基板とのバリア
となるための比較的厚いバリアメタル層、を有すること
を特徴とする半導体装置でありまた、バリアメタル層を
有する電極配線構造を備えた半導体装置の製造方法にお
いて （１） 半導体基板上に絶縁膜を形成し （２） 上記絶縁膜上に下地金属の層を形成し （３） 上記下地金属上にバリアメタルをめっき成長さ
せるための核となる薄い金属膜を形成し （４） 上記核となる薄い金属膜に電極配線構造が形成
される位置にのみバリアメタル層をめっき成長させるた
めのスペーサーを形成し （５） 上記スペーサーによりパターニングされた核と
なる薄い金属膜にバリアメタル層をめっき成長させ （６） 上記バリアメタル層に電極配線構造を構成する
金属の層を形成し （７） その後、スペーサーを除去し電極配線構造とな
る部分を構成している層をマスクとしてエッチング処理
を行い、核となる薄い金属膜及び下地金属の層を除去す
る以上の工程を有することを特徴とする半導体装置の製
造方法である。
解決するためのもので、バリアメタル層を有する電極配
線構造を備えた半導体装置において （１） 半導体基板 （２） 上記半導体基板上の絶縁膜 （３） 上記絶縁膜上の下地金属 を設け （４） 電極配線構造が形成される位置にのみバリアメ
タル層をめっき成長させるための核となる薄い金属膜 （５） 上記核となる薄い金属膜に、電極配線構造を構
成する金属と下地金属、絶縁膜、半導体基板とのバリア
となるための比較的厚いバリアメタル層、を有すること
を特徴とする半導体装置でありまた、バリアメタル層を
有する電極配線構造を備えた半導体装置の製造方法にお
いて （１） 半導体基板上に絶縁膜を形成し （２） 上記絶縁膜上に下地金属の層を形成し （３） 上記下地金属上にバリアメタルをめっき成長さ
せるための核となる薄い金属膜を形成し （４） 上記核となる薄い金属膜に電極配線構造が形成
される位置にのみバリアメタル層をめっき成長させるた
めのスペーサーを形成し （５） 上記スペーサーによりパターニングされた核と
なる薄い金属膜にバリアメタル層をめっき成長させ （６） 上記バリアメタル層に電極配線構造を構成する
金属の層を形成し （７） その後、スペーサーを除去し電極配線構造とな
る部分を構成している層をマスクとしてエッチング処理
を行い、核となる薄い金属膜及び下地金属の層を除去す
る以上の工程を有することを特徴とする半導体装置の製
造方法である。
【００１２】
【発明の作用】バリアメタル層を有する電極配線構造を
備えた半導体装置及びその製造方法において、バリアメ
タルには白金、パラジウム、ロジウム、ルテニウム等の
金属を用いるが、（１）これらの金属はエッチング処理
がしにくく、微細加工がむずかしい、（２）ある程度以
上厚くしないと半導体の信頼性が失われる。そこで、本
発明においては、上記（１）に対しては、エッチング処
理を要する層を薄くして、その層はめっきのための核と
なる薄い金属膜とし、（２）に対しは、核となる薄い金
属膜の上の必要な部分にめっきによって比較的厚いバリ
アメタルの層を形成する、これによって微細加工ができ
るようになり、また信頼性の高いものが得られるもので
ある。
備えた半導体装置及びその製造方法において、バリアメ
タルには白金、パラジウム、ロジウム、ルテニウム等の
金属を用いるが、（１）これらの金属はエッチング処理
がしにくく、微細加工がむずかしい、（２）ある程度以
上厚くしないと半導体の信頼性が失われる。そこで、本
発明においては、上記（１）に対しては、エッチング処
理を要する層を薄くして、その層はめっきのための核と
なる薄い金属膜とし、（２）に対しは、核となる薄い金
属膜の上の必要な部分にめっきによって比較的厚いバリ
アメタルの層を形成する、これによって微細加工ができ
るようになり、また信頼性の高いものが得られるもので
ある。
【００１３】
【実施例】本発明について図面を参照して説明する。図
１は本発明の半導体装置の第１実施例を示す図である。
半導体基板１上に形成されたトランジスタ，抵抗，コン
デンサ等を接続する電極配線が半導体基板１とショート
しないようにするために絶縁膜２が形成されている。絶
縁膜２上には下地金属３が設けられている。下地金属３
は絶縁膜２と、核となる薄い金属膜との密着性が良好な
ものが用いられる。下地金属３上には核となる薄い金属
膜４が設けられる。この核となる薄い金属膜４はバリア
メタル層８をめっき成長させるための核として作用をす
るものである。バリアメタル層８を電極配線構造が形成
される位置にのみ選択めっきさせるためにはスペーサー
によりパターニングをする。
１は本発明の半導体装置の第１実施例を示す図である。
半導体基板１上に形成されたトランジスタ，抵抗，コン
デンサ等を接続する電極配線が半導体基板１とショート
しないようにするために絶縁膜２が形成されている。絶
縁膜２上には下地金属３が設けられている。下地金属３
は絶縁膜２と、核となる薄い金属膜との密着性が良好な
ものが用いられる。下地金属３上には核となる薄い金属
膜４が設けられる。この核となる薄い金属膜４はバリア
メタル層８をめっき成長させるための核として作用をす
るものである。バリアメタル層８を電極配線構造が形成
される位置にのみ選択めっきさせるためにはスペーサー
によりパターニングをする。
【００１４】核となる薄い金属膜の上には、電極配線構
造が形成される位置にのみバリアメタル層８が核となる
金属膜４より厚くめっきされる。バリアメタル層８は、
下地金属３と電極配線構造を構成する金属、この例では
金めっき膜６との合金化を阻止するためのバリアとして
の層である。さらにバリアメタル層８の上には金めっき
膜６が設けられており、このように半導体基板１，絶縁
膜２，下地金属３，めっきのための核となる薄い金属膜
４，バリアメタル層８，金めっき膜６とによって構成さ
れた構造になっているものである。この場合バリアメタ
ル層８を必要な位置にのみめっきするための核となる薄
い金属膜４を有しているので、下地金属３上に直接バリ
アメタル層８がめっきできない場合でも核となる薄い金
属膜４を介しているのでバリアメタルをめっきすること
ができる。
造が形成される位置にのみバリアメタル層８が核となる
金属膜４より厚くめっきされる。バリアメタル層８は、
下地金属３と電極配線構造を構成する金属、この例では
金めっき膜６との合金化を阻止するためのバリアとして
の層である。さらにバリアメタル層８の上には金めっき
膜６が設けられており、このように半導体基板１，絶縁
膜２，下地金属３，めっきのための核となる薄い金属膜
４，バリアメタル層８，金めっき膜６とによって構成さ
れた構造になっているものである。この場合バリアメタ
ル層８を必要な位置にのみめっきするための核となる薄
い金属膜４を有しているので、下地金属３上に直接バリ
アメタル層８がめっきできない場合でも核となる薄い金
属膜４を介しているのでバリアメタルをめっきすること
ができる。
【００１５】次に本発明の半導体装置の第２の実施例を
図２で説明する。この図２の実施例は、半導体基板１，
絶縁膜２，下地金属３，核となる薄い金属膜４，バリア
メタル層８，及び金めっき膜６までは上述した図１と同
じであるが、この実施例では、更に金めっき膜６上に上
層のバリアメタル層９を設け、金めっき膜６をバリアメ
タル層８とバリアメタル層９でサンドイッチ構造として
いる。上層のバリアメタル層９はエレクトロマイグレー
ションやストレスマイグレーションに対し、より高い信
頼性が得られるものである。そのため、半導体装置の電
極配線構造に対する信頼性が高いものとなる。
図２で説明する。この図２の実施例は、半導体基板１，
絶縁膜２，下地金属３，核となる薄い金属膜４，バリア
メタル層８，及び金めっき膜６までは上述した図１と同
じであるが、この実施例では、更に金めっき膜６上に上
層のバリアメタル層９を設け、金めっき膜６をバリアメ
タル層８とバリアメタル層９でサンドイッチ構造として
いる。上層のバリアメタル層９はエレクトロマイグレー
ションやストレスマイグレーションに対し、より高い信
頼性が得られるものである。そのため、半導体装置の電
極配線構造に対する信頼性が高いものとなる。
【００１６】本発明の製造方法について第１の実施例を
図３〜図７を参照して説明する。
図３〜図７を参照して説明する。
【００１７】図３は、半導体基板１上に絶縁膜２が形成
されたもので、シリコン酸化膜又ははシリコン窒化膜な
どからなる絶縁膜２で、１０００オングストローム〜１
５００オングストローム程度の厚さに形成する。この場
合の形成方法としては酸化炉による熱酸化法又はＬＰＣ
ＶＤ装置を用いたＬＰＣＶＤ法等がある。
されたもので、シリコン酸化膜又ははシリコン窒化膜な
どからなる絶縁膜２で、１０００オングストローム〜１
５００オングストローム程度の厚さに形成する。この場
合の形成方法としては酸化炉による熱酸化法又はＬＰＣ
ＶＤ装置を用いたＬＰＣＶＤ法等がある。
【００１８】次に図４に示すように絶縁膜２上に下地金
属３，めっきのための核となる薄い金属膜４を形成す
る。下地金属３はスパッタリング法又は蒸着法により１
０００オングストロームから１５００オングストローム
の厚さに形成する。下地金属３としては、絶縁膜２と密
着性がよく、かつ薄い金属膜４とも密着性がよいチタン
が適している。薄い金属膜４は、下地金属３上にスパッ
タリング法又は蒸着法により形成する。薄い金属膜４
は、その上にバリアメタル層８をめっき成長させるため
の核となるものでなければならない。本実施例ではバリ
アメタルと同一物質の白金を用いる。ただし白金以外で
も、パラジウム，ロジウム，ルテニウム等でもよい。ま
た薄い金属膜４の膜厚は、後の工程である下地金属３
と、薄い金属膜４をエッチング加工する場合の加工しや
すさ、即ち微細加工性に大きく関係する。これについて
は後述するが、ここでは薄い金属膜４の厚さは５０オン
グストローム以下とする。
属３，めっきのための核となる薄い金属膜４を形成す
る。下地金属３はスパッタリング法又は蒸着法により１
０００オングストロームから１５００オングストローム
の厚さに形成する。下地金属３としては、絶縁膜２と密
着性がよく、かつ薄い金属膜４とも密着性がよいチタン
が適している。薄い金属膜４は、下地金属３上にスパッ
タリング法又は蒸着法により形成する。薄い金属膜４
は、その上にバリアメタル層８をめっき成長させるため
の核となるものでなければならない。本実施例ではバリ
アメタルと同一物質の白金を用いる。ただし白金以外で
も、パラジウム，ロジウム，ルテニウム等でもよい。ま
た薄い金属膜４の膜厚は、後の工程である下地金属３
と、薄い金属膜４をエッチング加工する場合の加工しや
すさ、即ち微細加工性に大きく関係する。これについて
は後述するが、ここでは薄い金属膜４の厚さは５０オン
グストローム以下とする。
【００１９】次に図５に示すように、薄い金属膜４上に
バリアメタル層８を形成する。バリアメタル層８は電極
配線構造を形成させる位置にのみ形成させるものでその
ためスペーサーによりパターニングする。具体的にはホ
トリソグラフィー工程において、ホトレジスト５をパタ
ーニングし、このホトレジスト５をバリアメタル層８の
めっき成長の際のスペーサーとする。
バリアメタル層８を形成する。バリアメタル層８は電極
配線構造を形成させる位置にのみ形成させるものでその
ためスペーサーによりパターニングする。具体的にはホ
トリソグラフィー工程において、ホトレジスト５をパタ
ーニングし、このホトレジスト５をバリアメタル層８の
めっき成長の際のスペーサーとする。
【００２０】めっき法としては電界めっき法、又は無電
解めっき法があり、それによってバリアメタル層８を成
長させる。具体的条件を電解白金めっき法で説明する。
使用する白金めっき浴は硫酸系のものであり、めっき液
の液温は７５℃、電流密度は１．０〜１．５Ａ／ｄｍ2
である。めっき析出スピードは電流密度１．０Ａ／ｄｍ
2 のとき３３８オングストローム／ｍｉｎであった。バ
リアメタル層８の膜厚は、図１５についての説明で述べ
たように、バリアメタルの白金膜の膜厚と耐熱性試験不
良率のと関係からその不良率が極めて少ないのは約８０
０オングストローム以上、好ましくは８５０オングスト
ローム以上であればよい事がわかる。
解めっき法があり、それによってバリアメタル層８を成
長させる。具体的条件を電解白金めっき法で説明する。
使用する白金めっき浴は硫酸系のものであり、めっき液
の液温は７５℃、電流密度は１．０〜１．５Ａ／ｄｍ2
である。めっき析出スピードは電流密度１．０Ａ／ｄｍ
2 のとき３３８オングストローム／ｍｉｎであった。バ
リアメタル層８の膜厚は、図１５についての説明で述べ
たように、バリアメタルの白金膜の膜厚と耐熱性試験不
良率のと関係からその不良率が極めて少ないのは約８０
０オングストローム以上、好ましくは８５０オングスト
ローム以上であればよい事がわかる。
【００２１】引き続いて図６に示すように電極配線構造
を構成する、金めっき膜６をバリアメタル層８上にめっ
きする。バリアメタル層８をめっきする際に用いたホト
レジスト５はそのまま使用する。金めっき膜６のめっき
は電解金めっき法又は無電解い金めっき法で行う。具体
的例を示すと、亜硫酸金ナトリウム浴を用い、めっき液
温は５０℃、電流密度は０．３〜０．４Ａ／ｄｍ2 で行
う。電流密度が０．４Ａ／ｄｍ2 のときのめっきの析出
スピードは１０００オングストローム／ｍｉｎであっ
た。金めっき膜６の厚さは、５０００オングストローム
〜１００００オングストローム程度であり、これはホト
レジスト５の厚さに依存するから、ホトレジスト５の厚
さは予め必要な厚さにしておく必要がある。
を構成する、金めっき膜６をバリアメタル層８上にめっ
きする。バリアメタル層８をめっきする際に用いたホト
レジスト５はそのまま使用する。金めっき膜６のめっき
は電解金めっき法又は無電解い金めっき法で行う。具体
的例を示すと、亜硫酸金ナトリウム浴を用い、めっき液
温は５０℃、電流密度は０．３〜０．４Ａ／ｄｍ2 で行
う。電流密度が０．４Ａ／ｄｍ2 のときのめっきの析出
スピードは１０００オングストローム／ｍｉｎであっ
た。金めっき膜６の厚さは、５０００オングストローム
〜１００００オングストローム程度であり、これはホト
レジスト５の厚さに依存するから、ホトレジスト５の厚
さは予め必要な厚さにしておく必要がある。
【００２２】さらに、スペーサーであるホトレジスト５
を除去し、金めっき膜６をマスクとして反応性イオンエ
ッチング法で薄い金属膜４及び下地金属３でエッチング
して、図７に示すような電極配線構造のものが得られ
る。このエッチング処理において、エッチングが困難な
薄い金属膜４は５０オングストローム程度と非常に薄い
ため微細加工性は高くメタル残りが生ずることがない。
を除去し、金めっき膜６をマスクとして反応性イオンエ
ッチング法で薄い金属膜４及び下地金属３でエッチング
して、図７に示すような電極配線構造のものが得られ
る。このエッチング処理において、エッチングが困難な
薄い金属膜４は５０オングストローム程度と非常に薄い
ため微細加工性は高くメタル残りが生ずることがない。
【００２３】本発明の製造方法の第２の実施例について
図８を参照して説明する。半導体基板１，絶縁膜２，下
地金属３，核となる薄い金属膜４バリアメタル層８、及
び金めっき膜６を形成するまでの工程は上述の第１の実
施例と同じである。詳細は省略する。電極配線構造を構
成する金属の層、すなわち金めっき膜６をめっきで形成
したのに引き続き、第１の実施例でバリアメタル層８を
めっき成長させた場合と同様に、ホトレジスト５をスペ
ーサーとして、金めっき膜６上に上層のバリアメタル層
９を形成する。この時の上層のバリアメタル層９の具体
例としては第１実施例のバリアメタル層８と同じでもよ
く、白金・パラジウム、ロジュウム、ルテニウム等が用
いられる。
図８を参照して説明する。半導体基板１，絶縁膜２，下
地金属３，核となる薄い金属膜４バリアメタル層８、及
び金めっき膜６を形成するまでの工程は上述の第１の実
施例と同じである。詳細は省略する。電極配線構造を構
成する金属の層、すなわち金めっき膜６をめっきで形成
したのに引き続き、第１の実施例でバリアメタル層８を
めっき成長させた場合と同様に、ホトレジスト５をスペ
ーサーとして、金めっき膜６上に上層のバリアメタル層
９を形成する。この時の上層のバリアメタル層９の具体
例としては第１実施例のバリアメタル層８と同じでもよ
く、白金・パラジウム、ロジュウム、ルテニウム等が用
いられる。
【００２４】その後、第１実施例と同様にホトレジスト
５を除去し、反応性イオンエッチング法により、薄い金
属膜４、下地金属３をエッチング処理する。この際金め
っき膜６はマスクとしての役割をする。この実施例では
金めっき膜６上にもバリアメタル層９が形成されている
ため、第１実施例と比較してエレクトロマイグレーショ
ン、ストレスマイグレーションに対して、より高い信頼
性の電極配線構造を備えた半導体装置が得られる。
５を除去し、反応性イオンエッチング法により、薄い金
属膜４、下地金属３をエッチング処理する。この際金め
っき膜６はマスクとしての役割をする。この実施例では
金めっき膜６上にもバリアメタル層９が形成されている
ため、第１実施例と比較してエレクトロマイグレーショ
ン、ストレスマイグレーションに対して、より高い信頼
性の電極配線構造を備えた半導体装置が得られる。
【００２５】
【発明の効果】本発明によれば、バリアメタル層を有す
る電極配線構造を備えた半導体装置及びその製造方法に
おいて、半導体基板、絶縁膜、下地金属、めっきのため
の核となる薄い金属間、バリアメタル層、電極配線構造
を構成する金属の層等の構成要件を具備することによ
り、微細加工ができ微細な電極配線が形成可能であり、
かつ信頼性の高い半導体装置が得られるものである。
る電極配線構造を備えた半導体装置及びその製造方法に
おいて、半導体基板、絶縁膜、下地金属、めっきのため
の核となる薄い金属間、バリアメタル層、電極配線構造
を構成する金属の層等の構成要件を具備することによ
り、微細加工ができ微細な電極配線が形成可能であり、
かつ信頼性の高い半導体装置が得られるものである。
【００２６】図９に本発明の効果について説明する。
【００２７】この図は本発明の第１の実施例のもので、
耐熱性試験不良率とめっきのための核となる薄い金属膜
の膜厚の関係、及びショート不良率とめっきのための核
となる薄い金属膜の膜厚の関係を示したものである。こ
の場合のバリアメタルは白金であり、めっきのための核
となる薄い金属膜も白金である。バリアメタル層の厚さ
は１０００オングストロームであり、下地金属はチタニ
ウムで厚さは１０００オングストロームである。また耐
熱性の試験方法は、従来例の図１５について説明したも
のと同一で、窒素雰囲気中、温度４５０℃で５０時間ベ
ーキングを行なった後のバイポーラトランジスタのエミ
ッタ−ベース間のショート不良率を測定しそれを示すも
のである。ショート不良率は電極配線構造を形成後にバ
イポーラトランジスタのエミタベース間のショート不良
率を示すものである。
耐熱性試験不良率とめっきのための核となる薄い金属膜
の膜厚の関係、及びショート不良率とめっきのための核
となる薄い金属膜の膜厚の関係を示したものである。こ
の場合のバリアメタルは白金であり、めっきのための核
となる薄い金属膜も白金である。バリアメタル層の厚さ
は１０００オングストロームであり、下地金属はチタニ
ウムで厚さは１０００オングストロームである。また耐
熱性の試験方法は、従来例の図１５について説明したも
のと同一で、窒素雰囲気中、温度４５０℃で５０時間ベ
ーキングを行なった後のバイポーラトランジスタのエミ
ッタ−ベース間のショート不良率を測定しそれを示すも
のである。ショート不良率は電極配線構造を形成後にバ
イポーラトランジスタのエミタベース間のショート不良
率を示すものである。
【００２８】図９より、耐熱性については点線で示した
もので、ほとんど不良率は０％に近く、核となる薄い金
属膜の厚さによって変化していない。これは核となる薄
い金属膜の上にバリアメタル層がめっきにより厚く形成
されているためである。またショート不良率について
は、核となる薄い金属膜がより薄いほどエッチングによ
る微細加工性がよくなり、その不良率が薄いほど少な
い。この膜厚を５０オングストローム以下とすると０．
４μｍＬ／Ｓというハーフミクロン寸法の電極配線でも
ショート不良がなく、本発明によれば信頼性の高い半導
体装置が得られるものである。
もので、ほとんど不良率は０％に近く、核となる薄い金
属膜の厚さによって変化していない。これは核となる薄
い金属膜の上にバリアメタル層がめっきにより厚く形成
されているためである。またショート不良率について
は、核となる薄い金属膜がより薄いほどエッチングによ
る微細加工性がよくなり、その不良率が薄いほど少な
い。この膜厚を５０オングストローム以下とすると０．
４μｍＬ／Ｓというハーフミクロン寸法の電極配線でも
ショート不良がなく、本発明によれば信頼性の高い半導
体装置が得られるものである。
【図１】本発明の半導体装置の第１実施例を示す図
【図２】本発明の半導体装置の第２実施例を示す図
【図３】本発明の製造方法の第１実施例の工程を説明す
る図
る図
【図４】本発明の製造方法の第１実施例の工程を説明す
る図
る図
【図５】本発明の製造方法の第１実施例の工程を説明す
る図
る図
【図６】本発明の製造方法の第１実施例の工程を説明す
る図
る図
【図７】本発明の製造方法の第１実施例の工程を説明す
る図
る図
【図８】本発明の製造方法の第２実施例を説明する図
【図９】本発明の効果を説明する図
【図１０】従来例の半導体装置の電極配線構造を示す図
【図１１】従来例の半導体の製造工程を示す図
【図１２】従来例の半導体の製造工程を示す図
【図１３】従来例の半導体の製造工程を示す図
【図１４】従来例の半導体の製造工程を示す図
【図１５】従来例の耐熱性及びショート不良率を示す図
１ 半導体基板 ２ 絶縁膜 ３ 下地金属 ４ 核となる薄い金属膜 ５ ホトレジスト ６ 金属めっき膜 ７ メタリ残り ８ バリアメタル層 ９ 上層のバリアメタル層
Claims (2)
- 【請求項１】 バリアメタル層を有する電極配線構造を
備えた半導体装置において （１） 半導体基板 （２） 上記半導体基板上の絶縁膜 （３） 上記絶縁膜上の下地金属 を設け （４） 電極配線構造が形成される位置にのみバリアメ
タル層をめっき成長させるための核となる薄い金属膜 （５） 上記核となる薄い金属膜に、電極配線構造を構
成する金属と下地金属、絶縁膜、半導体基板とのバリア
となるための比較的厚いバリアメタル層を有することを
特徴とする半導体装置。 - 【請求項２】 バリアメタル層を有する電極配線構造を
備えた半導体装置の製造方法において （１） 半導体基板上に絶縁膜を形成し （２） 上記絶縁膜上に下地金属の層を形成し （３） 上記下地金属上にバリアメタルをめっき成長さ
せるための核となる薄い金属膜を形成し （４） 上記核となる薄い金属膜に、電極配線構造が形
成される位置にのみバリアメタル層をめっき成長させる
ためのスペーサーを形成し （５） 上記スペーサーによりパターニングされた核と
なる薄い金属膜にバリアメタル層をめっき成長させ （６） 上記バリアメタル層に電極配線構造を構成する
金属の層を形成し、 （７） その後、スペーサーを除去し電極配線構造とな
る部分を構成している層をマスクとしてエッチング処理
を行い、核となる薄い金属膜及び下地金属の層を除去す
る以上の工程を有することを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5011316A JPH0821558B2 (ja) | 1993-01-27 | 1993-01-27 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5011316A JPH0821558B2 (ja) | 1993-01-27 | 1993-01-27 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06224152A true JPH06224152A (ja) | 1994-08-12 |
| JPH0821558B2 JPH0821558B2 (ja) | 1996-03-04 |
Family
ID=11774618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5011316A Expired - Fee Related JPH0821558B2 (ja) | 1993-01-27 | 1993-01-27 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821558B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5480093A (en) * | 1977-12-08 | 1979-06-26 | Nec Corp | Manufacture of semiconductor device |
| JPS564235A (en) * | 1979-06-26 | 1981-01-17 | Toshiba Corp | Manufacture of semiconductor device |
-
1993
- 1993-01-27 JP JP5011316A patent/JPH0821558B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5480093A (en) * | 1977-12-08 | 1979-06-26 | Nec Corp | Manufacture of semiconductor device |
| JPS564235A (en) * | 1979-06-26 | 1981-01-17 | Toshiba Corp | Manufacture of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0821558B2 (ja) | 1996-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6344125B1 (en) | Pattern-sensitive electrolytic metal plating | |
| JPH06120351A (ja) | 半導体装置の製造方法 | |
| JPH0456325A (ja) | 半導体装置およびその製造方法 | |
| JPS6364057B2 (ja) | ||
| JP3957856B2 (ja) | 半導体装置の製造方法 | |
| JPH06224152A (ja) | 半導体装置及びその製造方法 | |
| JPH031570A (ja) | 半導体装置接続用接点スタツド構造 | |
| JP2737762B2 (ja) | 半導体装置の製造方法 | |
| JPH06302600A (ja) | 半導体装置 | |
| JP2998454B2 (ja) | 半導体装置の製造方法 | |
| JPS62210649A (ja) | 半導体装置 | |
| JPH0629292A (ja) | 半導体装置及びその製造方法 | |
| JP2995905B2 (ja) | 半導体装置の製造方法 | |
| JPS60186038A (ja) | 半導体装置 | |
| JPS60103668A (ja) | 半導体装置 | |
| JPS62241373A (ja) | 半導体装置 | |
| JPH03190240A (ja) | 半導体装置の製造方法 | |
| JPH06291194A (ja) | 半導体装置の製造方法 | |
| JPH0590271A (ja) | バンプ電極形成方法 | |
| JPS60182771A (ja) | 半導体装置 | |
| JPS6262543A (ja) | 半導体装置の製造方法 | |
| JP2614237B2 (ja) | 半導体装置の製造方法 | |
| JPS582451B2 (ja) | タソウハイセンコウゾウタイノ セイゾウホウホウ | |
| JPH04317332A (ja) | 半導体装置及びその製造方法 | |
| JPH05109649A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960813 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |