JPH02296334A - 配線構造体の形成方法 - Google Patents

配線構造体の形成方法

Info

Publication number
JPH02296334A
JPH02296334A JP2097818A JP9781890A JPH02296334A JP H02296334 A JPH02296334 A JP H02296334A JP 2097818 A JP2097818 A JP 2097818A JP 9781890 A JP9781890 A JP 9781890A JP H02296334 A JPH02296334 A JP H02296334A
Authority
JP
Japan
Prior art keywords
layer
copper
aluminum
metal
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2097818A
Other languages
English (en)
Other versions
JPH0752733B2 (ja
Inventor
Kenneth P Rodbell
ケネス・パーカー・ロツドベル
Paul A Totta
ポール・アンソニイー・トツタ
James F White
ジエームズ・フランシス・ホワイト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH02296334A publication Critical patent/JPH02296334A/ja
Publication of JPH0752733B2 publication Critical patent/JPH0752733B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528Semiconductor component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12736Al-base component
    • Y10T428/12743Next to refractory [Group IVB, VB, or VIB] metal-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A 産業上の利用分野 本発明は、基板」二の半導体素子即ちデバイスを相互に
接続する素子構造に関し、さらには、配線構造、特に、
銅成分の少ない銅アルミニウム導体を含み、スパッタリ
ングによって形成される多層相互接続メタラジ−構造に
関する。
B 従来の技術 ここ数年、半導体産業では、素子間の接続に幅の狭い相
互接続部が用いられている。このような素子の性能は、
将来、素子をサブミクロン・レベルで相互に接続した場
合の性能にとどまるとみられている。サブミクロン・レ
ベルでは、技術上いろいろな問題の生じることが分かっ
ている。アルミニウムは、相互接続用の金属として好ん
で用いられるが、素子が小さくなり、電流密度が低下す
ると、純粋なアルミニウムではエレクトロマイクレージ
ョン(電解拡散)やヒロック(小丘)゛の成長といった
問題が起きやすい。純粋なアルミニウムに伴うこのよう
な問題を解決するため、銅とアルミニウムの合金が用い
られる。1しかし、銅とアルミニウムの割合が多いと(
2%以上)、ドライエツチングが難しくなり、腐食しや
すいことが分かっている。
相互接続金属としての銅アルミニウムを改良するために
、銅アルミニウムと耐熱性金属の層が提案されている(
米国特許第4017890号)。
この特許が示す方法では、高電流が流れる幅の狭い金属
間ストライブが、半導体、集積回路などの基体上に形成
される。この導電性ストライブには、アルミニウムまた
は銅アルミニウムと少なくとも1つの遷移金属が含まれ
る。銅アルミニウムと遷移金属の組み合わせでは、銅ア
ルミニウムにみられるエレクトロマイクレージコンの問
題を改善することが知られているが、エツチングや腐食
の問題、t5 J:びヒロックを完全になくすという課
題は解決されていない。
従来から知られているが、ヒロックは、金属相互接続ラ
インの熱膨張係数と基鈑のそれが大きく異なることから
生じる。ヒロックを抑えるために、相互接続金属の単層
の代わりに多層構造が採用される。アルミニウムの多層
構造またはアルミニウムと耐熱性金属層の多層構造を用
いれば、ヒロックの形成を抑えられることが分かってい
る。
その場合、代表的な相互接続金属構造は、アルミニウム
とシリコンの化合物にチタンなどの耐熱性金属層を被着
した層構造である(1988年の■E E Eの配下、
[多段相互接続部のアルミニウム/シリコンとチタンの
同質薄膜層(II o m o g e n e o 
u 5and Layered Films of A
lumj、nium/5ilicon wjt、hTi
tanium forMult、1level Inl
;erconnects) J1985年6月25.2
6BのV−MIC会議(V−M I Cconfere
nce) −一を参叩のこと)。
この金属層構造は、抵抗率が低くてヒロックのない相反
接続金属が得られるよう改良されている。たとえばタン
グステン・グークニウムや窒化チタニウムのバリア金属
をアルミニウム・シリコンの下に加えて、=1ンタクト
・スパーrりを防ぎ、アルミニウム・シリコン合金に三
元化合物が形成されるのを防ぐという改良例がある( 
1987年秋のMRSシンポジウム(M RS Sym
posia lの資料rVI、Slの多層相互接続部(
MultjlayeredInterconnect;
1ons for  V L S I I Jを参照)
このほか、抵抗率を抑え、平坦度を高めた、欠陥のない
構造を得る素子相互接続構造も提案されている。
たとえばI T3 M  T’ D 13 (I HM
  ’rechnicalD i Sc J o S 
If r e B 1111 e t i n l、1
979年41」号、Vol、21 、 No、  l 
1の4527ないし4528頁には、スパッタ蒸着によ
る相互接続金属の改良が提案されている。さらに、IB
MTDB、1984年、Vol、17、Nl〕1. A
および同1978年7月号、Vol、21 、 No、
  2には、キャップ層によって性能を高める方法が示
されている。しかし、抵抗率の低減、ヒロックの防+J
二、耐食性、エツチング性という相互接続金属構造の性
能基準をすべて満足する構造は発見されていない。
C発明が解決しようとする課題 本発明の目的は、基板上で素子組11を接続するために
、エレクトロマイクレージョン特性に優れ、銅の重量比
が低い(〈2%)、スパッタリングにJ:る銅アルミニ
ウム導体を提供することにある。
本発明の目的には、ヒロックがなく、ドライエツチング
が可能で、耐食性を持つ多層相互接続メタラジ−構造を
提供することも含まれる。
本発明の目的には、抵抗率の低い多層相互接続メタラジ
−構造を提供することも含まれる。
100課題を解決するための手段 スパッタリングによる銅濃度の低い多層素子相互接続メ
タラジ−構造について述べる。相互接続メクライゼーシ
ョン即ち相互接続配線は、銅が重量比で〈2%の銅アル
ミニウム導体から構成される。実施例では、導体層に、
金属間化合物の上層と下層が形成される。O11記の金
属間化合物もスパッタされ、厚さは約700人となる。
さらに前記の金属間化合物層には、耐エツチング性、1
1食性のよい保護キャップ層が被着される。
E、実施例 第1図は、本発明の実施例である相互接続メタラジ−構
造の断面図である。これは最終的なアニール処理を施し
た後の相互接続構造である。
第1図で、相互接続メタラジ−は4層構造と、その下の
絶縁物8に囲まれて素子基板6と接続するインタブレー
ナ・スタッドlOからなる。4層構造は、導体層14と
、あらかじめアニール処理された表面層12との反応に
よって形成される金属間化合物で、下部がスパッタされ
た層13からなる。層13は、厚さが代表値で700人
であり、実施例ではT i A I zである。前記の
金属間化合物のスパッタ層13の−Lに、銅の重量%が
低い(〈2)銅アルミニウムの導体層14がスパッタ蒸
着される。アニール処理の後、層14は厚さが代表値で
8,500人になり、アルミニウム995%、銅0.5
%の組成となる(以下、銅05%アルミニウムと記す)
。層14の上は第2の金属間化合物層15て、その厚さ
と組成は層13と同じである。この構造の上に、厚さが
約100人ないし約500人の銅05%アルミニウムま
たは純アルミニウムの層18がスパッタ蒸着される。こ
れで本発明による単層の相互接続構造が完成するが、当
業者には明らかなように、前記の各層は、複数の段に適
用して、素子相互の接続回路を形成することができる。
第2図では、ブレーナ絶縁物8とコンタクトスタッド1
0に、IVA族の金属層12がスパッタ蒸着されている
。層12は次のように蒸着される。素子をつなぐ金属ス
タッド10が形成された後、半導体ウェハが、減圧され
たスパッタリング装置に逆られる。ここでスパッタ洗浄
により、ウェハーにに形成されたコンタクト金属10か
ら酸化物が取り除かれる。この直接スパッタ洗浄は、通
常は、高圧のアルゴン雰囲気中で低電力で(約1.00
0ワツト)約5分間行われる穏やかな洗浄である。
スパッタ洗浄の後、第1段の金属層12が被着される。
この層は、IVA族の金属(チタンが望ましい)をウェ
ハ前面の素子接続金属1.0に被着したものである。層
12の被着は、超高純度チタンのターゲットから、毎分
約60人の速度で、高圧、高純度のアルゴン・プラズマ
を低電力で供給して行われる。チタンは約250人の厚
さまで被着させるのが望ましい。
第3図は、層12が1fa成された後、相U接続メタラ
イゼーション層14が重ね被着される。相互接続金属1
4は銅Q、5%アルミニウム(厚さは約9,500人〕
とするのが望ましい。この銅アルミニウムは、直流マグ
ネトロンを用いて、あらかじめ超高純度の合金とした、
銅が屯微比で05%(代表値)の銅アルミニウムのター
ゲットから、高純度アルゴン・プラズマ中で蒸着速度を
毎分約1..500人として高電力で破着される。
前記の銅アルミニウムの相互接続金属14の上には、先
に′?Ii着された金属層12と同様に、IvA族の金
属が250人の厚さに被着される。前記の層16の蒸着
方法、組成、厚さは、前に被着された層12と同一であ
る(第4図)。
第5図では、前記の金属層16の上に、適当なキャップ
層18が重ね被着され、この段での相互接続金属が完成
する。キャップ層18は、銅0゜5%アルミニウムを、
上記の0.5%銅アルミニウムの導体層14と同じよう
に被着するのが望ましい。この層の目的は、■)金属層
16のオーバエツチングを防ぐこと、2)後工程のレジ
スト処理中に光の反射量を制限すること、および3)後
処理中の腐食に対する保護層とすること、にある。した
がって、この層は、後工程で光の反射計を抑えるという
条件と、保護陽極として被覆層を設けるという条件を同
じように満足するものであればよい(純アルミニウムな
ど)。
第6図では、金属18の上に多層フォトレジスト(20
,22,24)が塗布され、この重ね相互接続金属のパ
ターンが形成される。フォトレジスト処理は、任意の方
法を組み合わせて行える。
特にこの目的には、単層フォトレジストのばか多層レジ
ストも適している。
第6図に示した多層レジストでは、第1のレジスト20
が約1.8umの厚さに塗布される。このレジストは、
実施例ではジアゾ・キノン・ノボラックのフォトレジス
トである。レジスト20のベーキングは、実施例では約
200″Cの窒素雰囲気のオーブン内で30分間行われ
る。レジスト20は、後の金属の反応性イオン・エツチ
ング(RIE)処理中に保護層として働(。
前記のレジスト20の土には、I−IMI)S(ヘキサ
メチルデイシラゼイン)などのシリル化剤22が200
人の厚さに被着される。l−IMDs  22は、現像
レジスト層24のパターンを形成するために行われる酸
素の反応性イオン・エツチングに対して保護層となる。
前記HM I) 3層22の上には、現像レジスト層2
4が09ないし12μmの厚さに被着される。レジスト
20と同様、現像レジスト24は、ジアゾ・キノン・ノ
ボラックのポジ・レジストである。次にHM l) S
  22と現像レジスト層24のベーキングが、85°
Cで25分間、ホット・プレート上で行われる。
現像レジスト層24は次に、特定の露光装置とこれに関
連するマスクと合わせて用いられる際に、所定時間の間
露光される。露光後のパターンは、従来からの現像方法
により、露光に応じた所定時間の間現像される。次にウ
ェハが洗浄・乾燥され、パターンが形成された上部の現
像層が、紫外線の露光により、所定時間の間(通常は5
ないし10分)UV硬化される。
上部の現像レジスト24にパターンが形成された後、H
M D S  22とレジスト層20は、除去して金属
を露出できる状態になる。I−(MDS22とレジスト
20は反応性イオン・エツチング(RIE)によって除
去される。これは、ウェハをプラズマ装置に送り、HM
 D 3層22と反応するプラズマCCF4など)に晒
され、次にレジスト20と反応する別のプラズマ(02
など)で処理される。この後、I−T M l) 3層
22とレジスト20の残留ポリマが、従来の洗浄用エッ
チ液の溶液中で除去される。HM D 3層22とレジ
スト20のこのRIEは、後で下層の重ね金属層をRI
Eによって処理するために、リングラフィ・マスクを所
定の位置に準備するものである。
このメタラジ−構造のRI Eは数段階で行われる。最
初に、メクライゼーション構造の」−面の酸化物が破砕
される。次に、R’I Eによって、はとんどの金属が
除去される。次に、前段での金属がすべて除去されるよ
う再びエツチングが施される。最後に、金属の腐食を防
ぐためにパシベションが行われる。
代表的なRIEは、1台のウェハ装置において低圧で行
われる。」1記のエツチングを段階を追って行う場合の
典型的なプラズマ組成、圧力、電力、および時間の組み
合わせを表1に示した。このような組成、圧力、電力、
および時間は、特定の条件下の特定の装置を対象にした
ものであることは、当業者には明らかであろう。前記の
重ね金属構造のエツチングを行う場合、表に示したちの
に応した時間、組成、圧力なども同じように適用できる
人」エ ガス流(cc/分〕 ステップ1   ステップ2   ステップ3   ス
テップ4BC13201212 CI  2         11      II 
       gCI−IC1,351616 N  2           50     50 
    50C’F  4       −−−   
−−   −−−   1800 。        
  −−−−−−−−−20圧力    375 37
5 375 0.5(ミリトル) 電力    485 350 350 130(ワット
) 時間    15分 2ないし 40秒 20秒(代表
値)       3分 RIEが終了すると、ウェハのリンス、乾燥が行われる
第7図は、金属のRIEによって、残留した現像レジス
ト層24と、HMDS層22の大部分が除去され、金属
表面にレジスト2oが残った状態を示す。このレジスト
20は、ウェハを約45分間、酸素プラズマ中に置くこ
とににって除去できる。次にウェーハは、短時間、室温
の現像装置にかけられ、前のスデップで形成された酸化
物が除去される。ウェハはここでまたリンス、乾燥され
る。
最終層であるレジスト20が除去された後、ウェハを4
00°Cのフォーミング・ガスのオブンに入れることで
、この重ね金属をアニール処理すれば、銅アルミニウム
層I4の上部と下部にT i A ] 3の金属間化合
物層13.15が形成され、銅アルミニウム層14に結
晶粒が成長する。
第8図では、重ね金属がアニール処理された後(第1図
の構造が得られる)、適当な絶縁物26(たとえば平坦
な石英、プラズマCVDによる酸化物、ポリイミドなど
の有機絶縁物)を、この多層相互接続構造のトに重ね被
着できることがわがる。次に、絶縁物26の平坦化やパ
ターン化により、底部の相互接続層に被着された重ね相
互接続層とのスフラド接続が得られる。
本発明のこの相互接続金属が、性能面で従来技術のもの
より優れていることは、以下の各図から明らかである。
第9図は、上述のスパッタリングによる4層構造および
同じくスパッタリングによる別の3層構造(A 1 /
 Cu /耐熱性金属/ΔICu)を、蒸発により、リ
フトオフでパターンが形成された3層構造および同じ(
蒸発により、RI Eでパターンが形成された4層構造
と比較し、エレクトロマイグレーション特性をみるため
ライフタイム(時間)と銅の重量%を示したグラフであ
る。第9図から、スパッタリングによる相互接続金属構
造は、銅のいずれの重量%組成についても、蒸発による
金属構造より格段に優れていることがわかる。
第10図は、抵抗率と銅の重量%を、本発明の実施例で
ある複数の金属構造について示したグラフである。金属
構造は、400℃のフオーミング・ガスでアニール処理
されたもので、前記アニール処理の前後について測定し
ている。グラフから、銅が重量比で0.5%の構造の抵
抗率は、銅の重量比がこれより高い薄膜より小さいこと
が明らかにわかる。さらに、アニール処理された4層構
造の薄膜は、同じ(アニール処理された3層構造の薄膜
より抵抗率が低い。
表2は、金属間化合物層とともにアニール処理した後の
スパッタリングによるAI〜0.5%Cuのメタラジ−
構造のエレクトロマイグレション特性を、他の相互接続
メタラジ−構造と比較したものである。
聚) 合金        抵抗率 (μΩ−cm) 1時間400℃ フォーミンク ガス AJ−+1.5%Cu(#]参照)35A]、−0,5
%C11(#2参照)34蒸発 (#3参照)37 1° (50%) 250C12,5E+ 06A/am′ (間) ]  2000 蒸発 (#4参照)3.8 Cr/Al−4%Cu      3.OAl、   
       2−8 Al−0,5%Cu      2.9AI−1,2%
5i−0,15%Ti3.lAl−12%Si (#5
参照)2.9A 、1.−1%Ti       6.
6AI−5i/Ti  f#6参照)  3.】*15
0℃、]、 E + 06 シヨンなし Al−0,5%Cuを4250人まで、TiAl3を1
500人まで、A I−0゜5%Cuを4250人まで
スバ・ンタし、400℃フォーミング・ガスでアニール
処理。
2、  TjA]、を70OAまで、Al−0゜5%C
uを8500Aまで、T i A ] 3を700人ま
で、Δl−0,5%Cuを250人までスパッタし、4
00℃フォーミンク・ガスでアニール処理。
Al−0,5%C+3を4250人まで、べ A  /  c  m  ” 156 * 300ネ バシ TiAl3を1500人まで、Al−05%C,uを4
250人まで蒸発させ、400°Cフォーミング・ガス
でアニール処理。
4 、  T” i A l 、を700人まで、Am
−05%Cuを8500人まで、’1’ i A l 
3を700人まで、Al−0,5%Cuを250人まで
蒸発させ、400℃フォーミンク・ガスでアニール処理
5  、    F、Fisher、Siemens 
 Forsch−U、  lEntwickll)cc
、13.21 D91141゜6−  D、S、  G
ardner T、I−、Michalka、  P、
A。
Fljnn、  T、W、  Barbee  Jr、
、に、C,Saraswal;  &J、11. Me
indl、Proc、 2nd IEEE ’JMIC
,pp102−11.3 (19851 上の表から分かると13す、スパッタリングによる銅0
.5%のメタラジ−構造は、エレクl〜ロマイグレーシ
ョンが最長であり、抵抗率が最小である。
−Hに、塊状アルミニウムの耐食性は、銅を付加するこ
とで大幅に低ドするが、RIEによる銅成分の少ない(
1%未満など)アルミニウム膜の耐食性は、少なくとも
塊状アルミニウムと同程度に良好であることは、従来か
ら知られ確認されている(−例として、1984年6月
にトロンドで行われた「金属腐食に関する国際会議 (InternaLj−onal  Congress
  of’  MetallicCorrosjonl
 Jの資料「マイクロエレク1へロニクスにおけるA 
l−Cu合金薄膜の腐食時″姓(CorrosiOn 
Behavjor of Al−Cu ALJoy T
hinFilms in MicroeLectron
icsN を参照のこと)。
これは、銅成分の多い(1%以上)銅アルミニウム膜の
耐食性は、純アルミニウl\よりかなり低いという当業
者の見方に反する。本発明による相互接続メタラジ−の
性能がどのように決定されるかの詳細は知られていない
が、発明考に」:って原理が拡大され、先に示した優れ
たエレクトロマイクレージロン特性と抵抗率について説
明されている。
銅とアルミニウムの可溶性は、548°Cでは5.65
wt  %であるが、室7品になると0.25 w t
  %に低下することが知られている。したがって、本
発明の銅0.5%薄膜の組成は、シタ相が形成されるこ
となく、合金の機械的性質と信頼性(エレクトロマイク
レージョン特性など)の両方を純アルミニウム以上に改
善するのに充分な銅成分を持つ。さらに、本発明による
薄膜中の銅は、前記の薄膜がスパッタリングによって形
成されたために、均一性が向上したことが確認されてい
るが、蒸発による銅アルミニウム膜では銅の分布に均一
性が見られない。また、蒸発では、薄膜内のシータ粒子
が不均一に分布することも確認されている。このような
不均一な分布は、従来技術による薄膜では、機械的な耐
食性や電気的な特性の劣化につながることが分かってい
る。よって、本発明によるメタラジ−構造が機械的、電
気的特性に優れているのは、スパッタ蒸着の結果、これ
らの薄膜で銅の均一性が向上するからである。したがっ
て、銅を含むスパッタリングによる相互接続メタラジ−
が改良された結果、これまで用いられているメタラジ−
構造よりも信頼性が向上し、抵抗率が抑えられるととも
に、ドライエツチングが可能になり、優れた耐食性が得
られている。実施例のスパッタリングによる(4相)メ
タラジ−構造は、鋼組成を様々に変えながらも、従来技
術による構造よりも低い抵抗率と優れたエレクトロマイ
グレーション特性を示している。
F0発明の効果 本発明により、基板上で素子相互を接続するために、エ
レクトロマイクレージョン特性に優れ銅の重量比が低い
(〈2%)、スパッタリングによる銅アルミニウム導体
が提供される。
【図面の簡単な説明】
第1図は、本発明の実施例である相互接続メタラジ−を
示す断面図である。 第2図ないし第8図は、本発明の実施例である相互接続
メタラジ−を段階的に形成するプロセスを示す断面図で
ある。 第9図は、ライフタイム(時間)と銅の重量%について
、本発明の相互接続メタラジ−と従来の相互接続メタラ
ジ−とを比較したグラフである。 第1O図は、本発明の実施例である複数のメタラジ−構
造を、アニール処理の前後の抵抗率と銅の重量%につい
て比較したグラフである。

Claims (2)

    【特許請求の範囲】
  1. (1)基板上で半導体素子を相互に接続する配線構造体
    であつて、 a)重量比で0.0%を超え2.0%未満の銅を含むス
    パッタ蒸着した銅アルミニウムの層と、b)前記銅アル
    ミニウム層の表面に形成され、 I VA族の金属と前記
    銅アルミニウム層のアルミニウムとから成る金属間化合
    物層と、 を含む配線構造体。
  2. (2)基板上で半導体素子を接続する構造体を形成する
    方法であって、 a) I VA族金属の少なくとも1つの第1層を前記基
    板にスパッタ蒸着するステップと、 b)前記 I VA族金属の第1層の上に、銅が重量比で
    0.0%を超え2.0%未満の銅アルミニウム層をスパ
    ッタ蒸着するステップと、 c)ステップaと同じIVA族金属の第2層をスパッタ
    蒸着するステップと、 d)こうして得られた構造体をアニール処理して I V
    A族金属とアルミニウムの金属間化合物を形成するステ
    ップとを含む、前記の形成方法。
JP2097818A 1989-04-17 1990-04-16 配線構造体の形成方法 Expired - Lifetime JPH0752733B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/339,533 US5071714A (en) 1989-04-17 1989-04-17 Multilayered intermetallic connection for semiconductor devices
US339533 1989-04-17

Publications (2)

Publication Number Publication Date
JPH02296334A true JPH02296334A (ja) 1990-12-06
JPH0752733B2 JPH0752733B2 (ja) 1995-06-05

Family

ID=23329454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2097818A Expired - Lifetime JPH0752733B2 (ja) 1989-04-17 1990-04-16 配線構造体の形成方法

Country Status (5)

Country Link
US (1) US5071714A (ja)
EP (1) EP0395560B1 (ja)
JP (1) JPH0752733B2 (ja)
CA (1) CA2009247A1 (ja)
DE (1) DE69014149T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773917A (en) * 1993-10-27 1998-06-30 Fujitsu Limited Surface acoustic wave device and production process thereof
JP2006066930A (ja) * 1995-01-03 2006-03-09 Internatl Business Mach Corp <Ibm> 軟金属導体およびその形成方法

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2811131B2 (ja) * 1991-04-26 1998-10-15 三菱電機株式会社 半導体装置の配線接続構造およびその製造方法
US5606203A (en) * 1993-01-20 1997-02-25 Kabushiki Kaisha Toshiba Semiconductor device having Al-Cu wiring lines where Cu concentration is related to line width
US5635763A (en) * 1993-03-22 1997-06-03 Sanyo Electric Co., Ltd. Semiconductor device having cap-metal layer
JP3256623B2 (ja) * 1993-05-28 2002-02-12 株式会社東芝 半導体装置の製造方法
US5360995A (en) * 1993-09-14 1994-11-01 Texas Instruments Incorporated Buffered capped interconnect for a semiconductor device
US5488013A (en) * 1993-12-20 1996-01-30 International Business Machines Corporation Method of forming transverse diffusion barrier interconnect structure
US5518805A (en) * 1994-04-28 1996-05-21 Xerox Corporation Hillock-free multilayer metal lines for high performance thin film structures
US5565707A (en) * 1994-10-31 1996-10-15 International Business Machines Corporation Interconnect structure using a Al2 Cu for an integrated circuit chip
JPH09115829A (ja) * 1995-10-17 1997-05-02 Nissan Motor Co Ltd アルミニウム配線部を有する半導体装置およびその製造方法
GB2323475B (en) * 1995-11-21 1999-08-11 Lg Electronics Inc Controlling the generation of hillocks in liquid crystal devices
KR0186206B1 (ko) * 1995-11-21 1999-05-01 구자홍 액정표시소자 및 그의 제조방법
US5918149A (en) * 1996-02-16 1999-06-29 Advanced Micro Devices, Inc. Deposition of a conductor in a via hole or trench
US5582881A (en) * 1996-02-16 1996-12-10 Advanced Micro Devices, Inc. Process for deposition of a Ti/TiN cap layer on aluminum metallization and apparatus
KR100270593B1 (ko) * 1996-06-11 2000-12-01 포만 제프리 엘 부분 중첩 상호 접속 구조 및 그 제조 방법
US6309971B1 (en) 1996-08-01 2001-10-30 Cypress Semiconductor Corporation Hot metallization process
US5956573A (en) * 1997-01-17 1999-09-21 International Business Machines Corporation Use of argon sputtering to modify surface properties by thin film deposition
US5943601A (en) * 1997-04-30 1999-08-24 International Business Machines Corporation Process for fabricating a metallization structure
US6130161A (en) * 1997-05-30 2000-10-10 International Business Machines Corporation Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity
EP0895278A3 (de) * 1997-08-01 2000-08-23 Siemens Aktiengesellschaft Strukturierungsverfahren
JP3500308B2 (ja) 1997-08-13 2004-02-23 インターナショナル・ビジネス・マシーンズ・コーポレーション 集積回路
US6140236A (en) * 1998-04-21 2000-10-31 Kabushiki Kaisha Toshiba High throughput A1-Cu thin film sputtering process on small contact via for manufacturable beol wiring
JP3322305B2 (ja) * 1999-02-25 2002-09-09 日本電気株式会社 半導体装置の製造方法
US6344281B1 (en) * 1999-10-18 2002-02-05 Cypress Semiconductor Corporation Aluminum metallization method and product
US6413863B1 (en) * 2000-01-24 2002-07-02 Taiwan Semiconductor Manufacturing Company Method to resolve the passivation surface roughness during formation of the AlCu pad for the copper process
US6613671B1 (en) * 2000-03-03 2003-09-02 Micron Technology, Inc. Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby
DE10053915C2 (de) * 2000-10-31 2002-11-14 Infineon Technologies Ag Herstellungsverfahren für eine integrierte Schaltung
JP3445971B2 (ja) * 2000-12-14 2003-09-16 富士通株式会社 弾性表面波素子
US6806095B2 (en) 2002-03-06 2004-10-19 Padmapani C. Nallan Method of plasma etching of high-K dielectric materials with high selectivity to underlying layers
US20060252265A1 (en) * 2002-03-06 2006-11-09 Guangxiang Jin Etching high-kappa dielectric materials with good high-kappa foot control and silicon recess control
US7094704B2 (en) * 2002-05-09 2006-08-22 Applied Materials, Inc. Method of plasma etching of high-K dielectric materials
US6902681B2 (en) * 2002-06-26 2005-06-07 Applied Materials Inc Method for plasma etching of high-K dielectric materials
US20040007561A1 (en) * 2002-07-12 2004-01-15 Applied Materials, Inc. Method for plasma etching of high-K dielectric materials
US6855643B2 (en) * 2002-07-12 2005-02-15 Padmapani C. Nallan Method for fabricating a gate structure
US6960306B2 (en) * 2002-07-31 2005-11-01 Infineon Technologies Ag Low Cu percentages for reducing shorts in AlCu lines
JP2005268454A (ja) * 2004-03-17 2005-09-29 Nec Electronics Corp 半導体装置およびその製造方法
US20060102197A1 (en) * 2004-11-16 2006-05-18 Kang-Lie Chiang Post-etch treatment to remove residues
US7368394B2 (en) * 2006-02-27 2008-05-06 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
US20070202700A1 (en) * 2006-02-27 2007-08-30 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
US7846845B2 (en) * 2006-10-26 2010-12-07 Applied Materials, Inc. Integrated method for removal of halogen residues from etched substrates in a processing system
US7655571B2 (en) * 2006-10-26 2010-02-02 Applied Materials, Inc. Integrated method and apparatus for efficient removal of halogen residues from etched substrates
US7946759B2 (en) * 2007-02-16 2011-05-24 Applied Materials, Inc. Substrate temperature measurement by infrared transmission
US20080203056A1 (en) * 2007-02-26 2008-08-28 Judy Wang Methods for etching high aspect ratio features
JP2009021584A (ja) * 2007-06-27 2009-01-29 Applied Materials Inc 高k材料ゲート構造の高温エッチング方法
US20100330805A1 (en) * 2007-11-02 2010-12-30 Kenny Linh Doan Methods for forming high aspect ratio features on a substrate
US8992689B2 (en) 2011-03-01 2015-03-31 Applied Materials, Inc. Method for removing halogen-containing residues from substrate
CN203746815U (zh) 2011-03-01 2014-07-30 应用材料公司 用于处理基板的腔室
US11171008B2 (en) 2011-03-01 2021-11-09 Applied Materials, Inc. Abatement and strip process chamber in a dual load lock configuration
US10453694B2 (en) 2011-03-01 2019-10-22 Applied Materials, Inc. Abatement and strip process chamber in a dual loadlock configuration
US8845816B2 (en) 2011-03-01 2014-09-30 Applied Materials, Inc. Method extending the service interval of a gas distribution plate
US9533332B2 (en) 2011-10-06 2017-01-03 Applied Materials, Inc. Methods for in-situ chamber clean utilized in an etching processing chamber
CN106847737B (zh) 2012-02-29 2020-11-13 应用材料公司 配置中的除污及剥除处理腔室
US8932947B1 (en) 2013-07-23 2015-01-13 Applied Materials, Inc. Methods for forming a round bottom silicon trench recess for semiconductor applications
US9214377B2 (en) 2013-10-31 2015-12-15 Applied Materials, Inc. Methods for silicon recess structures in a substrate by utilizing a doping layer
JP6455335B2 (ja) * 2015-06-23 2019-01-23 三菱電機株式会社 半導体装置
US9831194B1 (en) 2016-07-06 2017-11-28 Globalfoundries Inc. Edge compression layers
US10731210B2 (en) 2017-02-01 2020-08-04 Seagate Technology Llc Fabrication of nanochannel with integrated electrodes for DNA sequencing using tunneling current
US10640827B2 (en) * 2017-02-01 2020-05-05 Seagate Technology Llc Fabrication of wedge shaped electrode for enhanced DNA sequencing using tunneling current
US10889857B2 (en) 2017-02-01 2021-01-12 Seagate Technology Llc Method to fabricate a nanochannel for DNA sequencing based on narrow trench patterning process
US10761058B2 (en) 2017-02-01 2020-09-01 Seagate Technology Llc Nanostructures to control DNA strand orientation and position location for transverse DNA sequencing
US10641726B2 (en) 2017-02-01 2020-05-05 Seagate Technology Llc Fabrication of a nanochannel for DNA sequencing using electrical plating to achieve tunneling electrode gap
US20180259475A1 (en) 2017-03-09 2018-09-13 Seagate Technology Llc Vertical nanopore coupled with a pair of transverse electrodes having a uniform ultrasmall nanogap for dna sequencing
US10752947B2 (en) 2017-03-09 2020-08-25 Seagate Technology Llc Method to amplify transverse tunneling current discrimination of DNA nucleotides via nucleotide site specific attachment of dye-peptide
US10964653B2 (en) 2017-09-28 2021-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a semiconductor device comprising top conductive pads
CN113675344B (zh) * 2021-08-20 2023-09-05 电子科技大学 有机光电探测器用金属电极材料及制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5681952A (en) * 1979-12-07 1981-07-04 Hitachi Ltd Microscopic wiring structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4017890A (en) * 1975-10-24 1977-04-12 International Business Machines Corporation Intermetallic compound layer in thin films for improved electromigration resistance
US4612257A (en) * 1983-05-02 1986-09-16 Signetics Corporation Electrical interconnection for semiconductor integrated circuits
US4673623A (en) * 1985-05-06 1987-06-16 The Board Of Trustees Of The Leland Stanford Junior University Layered and homogeneous films of aluminum and aluminum/silicon with titanium and tungsten for multilevel interconnects
EP0307272A3 (en) * 1987-09-09 1989-07-12 STMicroelectronics, Inc. Aluminum alloy semiconductor interconnections having high purity titanium or niobium barrier layer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5681952A (en) * 1979-12-07 1981-07-04 Hitachi Ltd Microscopic wiring structure

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773917A (en) * 1993-10-27 1998-06-30 Fujitsu Limited Surface acoustic wave device and production process thereof
US5774962A (en) * 1993-10-27 1998-07-07 Fujitsu Limited Process for producing a surface acoustic wave device
USRE38002E1 (en) * 1993-10-27 2003-02-25 Fujitsu Limited Process for providing a surface acoustic wave device
USRE38278E1 (en) * 1993-10-27 2003-10-21 Fujitsu Limited Surface acoustic wave device and production process thereof
JP2006066930A (ja) * 1995-01-03 2006-03-09 Internatl Business Mach Corp <Ibm> 軟金属導体およびその形成方法

Also Published As

Publication number Publication date
EP0395560A3 (en) 1991-01-02
DE69014149T2 (de) 1995-05-24
JPH0752733B2 (ja) 1995-06-05
CA2009247A1 (en) 1990-10-17
EP0395560A2 (en) 1990-10-31
EP0395560B1 (en) 1994-11-17
DE69014149D1 (de) 1994-12-22
US5071714A (en) 1991-12-10

Similar Documents

Publication Publication Date Title
JPH02296334A (ja) 配線構造体の形成方法
CA2009247C (en) Multilayered intermetallic connection for semiconductor devices
US5994217A (en) Post metallization stress relief annealing heat treatment for ARC TiN over aluminum layers
US5920794A (en) Electromigration resistant metallization process microcircuit interconnections with RF-reactively sputtered titanium tungsten and gold
JPS63169045A (ja) 集積回路の相互接続およびその形成方法
US5171642A (en) Multilayered intermetallic connection for semiconductor devices
JP2951636B2 (ja) メタライゼーション構造を製造する方法
JPH08506935A (ja) アルミニウム・ゲルマニウム合金を用いる行路および接点の充填
US20070032075A1 (en) Deposition method for wiring thin film
JP3325720B2 (ja) 半導体装置とその製造方法
KR19990063873A (ko) 집적 회로용 금속 스택의 티타늄과 알루미늄 합금사이의 개선된 인터페이스
US6099701A (en) AlCu electromigration (EM) resistance
JPH01160036A (ja) 半導体装置
JPH07201859A (ja) 配線形成方法および半導体装置
JPH10106972A (ja) 電極配線構造の製造方法
JP3137719B2 (ja) 半導体装置の製造方法
JPH04242960A (ja) 集積回路用配線
JPH11186190A (ja) 半導体装置の製造方法
EP0875923A2 (en) Multilayer metallization structure comprising a group IVA metal
JPH07297189A (ja) 配線膜およびその成膜方法
JPH10308362A (ja) メタライゼーション構造
JPH0355844A (ja) 半導体装置の製造方法
JPH07176531A (ja) 配線構造、及び配線構造の形成方法
JP3510943B2 (ja) 半導体装置の製造方法
JP2003068735A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080605

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080605

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080605

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090605

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100605

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100605

Year of fee payment: 15

EXPY Cancellation because of completion of term