JP2006066930A - 軟金属導体およびその形成方法 - Google Patents

軟金属導体およびその形成方法 Download PDF

Info

Publication number
JP2006066930A
JP2006066930A JP2005295811A JP2005295811A JP2006066930A JP 2006066930 A JP2006066930 A JP 2006066930A JP 2005295811 A JP2005295811 A JP 2005295811A JP 2005295811 A JP2005295811 A JP 2005295811A JP 2006066930 A JP2006066930 A JP 2006066930A
Authority
JP
Japan
Prior art keywords
layer
soft metal
metal
soft
metal conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005295811A
Other languages
English (en)
Other versions
JP4771526B2 (ja
Inventor
Rajiv Vasant Joshi
ラジブ・ヴァサント・ジョシー
Manu Jamnadas Tejwani
マヌ・ジャムナダース・テジワーニー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2006066930A publication Critical patent/JP2006066930A/ja
Application granted granted Critical
Publication of JP4771526B2 publication Critical patent/JP4771526B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】 化学的機械的研磨プロセスで研磨した後でほぼ擦り傷なしの表面が得られるような、その最上部表面の硬度が改善された軟金属導体を提供する。
【解決手段】 その後の化学的機械的研磨ステップで研磨後にほぼ擦り傷なしの表面が得られるように、十分大きい粒子サイズを有する粒子から構成される最上部層を有する、半導体素子に使用するための軟金属導体７８である。導電性軟金属構造の最上部層に軟金属構造の厚さの約２０％以上の粒子サイズを有する金属粒子を付着する。
【選択図】 図５

Description

本発明は、一般的には、半導体素子に使用するための軟金属導体とこのような導体の形成方法に関し、より具体的には、半導体素子に使用するためにその表面層の硬度が改善され、その後の化学的機械的研磨ステップで研磨したときにほぼ擦り傷なしの表面が得られるように表面層が十分な大きさの粒子サイズを有する金属粒子から構成される軟金属導体に関する。
半導体ウェハ上に形成した様々な構成要素をまとめて電気接続するために半導体製造時に金属薄膜が使用されてきた。たとえば、バイア、素子間結線、トレンチなどはこのような応用分野の例の一部にすぎない。このような応用分野には、従来、単体アルミニウムと、アルミニウム−銅などのアルミニウム合金が使用されてきた。アルミニウムとその合金を使用する利点としては、抵抗率の低さ、ＳｉＯ2への付着力の強さ、パターン形成のしやすさ、純度の高さ、材料コストの低さなどがある。
半導体技術に使用した場合、アルミニウムとアルミニウム合金に欠点がないわけではない。このような欠点のうちの２つは、材料が柔らかいために研磨しにくいことと、エレクトロマイグレーション現象により回路障害が発生することである。たとえば、まず絶縁体に事前にエッチングしたトラフ（バイア、溝などのくぼみ部）を金属で充填し、次にトラフ間に付着された金属を研磨（ポリシング）で除去することにより、埋め込み式（象眼式）プロセスで金属薄膜または金属導線が形成されるようなプロセスでは研磨の問題が見られる。軟金属、すなわち、アルミニウム、銅、またはアルミニウム−銅の合金を使用する場合、金属線の表面には研磨プロセスで擦り傷ができる可能性がある。研磨中に金属表面に擦り傷、ポケット、くぼみ、または浸食などの欠陥が形成されると、線抵抗が大幅に増加し、その結果、半導体製造プロセスの歩留まりが低下する。
軟金属の研磨プロセスでできるこのような欠陥を避けるため、金属の表面層の耐摩耗性を改善するために硬質層によるキャッピングが試みられている。しかし、これは、線の厚さが増すにつれてキャパシタンスが高まるという犠牲を払って実施されている。研磨の処理ステップを必要とする軟金属の硬度を改善することは、本質的に困難である。研磨が不十分であると、線またはバイアの抵抗が変動する。
したがって、本発明の一目的は、従来技術の導体および従来技術の方法の欠点を持たず、その最上部表面の硬度が改善された軟金属導体と、それを形成する方法を提供することにある。
本発明の他の目的は、化学的機械的研磨プロセスで研磨した後でほぼ擦り傷なしの表面が得られるような、その最上部表面の硬度が改善された軟金属導体を提供することにある。
本発明の他の目的は、軟金属用の付着プロセスの処理条件を変更するだけで、その最上部表面の硬度が改善された軟金属導体を提供することにある。
本発明の他の目的は、その最上部層に粒子サイズが大きい金属粒子から構成される軟金属層を付着することにより、研磨後にほぼ擦り傷なしの表面を有する軟金属導体を提供することにある。
本発明の他の目的は、導電性軟金属構造の最上部層に約２００ｎｍ以上の軟金属粒子を付着することにより、研磨後にほぼ擦り傷なしの表面を有する導電性軟金属構造を提供することにある。
本発明の他の目的は、導電性軟金属構造の最上部層に軟金属構造の厚さの約２０％以上の粒子サイズを有する金属粒子を付着することにより、半導体素子に使用するための研磨後にほぼ擦り傷なしの表面を有する導電性軟金属構造を提供することにある。
本発明の他の目的は、半導体素子に使用するための研磨後にほぼ擦り傷なしの表面を有し、その表面がそこに付着された大きい粒子サイズの金属粒子からなる厚さが少なくとも約１００ｎｍの層を有するような、導電性軟金属構造を提供することにある。
本発明の他の目的は、物理的蒸着または化学的蒸着技法により、半導体素子に使用するための研磨後にほぼ擦り傷なしの表面を有する軟金属導体を作成する方法を提供することにある。
本発明により、半導体素子に使用するための研磨後にほぼ擦り傷なしの最上部表面を有する軟金属導体とそれを作成する方法が提供される。
好ましい実施例では、軟金属導体の厚さの約２０％以上の粒子サイズを有する粒子から構成される導体の最上部層を付着することにより、軟金属導体が提供される。これは、たとえば、粒子サイズが２００ｎｍ以上の軟金属の粒子によって１００ｎｍ以上の厚さまで軟金属材料の最上部層を付着することによって実施される。粒子が大きいため、その後の化学的機械的研磨プロセスで研磨後にほぼ擦り傷なしの表面が得られるように、軟金属導体の最上部層の硬度が大幅に改善される。ほぼ擦り傷なしということは、１平方センチメートルの面積当たり５つ未満の擦り傷を有する表面が研磨後に得られることを意味する。
代替実施例では、まず、より小さい粒子、すなわち、５０ｎｍ以下の粒子サイズを有する軟金属の層が、６００ｎｍ以上の厚さまで軟金属導体に付着され、次に、２００ｎｍ以上の粒子サイズを有する大きい粒子の最上部層が小さい粒子の層の上に付着される。最上部層の粒子サイズが大きいため、研磨用に擦り傷なしの望ましい表面が得られ、小さい粒子の軟金属の中間層により、熱ボイド問題のない材料の層が得られる。
別の代替実施例では、サイズが２００ｎｍより大きい粒子からなる金属の最下部層と最上部層との間に、サイズが５０ｎｍ未満の小さい粒子を有する軟金属の層が挟まれる。
別の代替実施例では、大きい粒子の軟金属を付着した後で、その軟金属の上に続いてＴｉの層が付着され、Ｔｉ層の上に軟金属が付着される。境界面に付着されたＴｉ層は、その後、４００℃で行われるアニール・プロセスでＴｉ層をＴｉＡｌ3層に転換した後で軟金属導体の耐エレクトロマイグレーション特性を改善するため３０ｎｍ以下の厚さを有する。ＴｉＡｌ3層を通って電流が流れたとき軟金属の原子がＴｉＡｌ3層を介して拡散し、軟金属のエレクトロマイグレーション抵抗を改善する。
本発明は、複数ステップ付着プロセス、すなわち、まず４５０℃で１０〜１５秒間、次に４００℃で２分間、続いて４５０℃で１５〜２０秒間スパッタリングすることにより、研磨後にほぼ擦り傷なしの表面を有する軟金属導体を作成する方法にも関する。最上部層の硬度が改善された軟金属導体が得られる。
本発明は、擦り傷や浸食なしで最適のボリューム除去を得るため、所定の処理パラメータ関係式に従うことにより、軟金属を研磨する方法にも関する。
本発明は、まず低い付着温度で軟金属層を付着し、次に金属の粒子サイズを大きくするためにより高い温度で軟金属層をアニールすることにより、軟金属導体上にほぼ擦り傷なしの表面を形成する方法にも関する。
本発明は、研磨能力が大幅に改善された大きい粒子と小さい粒子の複合構造を有する、半導体素子に使用するための改良された軟金属導体を提供する。研磨を施したときに軟金属が擦り傷や浸食を受けやすいことが分かっている。金属の表面層の粒子サイズを大きくすることにより、軟金属の耐摩耗性が大幅に改善される。この耐摩耗性の改善は、標準的な構造に比べ、少なくとも４〜５倍である。
多層粒子構造は、スパッタリング付着プロセスにより達成することができる。たとえば、第１の層を高温で３０秒未満の間、付着させ、続いて線またはバイアを充填するために低温で処理し、最後に高温で３０秒未満の間、付着する。
アルミニウム、アルミニウム−銅、銅などの軟質で抵抗率の低い金属の耐摩耗性を改善するための構造および方法を開示する。この方法は、１回の付着サイクルで多層粒子構造を達成する。積層順序は、（１）大きい粒子、（２）小さい粒子、（３）大きい粒子にすることができる。下部層と上部層は研磨止めとして機能するのに対し、低温で付着した中間層は熱ボイドの形成を防止するのに役立つ。材料は均質なので、抵抗の損失は発生しない。この構造は、１回の付着サイクルで達成される。すなわち、厚さが１００〜２００ｎｍになるように高温で付着し、次に低温かつ低圧で７００〜８００ｎｍを付着し、最後に高温で１００〜２００ｎｍの厚さを付着する。付着の時間と温度は、熱量がボイド発生温度を十分下回るように調整することができる。また、多層粒子構造は、このような層の急速熱アニール（ＲＴＡ）によって達成することもできる。たとえば、約１００〜３００℃で形成したより小さい粒子を、十分な長さの時間の間、４００℃でアニールして、小さい粒子を２００ｎｍより大きい粒子サイズの粒子に成長させることができる。
多層粒子構造は、２レベル（２段）の軟金属埋め込み構造および単一レベルの軟金属埋め込み構造においてＰＶＤおよびＣＶＤプロセスとその後のアニール技法を使用することにより、作成される。様々な構造とそれに関連する実験プロセスの例を以下に示す。
例１
例１は、本発明の方法による２レベルの軟金属埋め込みバイア構造の形成を示している。まず、乾式エッチング法の１つである反応性イオン・エッチング（ＲＩＥ）を使用して、アルミニウム−銅を付着する前に境界面をきれいにする。図１に示すように、半導体基板（図示せず）上に形成され、すでに反応性イオン・エッチングされた、図１にＭ１として示されている金属層の上に、バイア構造１０が形成される。金属層Ｍ１は、下側のＴｉ層、その上のＡｌ−Ｃｕ層、その上のＴｉ層２２および上側のＴｉＮ層２０からなる。酸化物層１２またはその他の低誘電率無機または有機層を付着し、コロイド・シリカを使用する化学的機械的研磨によって平坦化する。追加の酸化物１４を付着し、次に線およびバイア用のパターンを形成する。次に、ＲＩＥ技法を使用して、金属層Ｍ１に対するバイア領域に開孔を形成する。ＲＩＥ技法は、すでに形成したＭ１層の上のすべての非Ａｌ−Ｃｕ層を除去するための重要なステップである。次に、ＰＶＤプロセスを使用して、３０ｎｍ未満のＴｉの層１６と、Ａｌ−Ｃｕの層１８と、Ｔｉ／ＴｉＮの最終層（図示せず）を順に付着する。Ａｌ−Ｃｕ層の付着は、軟金属層の厚さの少なくとも約２０％の粒子サイズを有する金属粒子を生成することによって実施する。次に、シリカ粒子を含むスラリーと低圧を使用してこの構造を化学的に研磨し、１つのステップで素子間結線とバイアを形成する。
湿式エッチング法を使用して、２レベルの軟金属埋め込み構造用のＡｌ−Ｃｕを付着する前に境界面をきれいにする第２の方法を図２に示す。このバイア構造３０では、まず、緩衝ＨＦ（１０：１）を使用して、Ｍ１層の上のＴｉ／ＴｉＮ層３２および３４をきれいにする。その結果、その後の４００℃で３０分間のアニール中にＴｉＡｌ3層を形成するＴｉ層３２を備えたアンダカット構造が得られる。ただし、Ｍ１層の湿式エッチング域４４の肩部４２では、付着したＴｉの層が非常に薄く、場合によってはほとんど存在しないことに留意されたい。次にＴｉ層４６、Ａｌ−Ｃｕ層３８を付着する。Ｔｉ層４６（その後、４００℃のアニール後にＴｉＡｌ3を形成するもの）はバイアの下だけになる。Ａｌ−Ｃｕを付着するための残りの処理ステップは、乾式エッチング法を使用する上記の例と同じである。Ｔｉ層３２によって形成されるＴｉＡｌ3層の厚さは約３０〜約６０ｎｍになるが、バイアのすぐ下のＴｉ層４６の領域では３０ｎｍ未満になる。
例２
乾式エッチングＲＩＥ技法を使用して、Ａｌ−Ｃｕの付着前に境界面をきれいにすることにより形成した単一レベルの軟金属埋め込み構造を図３に示す。バイア構造５０は、すでに反応性イオン・エッチングを施したＴｉ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮのＭ１層の上に形成されている。酸化物またはその他の低誘電率無機または有機層５４を付着し、コロイド・シリカを使用する化学的機械的研磨によって平坦化する。酸化物層５４には、バイア５０用にパターンを形成する。ＲＩＥ技法を使用して、第１のバイアを開く。ＲＩＥ技法を使用して、すでに形成したＭ１層の上のすべての非Ａｌ−Ｃｕ層を除去することは、重要なステップである。次に、ＰＶＤプロセスを使用して、全体が３０ｎｍ未満の厚さの第１のＴｉ層５８と、次にＡｌ−Ｃｕの層６０とを形成する。これについては図４に示す。Ｔｉ層５８および６８は、その後、４００℃でのアニール後にＴｉＡｌ3を形成する。Ａｌ−Ｃｕ層の付着プロセスを行うと、その結果、軟金属層の厚さの少なくとも約２０％の粒子サイズを有する層が付着される。次に、シリカ粒子を加えたスラリーと低圧を使用して、バイア構造５０を化学的に研磨する。次に、非常に薄い、すなわち、３０ｎｍ未満のＴｉ層６４を下にして層Ｍ２を付着し、パターン形成し、反応性イオン・エッチングを施して、素子間結線構造を形成する。上部のＴｉ層６４は下部のＴｉ層５８より厚くすることができる。ＴｉＮの層６２および６６は、フォトマスク・プロセス用の反射防止膜として形成される。
単一レベルの軟金属埋め込み構造を形成する第２の方法では、湿式エッチング技法を使用して、Ａｌ−Ｃｕを付着する前に境界面をきれいにする。図５に示すバイア構造７０では、緩衝ＨＦ（５０：１）を使用して、層Ｍ１の上部のＴｉ層７２とＴｉＮ層７４をきれいにする。その結果、アンダカット構造が形成されている。Ｔｉ層８２、Ａｌ−Ｃｕ層７８の付着後、Ｔｉ層８２（その後、４００℃で３０分間のアニール後にＴｉＡｌ3を形成するもの）はバイアの下だけになる。Ａｌ−Ｃｕを付着するための残りの処理ステップは、単一レベルの軟金属埋め込み構造の乾式エッチング法で上述したものと同じである。この構造により、電界下でＡｌ−Ｃｕを容易に溶かすことができ、その結果、この構造のエレクトロマイグレーション抵抗が改善される。
湿式エッチングされたキャビティ８４の肩部８０では、Ｔｉ膜が非常に薄いか、ほとんど存在しないことに留意されたい。したがって、肩部８０には、連続したアルミニウム相が存在する。これは、本発明の軟金属導体の耐エレクトロマイグレーション特性をさらに促進するものである。
図１〜５に示す構造に対し、エレクトロマイグレーション抵抗のテストを行った。２レベル構造のエレクトロマイグレーション特性を評価するため、直径１μｍのＡｌ−Ｃｕスタッドで接続された、幅１．４−μｍで長さ３００μｍのＡｌ−２％Ｃｕの線を作成した。電流密度１．２２Ａ／ｃｍ2でエレクトロマイグレーション・テストを行った。障害の基準として、２０％の抵抗シフトを使用する。２レベルのＡｌ−Ｃｕ線／バイア構造をＣＶＤで形成したＷバイア／Ａｌ−Ｃｕ線構造と比較した。Ａｌ−Ｃｕバイアの平均故障間隔は、ＣＶＤで形成したＷスタッドの平均故障間隔より少なくとも１桁の改善されることを示していた。
軟金属導体の耐摩耗性の改善を確認するために一連のテストを行った。たとえば、スパッタリング・プロセスを使用して、アルミニウムと銅を付着し、大きい粒子の構造を形成した。得られたデータは表１に示す。
表１に示すように、ショート・スロー／ロング・スロー・スパッタリング技法を使用することにより、大きい金属粒子を作成することができる。その結果、シート抵抗を維持しながら、歩留まりが大幅に増加する。
表１では、テスト中の基板温度が３０℃に維持されていたことに留意されたい。いずれの場合も、Ａｌ−Ｃｕ膜の厚さは１〜１．５μｍに保たれた。銅についても同じテストを繰り返し、同様の結果が得られた。歩留まり分析のため、総線長が５０ｃｍの櫛状サーペンタイン構造を使用した。ウェハ当たり５０サイトでシート抵抗データを測定した。充填したバイアのアスペクト比は３である。
自然にまたは個別の加熱（ＲＴＡまたはリフロー・プロセスによる）によって付着プロセスの温度を変化させると、粒子サイズをさらに改善し、耐摩耗性／耐ひっかき性を達成することができる。これらのデータについては、表２および３に示す。
表２の場合、テスト中の基板温度は４００〜４７５℃に維持されている。歩留まり分析データは、総線長が５０ｃｍの櫛状サーペンタイン構造によって求める。ウェハ当たり５０サイトに基づいて平均シート抵抗を測定した。充填後のアスペクト比は４である。
表３に示すサンプルの基板温度は４７５〜５５０℃に維持されている。歩留まり分析データは、総線長が５０ｃｍの櫛状サーペンタイン構造によって求めた。ウェハ当たり５０サイトに基づいて平均シート抵抗を測定した。充填後のアスペクト比は２である。
サンプルを溶融温度まで加熱するか、または急速熱アニール（ＲＴＡ）技法を使用して表面層を大きい粒子に転換すると、サンプルの耐摩耗性／耐ひっかき性をさらに改善できることが分かった。これらのデータは表４に示す。
表４に示すように、約１００℃で３通りの圧力を使用して薄膜を付着し、次に、５８０℃の炉で５分間加熱し、接点／トレンチに金属を充填する。別の実験では、ＲＴＡ技法を使用して６００℃で２分間、薄膜を加熱した。歩留まり分析データは、総線長が５０ｃｍの櫛状サーペンタイン構造によって求める。ウェハ当たり５０サイトに基づいて平均シート抵抗を測定する。充填後のアスペクト比は２である。
Ａｌ−ＣｕやＣｕなどの金属には、２ステップ・プロセスも使用する。まず、約１００〜３００℃の温度で金属を付着し、高アスペクト比のバイア（すなわち、２〜３）を充填する。次に、これを約４００℃の温度まで加熱し、粒子サイズを大きくする。次に、研磨プロセスを実行して、耐ひっかき性が増したことを確認する。
Ａｌ−ＣｕおよびＣｕの付着の際に蒸着、コリメーション、ＣＶＤなどのその他の付着技法も使用したが、同様の望ましい結果が達成された。
たとえば、Ａｌ2Ｏ3、シリカ、窒化ケイ素など、様々な硬度を有する粒子をスラリーに入れて使用することにより、すべての研磨実験を行った。所定の関係を使用して、Ａｌ−ＣｕおよびＣｕなどの軟質層を研磨することにより、研磨プロセスを行った。
ｄＶ／ｄｔ＝ＫＡＲpdＨpＶcＧp／ＨmＧm
式中、ｐはスラリー内の粒子を示し、ｍは軟金属を示し、ｐｄはパッドを示し、ｃはチャックまたはウェハ・ホルダを示す。ｄＶ／ｄｔは、金属ボリュームを除去する割合である。Ｈは硬度であり、Ａは露出した金属の面積であり、Ｇは粒子サイズであり、Ｒは粗さであり、Ｋは粒子間の化学結合、金属、パッド、ｐＨ係数などに依存する定数であり、Ｖcはチャックの速度である。
様々な粒子サイズを有する軟金属の研磨時間に対する抵抗データを示したグラフを図６に示す。均質粒子構造を有する第１の層を作成し、耐摩耗性を評価し、標準のＡｌ−Ｃｕ構造と比較する。図６に示すように、研磨速度は均質粒子構造を有する構造について求める。粒子サイズが大きくなるにつれ、軟金属の耐摩耗性も大きくなることを示す、予期せぬ結果が得られる。このような多層粒子構造の組合せを形成して研磨し、バイアを形成する。
まとめとして、本発明の構成に関して以下の事項を開示する。
（１）半導体素子に使用するための軟金属導体において、
Ａｌ、ＣｕおよびＡｇから成るグループから選択された単金属材料、または、Ａｌ、ＣｕおよびＡｇから成るグループから選択された２元合金材料もしくは３元合金材料から成る第１の軟金属層と、
前記第１の軟金属層の上に形成され、厚さが３０ｎｍ未満の第１のＴｉ層と、
Ａｌ、ＣｕおよびＡｇから成るグループから選択された単金属材料、または、Ａｌ、ＣｕおよびＡｇから成るグループから選択された２元合金材料もしくは３元合金材料から成り、前記第１のＴｉ層の上に形成された第２の軟金属層であって、当該第２の軟金属層の厚さの２０％以上の粒子サイズの金属粒子をその最上層に有する第２の軟金属層と、
前記第２の軟金属層の上にある第２のＴｉ層とを含み、
室温より高い温度でアニールしたときに、２つの軟金属層の間に挟まれた少なくとも前記第１のＴｉ層がＴｉＡｌ３に転換させ、電流が前記第１のＴｉ層を通過するときに前記ＴｉＡｌ３を通しての前記軟金属の原子の拡散を生じさせることにより、前記軟金属導体のエレクトロマイグレーション抵抗を改善した軟金属導体。
（２）前記第２のＴｉ層が３０ｎｍ未満の厚さを有することを特徴とする上記（１）に記載の軟金属導体。
（３）前記第１のＴｉ層が、バイアの最下部に位置することを特徴とする上記（２）に記載の軟金属導体。
２レベル埋め込み構造の本発明の軟金属導体を示す図である。 境界面にＴｉＡｌ3が形成されている最終の２レベル埋め込み構造の本発明の軟金属導体を示す図である。 単一レベル埋め込み構造の本発明の軟金属導体を示す図である。 境界面にＴｉ層とＴｉＮ層が付着している単一レベル埋め込み構造の本発明の軟金属導体を示す図である。 境界面にＴｉＡｌ3が形成されている最終の単一レベル埋め込み構造の本発明の軟金属導体を示す図である。 様々な粒子サイズを有する表面について表面抵抗と研磨時間との依存関係を示すグラフである。
符号の説明
１０ バイア構造
１２ 酸化物層
１４ 酸化物
１６ Ｔｉの層
１８ Ａｌ−Ｃｕの層
２０ ＴｉＮの層
Ｍ１ Ｔｉ／Ａｌ−Ｃｕ／Ｔｉの層
Ｍ２ Ｔｉ／Ａｌ−Ｃｕ／Ｔｉの層

Claims (3)

  1. 半導体素子に使用するための軟金属導体において、
    Ａｌ、ＣｕおよびＡｇから成るグループから選択された単金属材料、または、Ａｌ、ＣｕおよびＡｇから成るグループから選択された２元合金材料もしくは３元合金材料から成る第１の軟金属層と、
    前記第１の軟金属層の上に形成され、厚さが３０ｎｍ未満の第１のＴｉ層と、
    Ａｌ、ＣｕおよびＡｇから成るグループから選択された単金属材料、または、Ａｌ、ＣｕおよびＡｇから成るグループから選択された２元合金材料もしくは３元合金材料から成り、前記第１のＴｉ層の上に形成された第２の軟金属層であって、当該第２の軟金属層の厚さの２０％以上の粒子サイズの金属粒子をその最上層に有する第２の軟金属層と、
    前記第２の軟金属層の上にある第２のＴｉ層とを含み、
    室温より高い温度でアニールしたときに、２つの軟金属層の間に挟まれた少なくとも前記第１のＴｉ層がＴｉＡｌ３に転換させ、電流が前記第１のＴｉ層を通過するときに前記ＴｉＡｌ３を通しての前記軟金属の原子の拡散を生じさせることにより、前記軟金属導体のエレクトロマイグレーション抵抗を改善した軟金属導体。
  2. 前記第２のＴｉ層が３０ｎｍ未満の厚さを有することを特徴とする請求項１に記載の軟金属導体。
  3. 前記第１のＴｉ層が、バイアの最下部に位置することを特徴とする請求項２に記載の軟金属導体。
JP2005295811A 1995-01-03 2005-10-11 軟金属導体 Expired - Lifetime JP4771526B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/367,565 US6285082B1 (en) 1995-01-03 1995-01-03 Soft metal conductor
US367565 2003-02-15

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP7340833A Division JPH08236481A (ja) 1995-01-03 1995-12-27 軟金属導体およびその形成方法

Publications (2)

Publication Number Publication Date
JP2006066930A true JP2006066930A (ja) 2006-03-09
JP4771526B2 JP4771526B2 (ja) 2011-09-14

Family

ID=23447700

Family Applications (4)

Application Number Title Priority Date Filing Date
JP7340833A Pending JPH08236481A (ja) 1995-01-03 1995-12-27 軟金属導体およびその形成方法
JP2003091887A Expired - Lifetime JP4215546B2 (ja) 1995-01-03 2003-03-28 軟金属導体およびその形成方法
JP2005295811A Expired - Lifetime JP4771526B2 (ja) 1995-01-03 2005-10-11 軟金属導体
JP2008106417A Expired - Lifetime JP5132400B2 (ja) 1995-01-03 2008-04-16 軟金属導体およびその形成方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP7340833A Pending JPH08236481A (ja) 1995-01-03 1995-12-27 軟金属導体およびその形成方法
JP2003091887A Expired - Lifetime JP4215546B2 (ja) 1995-01-03 2003-03-28 軟金属導体およびその形成方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008106417A Expired - Lifetime JP5132400B2 (ja) 1995-01-03 2008-04-16 軟金属導体およびその形成方法

Country Status (6)

Country Link
US (4) US6285082B1 (ja)
EP (1) EP0721216B1 (ja)
JP (4) JPH08236481A (ja)
KR (1) KR100239027B1 (ja)
DE (1) DE69517295T2 (ja)
TW (1) TW351833B (ja)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8352400B2 (en) 1991-12-23 2013-01-08 Hoffberg Steven M Adaptive pattern recognition based controller apparatus and method and human-factored interface therefore
AU7245396A (en) * 1995-09-29 1997-04-17 Intel Corporation Metal stack for integrated circuit having two thin layers of titanium with dedicated chamber depositions
US6429120B1 (en) * 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
KR19980032463A (ko) * 1996-10-03 1998-07-25 윌리엄비.켐플러 개선된 전자이주 능력을 위한 비아(ｖｉａ) 패드와 캡
GB2347267B (en) * 1998-02-20 2001-05-02 Lg Lcd Inc A liquid crystal display
US6433428B1 (en) * 1998-05-29 2002-08-13 Kabushiki Kaisha Toshiba Semiconductor device with a dual damascene type via contact structure and method for the manufacture of same
JP2000216264A (ja) * 1999-01-22 2000-08-04 Mitsubishi Electric Corp Ｃｍｏｓ論理回路素子、半導体装置とその製造方法およびその製造方法において用いる半導体回路設計方法
US7966078B2 (en) 1999-02-01 2011-06-21 Steven Hoffberg Network media appliance system and method
CN1199254C (zh) * 1999-06-28 2005-04-27 尤纳克西斯巴尔策斯公司 部件及其制造方法
US6352620B2 (en) * 1999-06-28 2002-03-05 Applied Materials, Inc. Staged aluminum deposition process for filling vias
US7071557B2 (en) * 1999-09-01 2006-07-04 Micron Technology, Inc. Metallization structures for semiconductor device interconnects, methods for making same, and semiconductor devices including same
US6440849B1 (en) * 1999-10-18 2002-08-27 Agere Systems Guardian Corp. Microstructure control of copper interconnects
US6420262B1 (en) * 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
US7211512B1 (en) * 2000-01-18 2007-05-01 Micron Technology, Inc. Selective electroless-plated copper metallization
US7262130B1 (en) * 2000-01-18 2007-08-28 Micron Technology, Inc. Methods for making integrated-circuit wiring from copper, silver, gold, and other metals
US6376370B1 (en) 2000-01-18 2002-04-23 Micron Technology, Inc. Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy
US6413863B1 (en) * 2000-01-24 2002-07-02 Taiwan Semiconductor Manufacturing Company Method to resolve the passivation surface roughness during formation of the AlCu pad for the copper process
US6613671B1 (en) * 2000-03-03 2003-09-02 Micron Technology, Inc. Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby
AU2001247109A1 (en) * 2000-04-27 2001-11-12 Nutool, Inc. Conductive structure for use in multi-level metallization and process
US6261963B1 (en) * 2000-07-07 2001-07-17 Advanced Micro Devices, Inc. Reverse electroplating of barrier metal layer to improve electromigration performance in copper interconnect devices
US6703308B1 (en) 2001-11-26 2004-03-09 Advanced Micro Devices, Inc. Method of inserting alloy elements to reduce copper diffusion and bulk diffusion
US6835655B1 (en) 2001-11-26 2004-12-28 Advanced Micro Devices, Inc. Method of implanting copper barrier material to improve electrical performance
US7696092B2 (en) * 2001-11-26 2010-04-13 Globalfoundries Inc. Method of using ternary copper alloy to obtain a low resistance and large grain size interconnect
US6943105B2 (en) * 2002-01-18 2005-09-13 International Business Machines Corporation Soft metal conductor and method of making
US6861349B1 (en) 2002-05-15 2005-03-01 Advanced Micro Devices, Inc. Method of forming an adhesion layer with an element reactive with a barrier layer
US6727172B1 (en) 2002-06-12 2004-04-27 Taiwan Semiconductor Manufacturing Company Process to reduce chemical mechanical polishing damage of narrow copper lines
US6977437B2 (en) * 2003-03-11 2005-12-20 Texas Instruments Incorporated Method for forming a void free via
US6958540B2 (en) * 2003-06-23 2005-10-25 International Business Machines Corporation Dual damascene interconnect structures having different materials for line and via conductors
US6972252B1 (en) * 2003-08-25 2005-12-06 Novellus Systems, Inc. Method of improving adhesion between two dielectric films
US20050070097A1 (en) * 2003-09-29 2005-03-31 International Business Machines Corporation Atomic laminates for diffusion barrier applications
US7169706B2 (en) * 2003-10-16 2007-01-30 Advanced Micro Devices, Inc. Method of using an adhesion precursor layer for chemical vapor deposition (CVD) copper deposition
US7700477B2 (en) * 2004-02-24 2010-04-20 Panasonic Corporation Method for fabricating semiconductor device
DE102004021239B4 (de) * 2004-04-30 2017-04-06 Infineon Technologies Ag Lange getemperte integrierte Schaltungsanordnungen und deren Herstellungsverfahren
JP2006156716A (ja) * 2004-11-30 2006-06-15 Renesas Technology Corp 半導体装置およびその製造方法
US7253097B2 (en) * 2005-06-30 2007-08-07 Chartered Semiconductor Manufacturing, Ltd. Integrated circuit system using dual damascene process
WO2007020805A1 (en) * 2005-08-12 2007-02-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7187179B1 (en) 2005-10-19 2007-03-06 International Business Machines Corporation Wiring test structures for determining open and short circuits in semiconductor devices
JP5014632B2 (ja) * 2006-01-13 2012-08-29 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US7510323B2 (en) * 2006-03-14 2009-03-31 International Business Machines Corporation Multi-layered thermal sensor for integrated circuits and other layered structures
JP4863746B2 (ja) * 2006-03-27 2012-01-25 富士通株式会社 半導体装置およびその製造方法
US7678717B2 (en) * 2006-05-10 2010-03-16 Precision Fabrics Group, Inc. Composite upholstery fabric panels with enlarged graphite intumescent particles
US7569475B2 (en) * 2006-11-15 2009-08-04 International Business Machines Corporation Interconnect structure having enhanced electromigration reliability and a method of fabricating same
JP5175476B2 (ja) * 2007-02-28 2013-04-03 三洋電機株式会社 回路装置の製造方法
TWI339444B (en) * 2007-05-30 2011-03-21 Au Optronics Corp Conductor structure, pixel structure, and methods of forming the same
JP2009000236A (ja) * 2007-06-20 2009-01-08 Olympus Medical Systems Corp 画像生成装置
US7732922B2 (en) * 2008-01-07 2010-06-08 International Business Machines Corporation Simultaneous grain modulation for BEOL applications
US8617982B2 (en) 2010-10-05 2013-12-31 Novellus Systems, Inc. Subtractive patterning to define circuit components
CN103022000B (zh) * 2011-09-27 2015-04-29 中芯国际集成电路制造(上海)有限公司 平面电感器及其制造方法、半导体器件及其制造方法
JP2013077711A (ja) * 2011-09-30 2013-04-25 Sony Corp 半導体装置および半導体装置の製造方法
US8710660B2 (en) * 2012-07-20 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid interconnect scheme including aluminum metal line in low-k dielectric
US8916448B2 (en) 2013-01-09 2014-12-23 International Business Machines Corporation Metal to metal bonding for stacked (3D) integrated circuits
CN104952786B (zh) * 2014-03-25 2018-07-10 中芯国际集成电路制造(上海)有限公司 电互连结构及其形成方法
US9899234B2 (en) 2014-06-30 2018-02-20 Lam Research Corporation Liner and barrier applications for subtractive metal integration
US10170425B2 (en) 2014-11-12 2019-01-01 International Business Machines Corporation Microstructure of metal interconnect layer
US10381263B1 (en) * 2018-05-04 2019-08-13 International Business Machines Corporation Method of forming via contact with resistance control
US10373866B1 (en) 2018-05-04 2019-08-06 International Business Machines Corporation Method of forming metal insulator metal capacitor with extended capacitor plates

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0287554A (ja) * 1988-09-22 1990-03-28 Nec Corp 半導体装置の多層配線
JPH02296334A (ja) * 1989-04-17 1990-12-06 Internatl Business Mach Corp <Ibm> 配線構造体の形成方法
JPH0423319A (ja) * 1990-05-14 1992-01-27 Nec Corp 半導体装置とその製造方法
JPH06252272A (ja) * 1992-12-28 1994-09-09 Sony Corp 半導体装置及びその製造方法
JPH06333927A (ja) * 1993-03-24 1994-12-02 Kawasaki Steel Corp 半導体集積回路の配線構造体及びその製造方法
JPH06346240A (ja) * 1993-06-11 1994-12-20 Kawasaki Steel Corp 薄膜の形成方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1257875B (de) * 1966-02-11 1968-01-04 Standard Elektrik Lorenz Ag Fernsprechnebenstellenanlage, insbesondere fuer Hotelbetrieb oder Krankenhaeuser, bei der im Besetztfall ein Wartevorgang einleitbar ist
US3790870A (en) * 1971-03-11 1974-02-05 R Mitchell Thin oxide force sensitive switches
US4990410A (en) 1988-05-13 1991-02-05 Toshiba Tungaloy Co., Ltd. Coated surface refined sintered alloy
JPH02137230A (ja) * 1988-11-17 1990-05-25 Nec Corp 集積回路装置
JPH02301143A (ja) * 1989-05-15 1990-12-13 Sharp Corp 配線層の形成方法
JP2839579B2 (ja) * 1989-10-02 1998-12-16 株式会社東芝 半導体装置及びその製造方法
US5143820A (en) 1989-10-31 1992-09-01 International Business Machines Corporation Method for fabricating high circuit density, self-aligned metal linens to contact windows
WO1991017284A1 (en) 1990-04-30 1991-11-14 International Business Machines Corporation Apparatus for low temperature cvd of metals
JPH0472733A (ja) 1990-07-13 1992-03-06 Sharp Corp 半導体装置の製造方法
US5173442A (en) 1990-07-23 1992-12-22 Microelectronics And Computer Technology Corporation Methods of forming channels and vias in insulating layers
KR960001601B1 (ko) * 1992-01-23 1996-02-02 삼성전자주식회사 반도체 장치의 접촉구 매몰방법 및 구조
JP2626927B2 (ja) * 1990-10-17 1997-07-02 三菱電機株式会社 半導体装置
US5266446A (en) 1990-11-15 1993-11-30 International Business Machines Corporation Method of making a multilayer thin film structure
JPH04188624A (ja) * 1990-11-19 1992-07-07 Matsushita Electric Ind Co Ltd 半導体集積回路の配線形成方法
JPH04363024A (ja) * 1990-11-30 1992-12-15 Toshiba Corp 半導体装置の製造方法
US5345108A (en) * 1991-02-26 1994-09-06 Nec Corporation Semiconductor device having multi-layer electrode wiring
US5175125A (en) * 1991-04-03 1992-12-29 Chartered Semiconductor Manufacturing Ltd. Pte Method for making electrical contacts
KR960005248B1 (ko) * 1991-10-24 1996-04-23 마쯔시다덴기산교 가부시기가이샤 반도체기억장치 및 그 제조방법
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5262354A (en) * 1992-02-26 1993-11-16 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
JPH0629405A (ja) 1992-07-10 1994-02-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5288665A (en) * 1992-08-12 1994-02-22 Applied Materials, Inc. Process for forming low resistance aluminum plug in via electrically connected to overlying patterned metal layer for integrated circuit structures
US5358901A (en) * 1993-03-01 1994-10-25 Motorola, Inc. Process for forming an intermetallic layer
US5356836A (en) * 1993-08-19 1994-10-18 Industrial Technology Research Institute Aluminum plug process
US5442235A (en) * 1993-12-23 1995-08-15 Motorola Inc. Semiconductor device having an improved metal interconnect structure
US5672545A (en) * 1994-08-08 1997-09-30 Santa Barbara Research Center Thermally matched flip-chip detector assembly and method
US5565707A (en) * 1994-10-31 1996-10-15 International Business Machines Corporation Interconnect structure using a Al2 Cu for an integrated circuit chip
US5523259A (en) * 1994-12-05 1996-06-04 At&T Corp. Method of forming metal layers formed as a composite of sub-layers using Ti texture control layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0287554A (ja) * 1988-09-22 1990-03-28 Nec Corp 半導体装置の多層配線
JPH02296334A (ja) * 1989-04-17 1990-12-06 Internatl Business Mach Corp <Ibm> 配線構造体の形成方法
JPH0423319A (ja) * 1990-05-14 1992-01-27 Nec Corp 半導体装置とその製造方法
JPH06252272A (ja) * 1992-12-28 1994-09-09 Sony Corp 半導体装置及びその製造方法
JPH06333927A (ja) * 1993-03-24 1994-12-02 Kawasaki Steel Corp 半導体集積回路の配線構造体及びその製造方法
JPH06346240A (ja) * 1993-06-11 1994-12-20 Kawasaki Steel Corp 薄膜の形成方法

Also Published As

Publication number Publication date
DE69517295T2 (de) 2000-12-21
TW351833B (en) 1999-02-01
KR960030335A (ko) 1996-08-17
KR100239027B1 (ko) 2000-01-15
JPH08236481A (ja) 1996-09-13
JP4771526B2 (ja) 2011-09-14
EP0721216A2 (en) 1996-07-10
JP2004006768A (ja) 2004-01-08
US6335569B1 (en) 2002-01-01
US20020096768A1 (en) 2002-07-25
JP4215546B2 (ja) 2009-01-28
JP5132400B2 (ja) 2013-01-30
EP0721216B1 (en) 2000-05-31
US6285082B1 (en) 2001-09-04
EP0721216A3 (ja) 1996-08-14
DE69517295D1 (de) 2000-07-06
JP2008182269A (ja) 2008-08-07
US6030895A (en) 2000-02-29

Similar Documents

Publication Publication Date Title
JP4771526B2 (ja) 軟金属導体
US6391777B1 (en) Two-stage Cu anneal to improve Cu damascene process
US6399486B1 (en) Method of improved copper gap fill
CN100481380C (zh) 半导体元件中内连线结构的制造方法
US5668055A (en) Method of filling of contact openings and vias by self-extrusion of overlying compressively stressed matal layer
TW448538B (en) Interconnect structure of semiconductor device and method for manufacturing same
JP2001313371A (ja) 金属キャパシタおよびその形成方法
US6465376B2 (en) Method and structure for improving electromigration of chip interconnects
US6674168B1 (en) Single and multilevel rework
US20060199386A1 (en) Semiconductor device with low-resistance inlaid copper/barrier interconnects and method for manufacturing the same
US20060264048A1 (en) Interconnect Structure Diffusion Barrier With High Nitrogen Content
JP4949551B2 (ja) 銅相互接続の電気移動耐性が改善されるように調整されたバリヤー層
KR20000012027A (ko) 반도체장치의제조방법
JP2000269334A (ja) 配線膜の形成方法
JP3816091B1 (ja) 半導体装置及びその製造方法
US6943105B2 (en) Soft metal conductor and method of making
US6200894B1 (en) Method for enhancing aluminum interconnect properties
JP2005038999A (ja) 半導体装置の製造方法
JP2000150515A (ja) 半導体装置の製造方法
JPH09186158A (ja) 軟金属導体およびその形成方法
TW445582B (en) Method of manufacturing metal conductive wire
TWI222392B (en) Method to prevent copper CMP dishing
JP2000340565A (ja) 半導体集積回路装置およびその製造方法
JP2003124216A (ja) 配線用シード膜および半導体装置の配線方法
JPH1140516A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110614

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20110614

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110620

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

EXPY Cancellation because of completion of term