JPH08506935A - アルミニウム・ゲルマニウム合金を用いる行路および接点の充填 - Google Patents
アルミニウム・ゲルマニウム合金を用いる行路および接点の充填Info
- Publication number
- JPH08506935A JPH08506935A JP6518954A JP51895494A JPH08506935A JP H08506935 A JPH08506935 A JP H08506935A JP 6518954 A JP6518954 A JP 6518954A JP 51895494 A JP51895494 A JP 51895494A JP H08506935 A JPH08506935 A JP H08506935A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- deposited
- temperature
- alloy
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53219—Aluminium alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Vapour Deposition (AREA)
Abstract
(57)【要約】
サブミクロンバイアスをAlで充填する多段階方法に、約150℃の温度でスパッタリング蒸着される約1000ÅのAlの初期蒸着が包含されている。次いで、150℃以下で約1000ÅのAl−Ge合金の層が蒸着される。Geを伴わないAlの第3層が、約150℃の温度で蒸着される。約1000Åが蒸着される。全体で5000〜15000ÅのAlを蒸着すべく450℃〜500℃で行われる最終Al蒸着がこれに続く。150℃という比較的に低い温度でのAlの2つの蒸着は、Geが析出することを防止し、かつまた蒸着された金属の全体的な融点を上昇させる層内にGeが蒸着することを可能にさせるので、次の更に高い処理温度において、金属がバイアの表面でディウェッティングすることはない。
Description
【発明の詳細な説明】
アルミニウム・ゲルマニウム合金を用いる行路および接点の充填
発明の背景
集積回路の能動切換素子は、物理蒸着、化学蒸着および蒸発等の各種方法で蒸
着された金属線により相互連結される。一般に集積回路内に、クロスオーバ(絶
縁交差)を許容する幾つかのレベル(高さ水準)で金属線が用いられる。或る位
置では、異なるレベルの線間で導電接続が行われる。斯かる位置は、バイアス(
垂直方向すなわち高さ方向での導電接続部)と称される。サブミクロン寸法への
集積回路の趨勢により、バイアスおよび接点が、極度のアスペクト比やサイズに
なる。サブミクロンのバイアスおよび接点を導電金属で充填することは極めて困
難である。しかし、極度の注意を払わなければ空隙が残存し、ウェーハを廃棄し
なければならなくなる。
相互連結するバイアスおよび接点を充填する材料として、アルミニウム(Al
)の利用が提案されている。スパッタリング蒸着されたAlを温度約450℃で
移動させるために表面拡散が用いられる。このことは、例えば米国特許第499
4162号に開示されている。これには、拡散し続けるよう、続いて蒸着される
材料のため、連続的な高品質の拡散経路を提供する低温シード(種(たね)材)
層が用いられる。主要点への効率的な表面拡散を可能にさせる高温低蒸着速度段
階が、高温高蒸着速度段階に先立って採用される。
照準化された(collimated)Alのスパッタリング蒸着は、例えば、米国特許
第4824544号、米国特許第4717462号および米国特許第47240
60号に開示される如く周知である。前記特許第4717462号および同第4
724060号は特に比較的に高いアスペクト比を有するバイアスを充填すべく
、スパッタリング蒸着されたAlの照準を用いている。
バイア(バイアスは複数のバイアから成る)充填のための機構としてのバルク
拡散もまた、1992年刊行のVMIC会議録の中の、スガノ等による「クォー
タ・ミクロン・ホール・フィリング・ウイズ・SiN・サイドウォールズ・バイ
・Al・ハイ・テンペレチュア・スパッタリング(Quarter Micron Hole Fillin
g With SiN Sidewalls By Al High Temperature Sputtering)」により提言され
ている。スガノ・プロセスによれば、バイア充填に対する駆動力は、チタン(T
i)表層と蒸着されたAlとの間の界面である。このプロセスは、バイアの側壁
上に連続的かつ高品質のTi表面層の存在を必要とする。
米国特許第4970176号には、最初の温度におけるAlの比較的に厚い層
の蒸着と、その後の、更に高い温度におけるAlの薄層の蒸着とが開示されてい
る。その明細書には、温度上昇が、粒成長および再結晶によりAlをリフロー(
reflow)させるべく作用することが示されている。明細書に示される如く、バイ
アの充填は、その底部から始まり、頂部に到る。本出願がなされた際、バイアス
のサイズは通常1μより大きかった。
低温におけるスパッタリング蒸着Alは段差部の被覆の信頼性を向上させるが
、それは、全体的な段階の適用範囲の徹底的損失の下においてである。これは、
300℃未満の温度における微々たるAl流動性の結果である。より低い融点の
Al合金は、かなりの流動性に必要な温度を低下させるために用いることができ
る。しかし、この種の合金を用いることに伴い、幾つかの問題がある。これらの
合金は、その融点が低いため、次のプロセス段階の温度に耐えることができない
。また、Al・ゲルマニウム(Ge)合金中のGeは、抵抗の増大を促進する傾
向がある。
発明の要約
本発明は、Alのスパッタリング蒸着によってバイアスおよび接点を効果的に
確実に充填することができるという認識を前提とするものである。
更に本発明には、低温での薄層Alの最初の蒸着を含む多段階蒸着が用いられ
ている。この後、薄層Al−Ge合金の蒸着が行われ、さらにまた低温での第2
層Alの蒸着が行われる。その後さらに、比較的に高い温度での最終Al蒸着が
行われ、それにより、蒸着されたAlの表面拡散が生じる。
この多層蒸着プロセスを用いることによりバイアや接点の表面のディウェッテ
ィング(dewetting:それまで濡れていた面からロウ材等が退く現象)が回避さ
れ、しかも、充填されたバイアや接点をもたらしつつ蒸着層の表面拡散が生起さ
れる。
本発明の諸目的および諸利点は、次の詳細な説明にかんがみて更に理解される
であろう。
詳細な説明
本発明は、特に、アスペクト比(即ち高さ/直径比)が約1〜約4のサブミク
ロン直径を有するバイアス(行路)および接点を充填する方法である。本発明を
実施する場合は、1〜約0.1μ(一般には1〜約0.3μ)の直径を有するバ
イアスおよび接点を充填することができる。本発明の目的のため、バイアスおよ
び接点をまとめて、単にバイアスと称する。
本発明は4段階プロセスである。第1段階においては、Alの薄層が低温でス
パッタリング蒸着される。第2段階においては、Al−Ge合金層が、同じく低
温でスパッタリング蒸着される。次いで、Alの第3層が同じく低温で蒸着され
る。この後、高温でのAlの厚い層の蒸着が行われる。蒸着されたAl層の表面
拡散およびその平坦化を可能にするため、最終温度は約500℃に維持される。
本発明においてコーティングされるバイアスを含む基板には、けい素基板、三
ふっ化ほう素、ドーピングされたシリカ基板、石英基板および砒化ガリウム基板
が包含される。100%のAlならびに、Al−Si(1%)−Cu(0.5%
)、Al−Cu(1%)およびAl−Ti(0.15%)でAl層を形成するこ
とができる。
Alの薄層の最初の蒸着は150℃未満で行われ、約1000Å以下が付加さ
れる。
第2段階においてはAl−Ge合金が蒸着される。Al−Ge合金は、1〜5
重量%のGeを含有するAl−Ge、Al−Si−Ge、Al−Cu−Si−G
eを包含するものとする。このAl−Ge合金は、同じく150℃以下の比較的
低温で蒸着される。約1000ÅのAl−Ge合金が蒸着される。
第3段階においては、同じく約1000Å以下のAlまたは(Geを含まない
)Al合金が、約150℃の低速で蒸着される。約1000Åの材料が蒸着され
た後、温度が約500℃に高められ、約5000〜15000ÅのAlが蒸着さ
れる。
最初の、Al層、Al−Ge層および後続Al層の3蒸着の場合には、これら
の蒸着の全てを、コリメータ(collimator)の援助を必要とし若しくは必要とせ
ずに行うことができる。Al層の間にAl−Ge層を挟むと、Geの析出を低減
または除去することができる。更に、次のプロセス作用においてはGeがこれら
のAl層内に移動し、それによりその溶融温度が上昇し、Alの連続蒸着が続く
際のディウェッティングの可能性が低減する。
本発明の多段階蒸着は、望ましくは、エッチング室と少なくとも3つのスパッ
タリング室とを包含する多室スパッタリング・ユニット内で行われる。この種の
1つの機構が、矢張り米国特許第4994162号に関連する、マティリアルズ
・リサーチ・コーポレイションにより販売されているエクリプス印のスパッタリ
ング・システムである。商業的に入手可能なその他のシステムも同様に適してい
る。
第1室においては、表面の不純物を除去するため、基板またはウェーハがAr
ガスで当初にエッチングされる。基板の加熱もまた、ガス発生の解消に役立つ。
これは選択自由であるが望ましい。次いで基板は第2室へ移送され、望むならば
、そこでバリヤ層を付加することができる。TiやWのみならず窒化Zrや酸化
Ruのバリヤ層もあるが、好適なバリヤ層は窒化チタンである。一般にバリヤ層
の厚さは約1000Åであろう。
次にはウェーハが、望むならば、コリメータを包含し若しくは包含し得ない第
3室へ移送される。コリメータが使用される場合、1〜2のアスペクト比を有す
るものが好ましい。コリメータは矢張り、必要とされなくても望ましいものであ
る。この段階では、Al、またはGeを包含しないAl合金が、150℃未満の
温度でスパッタリング蒸着される。目標上に付加される電力は約10〜15kW
であり、約1000ÅのAlが蒸着されるまでこれが継続される。次いでウェー
ハは、Al−Ge合金が蒸着される第3室へ移送される。蒸着は、目標上への1
0〜15kWの付加電力を以て、同じく150℃未満で行われる。これは、望む
ならば、コリメータを用いて行うこともできる。
1000ÅのAl−Ge合金が蒸着された後、ウェーハが第4室へ移送され(
または第1合金室へ戻され)、そこでAl、またはGe以外のものを包有するA
l合金が蒸着される。一般に、第3室におけるウェーハの初期温度は約150
℃である。再び、10〜15kWの付加電力により約1000ÅのAlが蒸着さ
れる。この初期蒸着の完了と同時に、最終Al蒸着が生起するにつれ、ウェーハ
の温度が約400〜500℃まで上昇する。この温度は、背面ガスでの作用によ
り増大される。一般にこの最終蒸着の場合、付加電力は矢張り5〜15kWとな
る。望むならば300〜400Vのバイアス電圧を付加することができるが、必
要ではない。蒸着がいったん完了すると、平坦化のためのAlのバルク蒸着に備
えて、1〜2分の間、温度を450〜500℃に維持することができる。ウェー
ハは冷却することができ、バイアは効果的に充填される。ウェーハは、必要に応
じて更に処理される。
本発明によれば、Al合金、Al−Ge、およびAl合金から成る極めて精密
な3重層が蒸着されるが、それはバイアの表面からディウェッティングしない。
AlおよびAl−Ge合金の多層蒸着は、Geが3層全体にわたる拡散によって
分配され、従って有害なこぶ状析出や高い抵抗率を低減することを可能にさせて
いる。この再分配はまた、材料の溶融点を、半導体産業における在来のAl合金
に見いだされるそれの更に近くまで上昇させる。
更にまた、Al−Ge合金を使用することにより、比較的に低い温度で、バイ
アを最初に充填することができる。
GeはAl層を通して移行するので、Al−Ge合金のディウェッティングが
回避される。後続の熱処理によりAlのバルク拡散または表面拡散が生じ、それ
によりAl層の適切な平坦化が生じる。従って本発明によれば、ミクロンおよび
サブミクロン級のバイアスおよび接点をAlで充填する、迅速で経済的かつ効果
的な方法が得られる。
これは、現在本発明者にとって既知の、本発明を実施する最良の形態に従った
本発明の説明である。ただし、本発明それ自体は、請求の範囲によってのみ定義
されるべきである。
─────────────────────────────────────────────────────
フロントページの続き
(81)指定国 EP(AT,BE,CH,DE,
DK,ES,FR,GB,GR,IE,IT,LU,M
C,NL,PT,SE),OA(BF,BJ,CF,CG
,CI,CM,GA,GN,ML,MR,NE,SN,
TD,TG),AT,AU,BB,BG,BR,BY,
CA,CH,CN,CZ,DE,DK,ES,FI,G
B,HU,JP,KP,KR,KZ,LK,LU,LV
,MG,MN,MW,NL,NO,NZ,PL,PT,
RO,RU,SD,SE,SK,UA,UZ,VN
Claims (1)
- 【特許請求の範囲】 1. 半導体基板内のバイアスを充填する方法にして、 Ge以外のものを包有するAlの第1層を、前記バイアスを有する基板上に1 50℃未満の温度でスパッタリング蒸着させる段階、 Al−Ge合金の層を150℃未満の温度でスパッタリング蒸着する段階、 Ge以外のものを包有するAl層の第2層が約1000Åの厚さであり且つ1 50℃以下で蒸着される、前記第2層をスパッタリング蒸着する段階、および Ge以外のものを包有するAlの第3層を前記基板上へ400〜500℃の温 度で蒸着させる段階において、全ての前記層の全体の厚さが約5000〜約15 000Åとなる段階を含む方法。 2. 前記Geを包含する合金が1〜約5%のGeを含む、請求の範囲第1項 に記載された方法。 3. 前記のAl−Ge合金が10−15kWの付加電力により150℃未満 の温度で蒸着される、請求の範囲第1項に記載された方法。 4. 前記第1層が約1000Åの厚さとなる、請求の範囲第1項に記載され た方法。 5. 前記のAlの最初の蒸着がコリメータを介して行われる、請求の範囲第 2項に記載された方法。 6. 前記のAl−Ge合金の最初の蒸着がコリメータを介して行われる、請 求の範囲第5項に記載された方法。 7. 前記第3層が蒸着された後、1〜2分の間、前記基板が450℃〜50 0℃の温度に維持される、請求の範囲第1項に記載された方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/018,769 | 1993-02-17 | ||
US08/018,769 US5358616A (en) | 1993-02-17 | 1993-02-17 | Filling of vias and contacts employing an aluminum-germanium alloy |
PCT/US1994/000309 WO1994019826A1 (en) | 1993-02-17 | 1994-01-10 | Filling of vias and contacts employing an aluminum-germanium alloy |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08506935A true JPH08506935A (ja) | 1996-07-23 |
Family
ID=21789696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6518954A Pending JPH08506935A (ja) | 1993-02-17 | 1994-01-10 | アルミニウム・ゲルマニウム合金を用いる行路および接点の充填 |
Country Status (8)
Country | Link |
---|---|
US (1) | US5358616A (ja) |
EP (1) | EP0685114A1 (ja) |
JP (1) | JPH08506935A (ja) |
KR (1) | KR960701467A (ja) |
AU (1) | AU5993994A (ja) |
CA (1) | CA2153680A1 (ja) |
TW (1) | TW243535B (ja) |
WO (1) | WO1994019826A1 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5747360A (en) * | 1993-09-17 | 1998-05-05 | Applied Materials, Inc. | Method of metalizing a semiconductor wafer |
TW298674B (ja) * | 1995-07-07 | 1997-02-21 | At & T Corp | |
US5644166A (en) | 1995-07-17 | 1997-07-01 | Micron Technology, Inc. | Sacrificial CVD germanium layer for formation of high aspect ratio submicron VLSI contacts |
US6239029B1 (en) | 1995-07-17 | 2001-05-29 | Micron Technology, Inc. | Sacrificial germanium layer for formation of a contact |
US5962923A (en) | 1995-08-07 | 1999-10-05 | Applied Materials, Inc. | Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches |
US6238533B1 (en) * | 1995-08-07 | 2001-05-29 | Applied Materials, Inc. | Integrated PVD system for aluminum hole filling using ionized metal adhesion layer |
US5633199A (en) * | 1995-11-02 | 1997-05-27 | Motorola Inc. | Process for fabricating a metallized interconnect structure in a semiconductor device |
US5851920A (en) * | 1996-01-22 | 1998-12-22 | Motorola, Inc. | Method of fabrication of metallization system |
US5789317A (en) | 1996-04-12 | 1998-08-04 | Micron Technology, Inc. | Low temperature reflow method for filling high aspect ratio contacts |
KR100223332B1 (ko) * | 1996-06-17 | 1999-10-15 | 김영환 | 반도체 소자의 금속배선 및 그 형성방법 |
US6331482B1 (en) * | 1996-06-26 | 2001-12-18 | Micron Technology, Inc. | Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization |
US5827408A (en) * | 1996-07-26 | 1998-10-27 | Applied Materials, Inc | Method and apparatus for improving the conformality of sputter deposited films |
US6309971B1 (en) | 1996-08-01 | 2001-10-30 | Cypress Semiconductor Corporation | Hot metallization process |
US5956612A (en) * | 1996-08-09 | 1999-09-21 | Micron Technology, Inc. | Trench/hole fill processes for semiconductor fabrication |
GB9619461D0 (en) * | 1996-09-18 | 1996-10-30 | Electrotech Ltd | Method of processing a workpiece |
US5873983A (en) * | 1997-01-13 | 1999-02-23 | Vanguard International Semiconductor Corporation | Method for minimizing substrate to clamp sticking during thermal processing of thermally flowable layers |
US6139698A (en) * | 1997-02-03 | 2000-10-31 | Applied Materials, Inc. | Method and apparatus for reducing the first wafer effect |
US6140228A (en) | 1997-11-13 | 2000-10-31 | Cypress Semiconductor Corporation | Low temperature metallization process |
JP4947834B2 (ja) * | 1997-11-26 | 2012-06-06 | アプライド マテリアルズ インコーポレイテッド | ダメージフリー被覆刻設堆積法 |
US7253109B2 (en) | 1997-11-26 | 2007-08-07 | Applied Materials, Inc. | Method of depositing a tantalum nitride/tantalum diffusion barrier layer system |
US6455427B1 (en) | 1999-12-30 | 2002-09-24 | Cypress Semiconductor Corp. | Method for forming void-free metallization in an integrated circuit |
US6969448B1 (en) | 1999-12-30 | 2005-11-29 | Cypress Semiconductor Corp. | Method for forming a metallization structure in an integrated circuit |
US6585870B1 (en) | 2000-04-28 | 2003-07-01 | Honeywell International Inc. | Physical vapor deposition targets having crystallographic orientations |
DE10032792A1 (de) * | 2000-06-28 | 2002-01-17 | Infineon Technologies Ag | Verfahren zur Herstellung einer Verdrahtung für Kontaktlöcher |
SE534488C2 (sv) | 2010-02-22 | 2011-09-06 | Lunavation Ab | Ett system för elektrokinetisk flödesteknik |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR900001825B1 (ko) * | 1984-11-14 | 1990-03-24 | 가부시끼가이샤 히다찌세이사꾸쇼 | 성막 지향성을 고려한 스퍼터링장치 |
JP2515731B2 (ja) * | 1985-10-25 | 1996-07-10 | 株式会社日立製作所 | 薄膜形成装置および薄膜形成方法 |
US4824544A (en) * | 1987-10-29 | 1989-04-25 | International Business Machines Corporation | Large area cathode lift-off sputter deposition device |
US4970176A (en) * | 1989-09-29 | 1990-11-13 | Motorola, Inc. | Multiple step metallization process |
US4994162A (en) * | 1989-09-29 | 1991-02-19 | Materials Research Corporation | Planarization method |
US5108570A (en) * | 1990-03-30 | 1992-04-28 | Applied Materials, Inc. | Multistep sputtering process for forming aluminum layer over stepped semiconductor wafer |
JP2601020B2 (ja) * | 1990-11-28 | 1997-04-16 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US5171412A (en) * | 1991-08-23 | 1992-12-15 | Applied Materials, Inc. | Material deposition method for integrated circuit manufacturing |
-
1993
- 1993-02-17 US US08/018,769 patent/US5358616A/en not_active Expired - Lifetime
-
1994
- 1994-01-10 JP JP6518954A patent/JPH08506935A/ja active Pending
- 1994-01-10 AU AU59939/94A patent/AU5993994A/en not_active Abandoned
- 1994-01-10 EP EP94906060A patent/EP0685114A1/en not_active Withdrawn
- 1994-01-10 WO PCT/US1994/000309 patent/WO1994019826A1/en not_active Application Discontinuation
- 1994-01-10 CA CA002153680A patent/CA2153680A1/en not_active Abandoned
- 1994-01-10 KR KR1019950703443A patent/KR960701467A/ko not_active Application Discontinuation
- 1994-01-12 TW TW083100204A patent/TW243535B/zh active
Also Published As
Publication number | Publication date |
---|---|
WO1994019826A1 (en) | 1994-09-01 |
AU5993994A (en) | 1994-09-14 |
KR960701467A (ko) | 1996-02-24 |
CA2153680A1 (en) | 1994-09-01 |
EP0685114A1 (en) | 1995-12-06 |
US5358616A (en) | 1994-10-25 |
TW243535B (ja) | 1995-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08506935A (ja) | アルミニウム・ゲルマニウム合金を用いる行路および接点の充填 | |
US5356836A (en) | Aluminum plug process | |
US5071714A (en) | Multilayered intermetallic connection for semiconductor devices | |
JP3386385B2 (ja) | シリコン集積回路の製造方法 | |
JP3053718B2 (ja) | 集積回路構造に対し重ねてパターン形成された金属層に電気的に接続されているビアにおける低抵抗アルミニウムプラグの形成方法 | |
JP3193875B2 (ja) | 半導体ウェハにおけるコンタクト、ビア及びトレンチの低熱費金属の充填及び平坦化のための方法と装置 | |
JPH077077A (ja) | 半導体装置及びその製造方法 | |
JP2951636B2 (ja) | メタライゼーション構造を製造する方法 | |
US5985751A (en) | Process for fabricating interconnection of semiconductor device | |
JPH0653163A (ja) | 集積回路障壁構造体とその製法 | |
JP2001068433A (ja) | 連続的で塊状化していない種層の障壁層への接着 | |
US5561083A (en) | Method of making multilayered Al-alloy structure for metal conductors | |
US6174798B1 (en) | Process for forming metal interconnect stack for integrated circuit structure | |
US5171642A (en) | Multilayered intermetallic connection for semiconductor devices | |
KR19990063873A (ko) | 집적 회로용 금속 스택의 티타늄과 알루미늄 합금사이의 개선된 인터페이스 | |
JPH1074707A (ja) | アルミニウム接触用チタニウム・アルミナイド湿潤層 | |
JPH0922907A (ja) | 埋め込み導電層の形成方法 | |
JPH0963992A (ja) | 金属層形成方法及び配線形成方法 | |
JPH07130855A (ja) | 半導体装置の配線構造及び配線形成方法 | |
US5700721A (en) | Structure and method for metallization of semiconductor devices | |
KR930001311A (ko) | 반도체 장치의 금속 배선층 형성방법 | |
JP2832990B2 (ja) | 多層配線形成方法およびこれに用いる真空蒸着装置 | |
JPS61183433A (ja) | アルミニウム合金薄膜とその製造方法 | |
US20030017696A1 (en) | Method for improving capability of metal filling in deep trench | |
KR940002766B1 (ko) | 평탄한 금속 배선의 형성 방법 |