JPH04373175A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04373175A
JPH04373175A JP15062691A JP15062691A JPH04373175A JP H04373175 A JPH04373175 A JP H04373175A JP 15062691 A JP15062691 A JP 15062691A JP 15062691 A JP15062691 A JP 15062691A JP H04373175 A JPH04373175 A JP H04373175A
Authority
JP
Japan
Prior art keywords
electrode
film
aluminum
wiring
barrier metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP15062691A
Other languages
English (en)
Inventor
Hiroshi Ito
伊藤 裕志
Masato Kosugi
眞人 小杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15062691A priority Critical patent/JPH04373175A/ja
Publication of JPH04373175A publication Critical patent/JPH04373175A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置に関し、よ
り詳しくは、多層配線構造を有する半導体装置に関する
【0002】近年のコンピュータシステムの高速化に伴
い、半導体集積回路の高集積化、高速化が要求されてい
る。このため、半導体素子の微細化のみならず、配線の
微細化、多層化が重要になってきている。このような多
層配線を実現するには、配線層間のコンタクト抵抗を抑
える技術の開発が需要である。
【0003】
【従来の技術】例えばHEMT、GaAsMESFET
においてショットキー接触する電極は、アルミニウム(
Al)又はこれを含む材料により形成され、その電極の
上には金(Au)を含有する配線層が接続される。
【0004】この場合、電極と配線層に含まれるAlと
Auが直に接触していると、その上に膜を形成する際の
200℃以上の熱によってそれらの金属が反応し、その
界面のコンタクト抵抗が増加する。
【0005】このような不都合を解消するため、図3に
示すように、半導体層31上の電極32と配線層33の
間に、チタン(Ti)、チタンタングステン(TiW)
、モリブデン(Mo)等の金属又は金属窒化物の膜34
と白金材料35との2層構造のバリアメタル36を介在
させることが一般に行われている。
【0006】なお、符号37は、層間絶縁膜、38はコ
ンタクトホールを示している。
【0007】
【発明が解決しようとする課題】ところが、このような
2層構造のバリアメタル36を用いても、ゲート電極3
2及び配線層33に熱が加わる工程が数時間程度重なる
場合に、AlとAuがバリアメタル36を突き抜けて反
応してしまい、コンタクト抵抗増加の防止対策が不十分
である。
【0008】また、バリアメタル33を厚くしてAlと
Auの反応を防止することも可能であるが、これにより
配線抵抗の増加を招いてしまう。本発明はこのような問
題に鑑みてなされたものであって、アルミニウムと金の
反応を抑制して配線層間のコンタクト抵抗や配線抵抗を
低減することができる半導体装置を提供することを目的
とする。
【0009】
【課題を解決するための手段】上記した課題は、図1(
a) に例示するように、アルミニウム又はアルミニウ
ム含有材料よりなる電極1と、該電極1の上に、金属又
は金属窒化物よりなる第一の膜5,6と白金属材料より
なる第二の膜7,8とを交互に複数層形成してなるバリ
アメタル9と、該バリアメタル9上に形成された金又は
金含有材料よりなる配線電極10とを有することを特徴
とする半導体装置によって達成する。
【0010】または、前記第一の膜5,6が窒化チタン
、窒化チタンタングステン、窒化タングステン又は窒化
モリブデンにより構成され、前記第二の膜7,8が白金
又はパラジウムにより構成されていることを特徴とする
前記記載の半導体装置によって達成する。
【0011】
【作  用】本発明によれば、アルミニウムを含む電極
1と金を含む配線電極10を用いて多層配線を形成する
場合に、それらの接続部分に、金属又は金属窒化物より
なる第一の膜5,6と白金属材料よりなる第二の膜7,
8とを交互に複数層形成してなるバリアメタル9を介在
させている。
【0012】この構造を採れば、図1(b) に示すよ
うに、50時間以上の加熱処理を行っても、上下の電極
にあるアルミニウムと金がバリアメタル9を突き抜けて
反応しないことが確かめられており、これによって電極
1,10間のコンタクト抵抗の増加が抑制される。
【0013】
【実施例】そこで、以下に本発明の実施例を図面に基づ
いて説明する。 (a)本発明の第1実施例の説明図1は、本発明の一実
施例を示す装置の断面図とその特性図である。
【0014】図において符号1は、GaAs、AlGa
As等の半導体層2の上にショットキー接触するアルミ
ニウム製の電極で、電極1及び半導体層2は層間絶縁膜
3に覆われ、層間絶縁膜膜3のうち電極1の上にはコン
タクトホール4が形成されている。
【0015】また、コンタクトホール4の内周面及び底
面からその周辺の層間絶縁膜3上面に沿った領域には、
膜厚500Åの窒化チタンタングステン(TiWN)膜
5,6と膜厚1000Åの白金(Pt)膜7,8が下か
ら交互に2層ずつ積層され、これによりバリアメタル9
が構成されている。さらに、バリアメタル9の上には金
(Au)よりなる配線電極10が形成されている。
【0016】この実施例において、350℃のアニール
を行ったところ、50時間を経過した時点で、電極1の
アルミニウム(Al)と配線電極10の金(Au)がバ
リアメタル9を突き抜けて反応し、そのコンタクト抵抗
が増加した。この50時間は、配線電極10の上に種々
の膜を形成する際の総時間に十分足りる長さである。
【0017】また、TiWN膜5,6とPt膜7,8を
交互に3層以上形成して同様な試験を行ったところ、5
0時間を経過時にコンタクト抵抗の増加は発生せず、A
uとAlの反応は起こらなかった。
【0018】ここで、従前に使用されている2層構造の
バリアメタルについて評価を行う。まず、1000Åの
厚さのTiWN膜と、2000Åの膜厚のPt膜を1層
ずつ形成してバリアメタルとなし、これをアルミニウム
電極1と金配線電極10の間に介在させて350℃のア
ニールを行った。この結果、そのバリアメタルの膜厚が
上記実施例と同じであるにもかかわらず、5時間という
短い時間でバリアメタルを突き抜けてAuとAlの反応
が生じた。
【0019】次に、2層構造のTiWN膜とPt膜の各
々の膜厚を変えて試験を行ったところ、表1及び図1(
b) に示すような結果が得られ、1層ずつでは反応時
間を長くすることが困難であることが明らかになった。
【0020】
【表1】
【0021】次に、上記した実施例装置の形成工程を図
2に基づいて簡単に説明する。まず、半導体層2の上に
リフトオフ法によりアルミニウム電極1を形成した後に
、SiO2よりなる層間絶縁膜3をCVD法によって1
μm程度形成する。つづいて、フォトレジストのマスク
11を使用し、例えばエッチングガスとしてCF4 を
用いたRIE法により層間絶縁膜3をエッチングし、ア
ルミニウム電極1の上にコンタクトホール4を形成する
(図2(a))。
【0022】この後に、例えばスパッタ法を用いてTi
WN膜5,6、Pt膜7,8を500Å、1000Åの
厚さに交互に2層ずつ積層し(図2(b))、ついで、
全体に7000ÅのAu膜12を形成する(図2(c)
)。
【0023】次に、コンタクトホール4を通る配線領域
をフォトレジスト(不図示)によって覆った後に、Ti
WN膜5,6、Pt膜7,8及びAu膜12の露出部分
をイオンミリング法によりエッチングして除去する。そ
して、残存したAu膜12を配線電極10として使用す
るとともに、その下のTiWN膜5,6、Pt膜7,8
をバリアメタル9として適用する。
【0024】(b)本発明のその他の実施例の説明上記
した実施例では電極1に接触するバリアメタルの膜とし
てTiWNを使用したが、Ti、TiW、Mo等の金属
の窒化物を材料に使用する場合にも上記した反応時間と
なる。
【0025】また、バリアメタルを構成する白金の変わ
りに、パラジウム(Pb)のような白金族の材料を用い
ても、同様な結果が得られる。さらに、上記した実施例
ではアルミニウムにより電極を形成する場合について説
明したが、アルミニウム・シリコンのようなアルミニウ
ムを含む材料により電極を形成する場合にも、上記した
構造のバリアメタルを使用してもよい。
【0026】なお、以上の説明では、半導体層の上に形
成したAl電極とAu配線電極を接続する場合について
述べたが、半導体層に接触しない通常のアルミニウム配
線電極と金配線電極を接続する場合にも同様に適用して
もよい。
【0027】
【発明の効果】以上述べたように本発明によれば、アル
ミニウムを含む電極と金を含む配線電極を用いて多層配
線を形成する場合に、それらの接続部分に、金属又は金
属窒化物よりなる第一の膜と白金属材料よりなる第二の
膜とを交互に複数層形成してなるバリアメタルを介在さ
せている。
【0028】この構造を採れば、図1(b) に示すよ
うに、50時間以上の加熱処理を行っても、上下の電極
にあるアルミニウムと金がバリアメタルを突き抜けて反
応しないことが確かめられており、これにより電極間の
コンタクト抵抗の増加を抑制することができる。
【図面の簡単な説明】
【図1】本発明の一実施例装置を示す断面図と、劣化時
間と総膜厚を従来との比較で示す特性図である。
【図2】本発明の一実施例装置の製造工程を示す断面図
である。
【図3】従来装置の一例を示す断面図である。
【符号の説明】
1    電極 2    半導体層 3    層間絶縁膜 4    コンタクトホール 5    TiWN膜 6    TiWN膜 7    Pt膜 8    Pt膜 9    バリアメタル 10    配線電極

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  アルミニウム又はアルミニウム含有材
    料よりなる電極(1)と、該電極(1)の上に、金属又
    は金属窒化物よりなる第一の膜(5,6)と白金族材料
    よりなる第二の膜(7,8)とを交互に複数層形成して
    なるバリアメタル(9)と、該バリアメタル(9)上に
    形成された金又は金含有材料よりなる配線電極(10)
    とを有することを特徴とする半導体装置。
  2. 【請求項2】  前記第一の膜(5,6)が窒化チタン
    、窒化チタンタングステン、窒化タングステン又は窒化
    モリブデンにより構成され、前記第二の膜(7,8)が
    白金又はパラジウムにより構成されていることを特徴と
    する請求項1記載の半導体装置。
JP15062691A 1991-06-21 1991-06-21 半導体装置 Withdrawn JPH04373175A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15062691A JPH04373175A (ja) 1991-06-21 1991-06-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15062691A JPH04373175A (ja) 1991-06-21 1991-06-21 半導体装置

Publications (1)

Publication Number Publication Date
JPH04373175A true JPH04373175A (ja) 1992-12-25

Family

ID=15500976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15062691A Withdrawn JPH04373175A (ja) 1991-06-21 1991-06-21 半導体装置

Country Status (1)

Country Link
JP (1) JPH04373175A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219130A (ja) * 2009-03-13 2010-09-30 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2013522906A (ja) * 2010-03-17 2013-06-13 クリー インコーポレイテッド 広バンドギャップショットキー障壁デバイス用の多層拡散障壁
US8896122B2 (en) 2010-05-12 2014-11-25 Cree, Inc. Semiconductor devices having gates including oxidized nickel
JP2016181647A (ja) * 2015-03-25 2016-10-13 セイコーエプソン株式会社 電子部品及びその製造方法
CN106133878A (zh) * 2014-04-11 2016-11-16 应用材料公司 用于线路中段(mol)应用的金属有机钨的形成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219130A (ja) * 2009-03-13 2010-09-30 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2013522906A (ja) * 2010-03-17 2013-06-13 クリー インコーポレイテッド 広バンドギャップショットキー障壁デバイス用の多層拡散障壁
US9142631B2 (en) 2010-03-17 2015-09-22 Cree, Inc. Multilayer diffusion barriers for wide bandgap Schottky barrier devices
US8896122B2 (en) 2010-05-12 2014-11-25 Cree, Inc. Semiconductor devices having gates including oxidized nickel
CN106133878A (zh) * 2014-04-11 2016-11-16 应用材料公司 用于线路中段(mol)应用的金属有机钨的形成方法
JP2016181647A (ja) * 2015-03-25 2016-10-13 セイコーエプソン株式会社 電子部品及びその製造方法

Similar Documents

Publication Publication Date Title
JP4088120B2 (ja) 半導体装置
US5310699A (en) Method of manufacturing a bump electrode
JPH01302842A (ja) 多層配線構造の半導体装置
JP3139781B2 (ja) 半導体装置およびその製造方法
US10978395B2 (en) Method of manufacturing a semiconductor device having a power metallization structure
JPH04373175A (ja) 半導体装置
JPH0964050A (ja) 半導体素子およびその製造方法
JPH06177200A (ja) 半導体集積回路装置の形成方法
JP3067135B2 (ja) 半導体装置の製造方法
JPS61242039A (ja) 半導体装置
JPH0629294A (ja) 半導体装置の製造方法
JPS60153149A (ja) 多層配線の形成方法
JP3413653B2 (ja) 半導体装置
JPH0695516B2 (ja) 半導体装置
JPH0435035A (ja) 半導体装置
JPS62165342A (ja) 半導体装置
JPH04326568A (ja) 容量素子
JPH04162531A (ja) 半導体装置の製造方法
JPS60160120A (ja) 半導体素子用電極の形成方法
JP2893794B2 (ja) 半導体装置
JPH05175196A (ja) 半導体装置の配線構造
JPH0794481A (ja) 半導体装置の製造方法
JPH01161735A (ja) 半導体装置
JPH0817824A (ja) 半導体装置及びその製造方法
JPH04304639A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980903