JP3347019B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3347019B2 JP3347019B2 JP15220097A JP15220097A JP3347019B2 JP 3347019 B2 JP3347019 B2 JP 3347019B2 JP 15220097 A JP15220097 A JP 15220097A JP 15220097 A JP15220097 A JP 15220097A JP 3347019 B2 JP3347019 B2 JP 3347019B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- conductor
- cross
- sectional area
- current density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、エレクトロマイグ
レーション耐性を向上させたことにより高許容電流密度
を有する配線構造を備えた半導体装置に関する。
レーション耐性を向上させたことにより高許容電流密度
を有する配線構造を備えた半導体装置に関する。
【０００２】
【従来の技術】従来の電流導入部（パッド）を有する単
層配線構造においては、配線内の結晶粒界（粒界三重点
或いはバンブ−粒界）における原子流束の発散によるボ
イドやヒロックの形成が、断線或いはショートを発生さ
せる原因となる。このため、従来の単層配線構造におい
ては、配線内の結晶粒界における原子流束の発散が配線
構造の信頼性を決定する。
層配線構造においては、配線内の結晶粒界（粒界三重点
或いはバンブ−粒界）における原子流束の発散によるボ
イドやヒロックの形成が、断線或いはショートを発生さ
せる原因となる。このため、従来の単層配線構造におい
ては、配線内の結晶粒界における原子流束の発散が配線
構造の信頼性を決定する。
【０００３】しかし、多層化が進むＵＬＳＩにおいて
は、異なる層の金属配線が両端或いは一端にビアと呼ば
れる異種材料の導電接続部分を有するような構造が主と
なる。このような配線構造においては、単層の配線構造
と異なり、特にエレクトロマイグレーションに起因して
信頼性が劣化することが知られている（例えば、Ｃ．
Ｋ．Ｈｕ ｅｔ ａｌ．，２ｎｄ Ｉｎｔｅｒｎａｔｉ
ｏｎａｌ Ｗｏｒｋｓｈｏｐ ｏｎ Ｓｔｒｅｓｓ−ｉ
ｎｄｕｃｅｄ Ｐｈｅｎｏｍｅｎａ ｉｎ Ｍｅｔａｌ
ｉｚａｔｉｏｎｓ，）。
は、異なる層の金属配線が両端或いは一端にビアと呼ば
れる異種材料の導電接続部分を有するような構造が主と
なる。このような配線構造においては、単層の配線構造
と異なり、特にエレクトロマイグレーションに起因して
信頼性が劣化することが知られている（例えば、Ｃ．
Ｋ．Ｈｕ ｅｔ ａｌ．，２ｎｄ Ｉｎｔｅｒｎａｔｉ
ｏｎａｌ Ｗｏｒｋｓｈｏｐ ｏｎ Ｓｔｒｅｓｓ−ｉ
ｎｄｕｃｅｄ Ｐｈｅｎｏｍｅｎａ ｉｎ Ｍｅｔａｌ
ｉｚａｔｉｏｎｓ，）。
【０００４】また、特に、直流の大電流が流れる電源線
は最も過酷な条件下にある。電源線の場合、従来は、線
幅を太く且つ膜厚を厚くすることによりエレクトロマイ
グレーション耐性を確保している。しかし、配線幅を太
くすると、粒界三重点が配線内に多量に存在することと
なり、バンブ−構造を有する微細配線に比べてエレクト
ロマイグレーション耐性が低くなる。このため、電源線
に対しては、信頼性及びデバイス設計の点より高信頼化
及び細線化が望まれている。
は最も過酷な条件下にある。電源線の場合、従来は、線
幅を太く且つ膜厚を厚くすることによりエレクトロマイ
グレーション耐性を確保している。しかし、配線幅を太
くすると、粒界三重点が配線内に多量に存在することと
なり、バンブ−構造を有する微細配線に比べてエレクト
ロマイグレーション耐性が低くなる。このため、電源線
に対しては、信頼性及びデバイス設計の点より高信頼化
及び細線化が望まれている。
【０００５】一方、近年、加工性及び製造コストの点よ
り、従来のＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃ
ｈｉｎｇ）加工技術に変わる配線形成プロセスとして、
ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐ
ｏｌｉｓｈｉｎｇ）による溝埋め込み配線の形成が検討
されている。ＣＭＰプロセスにおいて、電源線のように
配線が太くなる場合は、配線中心部での配線の膜厚減少
（ｄｉｓｈｉｎｇ）を避けるため、配線の分割化が必要
とされる。しかしながら、分割化を行うと、実質的な配
線断面積の減少を引き起こすため、これを補って信頼性
を確保するには、配線領域全体の面積を増加させる必要
がある。従って、配線領域の面積増加を回避するために
も、分割した配線の信頼性を向上させることが重要とな
る。
り、従来のＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃ
ｈｉｎｇ）加工技術に変わる配線形成プロセスとして、
ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐ
ｏｌｉｓｈｉｎｇ）による溝埋め込み配線の形成が検討
されている。ＣＭＰプロセスにおいて、電源線のように
配線が太くなる場合は、配線中心部での配線の膜厚減少
（ｄｉｓｈｉｎｇ）を避けるため、配線の分割化が必要
とされる。しかしながら、分割化を行うと、実質的な配
線断面積の減少を引き起こすため、これを補って信頼性
を確保するには、配線領域全体の面積を増加させる必要
がある。従って、配線領域の面積増加を回避するために
も、分割した配線の信頼性を向上させることが重要とな
る。
【０００６】
【発明が解決しようとする課題】本発明かかる問題点に
鑑みてなされたものであり、配線設計上大きな変更を伴
うことなく半導体装置の配線構造のエレクトロマイグレ
ーション耐性を向上させることを目的とする。
鑑みてなされたものであり、配線設計上大きな変更を伴
うことなく半導体装置の配線構造のエレクトロマイグレ
ーション耐性を向上させることを目的とする。
【０００７】
【課題を解決するための手段】本発明の第１の視点は、
配線を有する半導体装置において、前記配線が、互いに
対向して延在すると共に第１材料からなる第１及び第２
導体帯を具備することと、前記第１導体帯がその長手方
向に沿って断面積の異なる第１部分及び第２部分を有す
ると共に、前記第２導体帯がその長手方向に沿って断面
積の異なる第３部分及び第４部分を有することと、前記
第１部分は前記第２部分よりも大きな断面積を有すると
共に、前記第３部分は前記第４部分よりも小さな断面積
を有することと、前記第１部分と前記第３部分とが対向
すると共に、前記第２部分と前記第４部分とが対向する
ことと、前記第１及び第２導体帯が、前記第１及び第２
部分間の部位と前記第３及び第４部分間の部位とを繋ぐ
と共に前記第１材料からなる第１接続導体帯を介して互
いに接続されることと、を特徴とする。
配線を有する半導体装置において、前記配線が、互いに
対向して延在すると共に第１材料からなる第１及び第２
導体帯を具備することと、前記第１導体帯がその長手方
向に沿って断面積の異なる第１部分及び第２部分を有す
ると共に、前記第２導体帯がその長手方向に沿って断面
積の異なる第３部分及び第４部分を有することと、前記
第１部分は前記第２部分よりも大きな断面積を有すると
共に、前記第３部分は前記第４部分よりも小さな断面積
を有することと、前記第１部分と前記第３部分とが対向
すると共に、前記第２部分と前記第４部分とが対向する
ことと、前記第１及び第２導体帯が、前記第１及び第２
部分間の部位と前記第３及び第４部分間の部位とを繋ぐ
と共に前記第１材料からなる第１接続導体帯を介して互
いに接続されることと、を特徴とする。
【０００８】本発明の第２の視点は、第１の視点の半導
体装置において、前記第１及び第２導体帯が、前記第１
接続導体帯から離れた位置で前記第１部分と前記第３部
分とを繋ぐと共に前記第１材料からなる第２接続導体帯
を介して互いに接続されることと、前記配線が第１電流
密度で使用され、前記第１及び第２接続導体帯間の前記
第１及び第３部分の長さが、前記第１電流密度に基づい
て、下記の式で与えられる臨界長Ｌｃ以下の長さである
ことと、 Ｌｃ＝（Δσ・Ω・ａ）／（ｊ・ｅ・ρ・Ｚ* ） ここで、ｊ：前記第１電流密度、ｅ：素電荷、ρ：前記
第１材料の比抵抗、Ｚ* ：有効電荷、Δσ：前記第１及
び第２導体帯内に発生する応力差、Ω：前記第１材料の
原子体積、ａ：前記第１材料の格子定数、 を特徴とする。
体装置において、前記第１及び第２導体帯が、前記第１
接続導体帯から離れた位置で前記第１部分と前記第３部
分とを繋ぐと共に前記第１材料からなる第２接続導体帯
を介して互いに接続されることと、前記配線が第１電流
密度で使用され、前記第１及び第２接続導体帯間の前記
第１及び第３部分の長さが、前記第１電流密度に基づい
て、下記の式で与えられる臨界長Ｌｃ以下の長さである
ことと、 Ｌｃ＝（Δσ・Ω・ａ）／（ｊ・ｅ・ρ・Ｚ* ） ここで、ｊ：前記第１電流密度、ｅ：素電荷、ρ：前記
第１材料の比抵抗、Ｚ* ：有効電荷、Δσ：前記第１及
び第２導体帯内に発生する応力差、Ω：前記第１材料の
原子体積、ａ：前記第１材料の格子定数、 を特徴とする。
【０００９】本発明の第３の視点は、第１電流密度で使
用される配線を有する半導体装置において、前記配線
が、互いに対向して延在すると共に第１材料からなる第
１及び第２導体帯を具備することと、前記第１及び第２
導体帯の夫々の断面積が、前記第１電流密度に基づい
て、下記の式で与えられる臨界長Ｌｃ以下の長さで変化
することと、 Ｌｃ＝（Δσ・Ω・ａ）／（ｊ・ｅ・ρ・Ｚ* ） ここで、ｊ：前記第１電流密度、ｅ：素電荷、ρ：前記
第１材料の比抵抗、Ｚ* ：有効電荷、Δσ：前記第１及
び第２導体帯内に発生する応力差、Ω：前記第１材料の
原子体積、ａ：前記第１材料の格子定数、 前記断面積が変化する部位において前記第１及び第２導
体帯が前記第１材料からなる接続導体帯を介して互いに
接続されることと、を特徴とする。
用される配線を有する半導体装置において、前記配線
が、互いに対向して延在すると共に第１材料からなる第
１及び第２導体帯を具備することと、前記第１及び第２
導体帯の夫々の断面積が、前記第１電流密度に基づい
て、下記の式で与えられる臨界長Ｌｃ以下の長さで変化
することと、 Ｌｃ＝（Δσ・Ω・ａ）／（ｊ・ｅ・ρ・Ｚ* ） ここで、ｊ：前記第１電流密度、ｅ：素電荷、ρ：前記
第１材料の比抵抗、Ｚ* ：有効電荷、Δσ：前記第１及
び第２導体帯内に発生する応力差、Ω：前記第１材料の
原子体積、ａ：前記第１材料の格子定数、 前記断面積が変化する部位において前記第１及び第２導
体帯が前記第１材料からなる接続導体帯を介して互いに
接続されることと、を特徴とする。
【００１０】本発明の第４の視点は、配線を有する半導
体装置において、前記配線が、互いに対向して延在する
と共に第１材料からなる第１及び第２導体帯を具備する
ことと、前記第１及び第２導体帯の夫々の断面積が臨界
長以下の長さで変化することと、前記臨界長は、エレク
トロマイグレーションにより生じる第１方向の原子流束
と、前記第１方向の原子流束により移動した原子により
前記第１及び第２導体帯内にもたらされる応力勾配に起
因して生じる前記第１方向と逆の第２方向の原子流束と
が釣合う長さであることと、前記断面積が変化する部位
において前記第１及び第２導体帯が前記第１材料からな
る接続導体帯を介して互いに接続されることと、を特徴
とする。
体装置において、前記配線が、互いに対向して延在する
と共に第１材料からなる第１及び第２導体帯を具備する
ことと、前記第１及び第２導体帯の夫々の断面積が臨界
長以下の長さで変化することと、前記臨界長は、エレク
トロマイグレーションにより生じる第１方向の原子流束
と、前記第１方向の原子流束により移動した原子により
前記第１及び第２導体帯内にもたらされる応力勾配に起
因して生じる前記第１方向と逆の第２方向の原子流束と
が釣合う長さであることと、前記断面積が変化する部位
において前記第１及び第２導体帯が前記第１材料からな
る接続導体帯を介して互いに接続されることと、を特徴
とする。
【００１１】
【発明の実施の形態】前述の如く、ＬＳＩの配線構造が
多層化するに従って、配線の構造は原子溜めであるパッ
ドを有する構造から、ビアにより配線の一端或いは両端
を終端された構造が主体となる。このような構造におい
ては、配線全長に亘る原子流束による負極でのボイドの
形成が顕在化する。
多層化するに従って、配線の構造は原子溜めであるパッ
ドを有する構造から、ビアにより配線の一端或いは両端
を終端された構造が主体となる。このような構造におい
ては、配線全長に亘る原子流束による負極でのボイドの
形成が顕在化する。
【００１２】しかし、多層配線構造においては、臨界長
（Ｃｒｉｔｉｃａｌ Ｌｅｎｇｔｈ）と呼ばれる配線不
良の発生しない極めて特徴的な現象が生じる（Ｂｌｅｃ
ｈ，Ｊ．Ａ．Ｐ．，１９７５）。この現象は、エレクト
ロマイグレーションに誘起された金属原子の配線全長に
亘る一方向拡散が、配線全長に亘る応力勾配を生じ、こ
の応力勾配がエレクトロマイグレーションの原子流束と
反対方向の拡散（Ｂａｃｋ Ｆｌｏｗ）を生じさせるこ
とによる。
（Ｃｒｉｔｉｃａｌ Ｌｅｎｇｔｈ）と呼ばれる配線不
良の発生しない極めて特徴的な現象が生じる（Ｂｌｅｃ
ｈ，Ｊ．Ａ．Ｐ．，１９７５）。この現象は、エレクト
ロマイグレーションに誘起された金属原子の配線全長に
亘る一方向拡散が、配線全長に亘る応力勾配を生じ、こ
の応力勾配がエレクトロマイグレーションの原子流束と
反対方向の拡散（Ｂａｃｋ Ｆｌｏｗ）を生じさせるこ
とによる。
【００１３】例えば、図１（ａ）図示のように、タング
ステン（Ｗ）のビア等からなる拡散障壁１６で接続され
たアルミニウム（Ａｌ）配線１２、１４に対して、配線
温度Ｔで電流密度ｊを印加した場合、拡散障壁１６で終
端する配線１２内に生じる原子流束ＪEMは、式（１）で
表される。
ステン（Ｗ）のビア等からなる拡散障壁１６で接続され
たアルミニウム（Ａｌ）配線１２、１４に対して、配線
温度Ｔで電流密度ｊを印加した場合、拡散障壁１６で終
端する配線１２内に生じる原子流束ＪEMは、式（１）で
表される。
【００１４】 ＪEM＝｛（Ｄ・Ｃ）／（ｋ・Ｔ）｝（ｊ・ｅ・ρ・Ｚ* ） …（１） ここで、Ｄ：配線材料の拡散係数、Ｃ：配線材料の原子
密度、ｋ：ボルツマン定数、Ｔ：配線温度（絶対温度） ｊ：電流密度、ｅ：素電荷、ρ：配線材料の比抵抗、Ｚ
* ：有効電荷。
密度、ｋ：ボルツマン定数、Ｔ：配線温度（絶対温度） ｊ：電流密度、ｅ：素電荷、ρ：配線材料の比抵抗、Ｚ
* ：有効電荷。
【００１５】一方、エレクトロマイグレーションにより
流れたＡｌ原子がカソード終端に蓄積することにより、
カソード端には圧縮応力が生じ、逆にアノード側にはＡ
ｌ原子の供給不足により引張り応力が生じる。従って、
この応力差による応力勾配（図１（ｂ）参照）に起因
し、エレクトロマイグレーションの原子流束と反対方向
の原子流束ＪBFが生じる。原子流束ＪBFは式（２）で表
される。
流れたＡｌ原子がカソード終端に蓄積することにより、
カソード端には圧縮応力が生じ、逆にアノード側にはＡ
ｌ原子の供給不足により引張り応力が生じる。従って、
この応力差による応力勾配（図１（ｂ）参照）に起因
し、エレクトロマイグレーションの原子流束と反対方向
の原子流束ＪBFが生じる。原子流束ＪBFは式（２）で表
される。
【００１６】 ＪBF＝−｛（Ｄ・Ｃ）／（ｋ・Ｔ）｝（∂σ／∂ｘ）Ω・ａ …（２） ここで、∂σ／∂ｘ：配線内に発生する応力勾配、Ω：
配線材料の原子体積、ａ：配線材料の格子定数。
配線材料の原子体積、ａ：配線材料の格子定数。
【００１７】更に、図１（ｂ）図示の如く、応力勾配が
直線的であると、 ∂σ／∂ｘ＝Δσ／Ｌ ここで、Δσ：配線内に発生する応力差、Ｌ：配線長、 となるから、原子流束ＪBFは式（３）で表される。
直線的であると、 ∂σ／∂ｘ＝Δσ／Ｌ ここで、Δσ：配線内に発生する応力差、Ｌ：配線長、 となるから、原子流束ＪBFは式（３）で表される。
【００１８】 ＪBF＝−｛（Ｄ・Ｃ）／（ｋ・Ｔ）｝（Δσ／Ｌ）Ω・ａ …（３） 従って、両方向の原子流束が釣合う時、即ちＪEM＝−Ｊ
BFの時、式（１）及び式（３）から式（４）が得られ
る。
BFの時、式（１）及び式（３）から式（４）が得られ
る。
【００１９】 （ｊ・ｅ・ρ・Ｚ* ）−（Δσ／Ｌ）Ω・ａ＝０ …（４） 従って、この条件を満足するある電流密度ｊで定まる臨
界長Ｌｃは、式（５）で与えられる。
界長Ｌｃは、式（５）で与えられる。
【００２０】 Ｌｃ＝（Δσ・Ω・ａ）／（ｊ・ｅ・ρ・Ｚ* ） …（５） 臨界長Ｌｃ以下では、応力勾配による逆流束によってエ
レクトロマイグレーション誘起の流束がキャンセルされ
る。このため、実質的に全配線長に亘る原子流束がゼロ
となり、エレクトロマイグレーションによる不良が完全
に抑制される。この臨界長と電流密度との積（ｊ・Ｌ
ｃ）は、Ａｌでは約３０００Ａ／ｃｍであり、Ｃｕでは
３５０℃で約６５０Ａ／ｃｍである（Ｋ．Ｌ．Ｌｅｅ，
Ｊ．Ａ．Ｐ．，１９９５）。
レクトロマイグレーション誘起の流束がキャンセルされ
る。このため、実質的に全配線長に亘る原子流束がゼロ
となり、エレクトロマイグレーションによる不良が完全
に抑制される。この臨界長と電流密度との積（ｊ・Ｌ
ｃ）は、Ａｌでは約３０００Ａ／ｃｍであり、Ｃｕでは
３５０℃で約６５０Ａ／ｃｍである（Ｋ．Ｌ．Ｌｅｅ，
Ｊ．Ａ．Ｐ．，１９９５）。
【００２１】但し、実際の多層配線構造においては配線
のピッチが決まっているため、配線構造の全体に亘って
信頼性を向上させるように、上下の配線をビアで分断す
ることは設計上容易ではない。
のピッチが決まっているため、配線構造の全体に亘って
信頼性を向上させるように、上下の配線をビアで分断す
ることは設計上容易ではない。
【００２２】図２は本発明の実施の形態に係る半導体装
置の配線構造を示す概略平面図である。図２図示の如
く、この配線構造においては、１つの配線２２内に、例
えば層間絶縁膜からなる複数の絶縁領域２４が配設され
る。その結果、配線２２を構成する２つの隣合う２つの
導体帯２６、２８は、絶縁領域２４を挟んで補完的に交
互に幅を増加及び減少させると共に幅が変化する部位に
おいて導体接続帯２９を介して互いに接続される。な
お、導体帯２６、２８の厚さが実質的に一定であれば、
導体帯２６、２８の断面積の変化は幅の変化に比例す
る。
置の配線構造を示す概略平面図である。図２図示の如
く、この配線構造においては、１つの配線２２内に、例
えば層間絶縁膜からなる複数の絶縁領域２４が配設され
る。その結果、配線２２を構成する２つの隣合う２つの
導体帯２６、２８は、絶縁領域２４を挟んで補完的に交
互に幅を増加及び減少させると共に幅が変化する部位に
おいて導体接続帯２９を介して互いに接続される。な
お、導体帯２６、２８の厚さが実質的に一定であれば、
導体帯２６、２８の断面積の変化は幅の変化に比例す
る。
【００２３】ここで、配線２２を構成する２つの導体帯
２６、２８の断面積の変化は、本発明者らの知見による
下記のような現象に基づいて設定される。なお、本発明
において、単一の導体帯とは、枝別れのない１つの電流
通路を提供する線状導体を意味する。
２６、２８の断面積の変化は、本発明者らの知見による
下記のような現象に基づいて設定される。なお、本発明
において、単一の導体帯とは、枝別れのない１つの電流
通路を提供する線状導体を意味する。
【００２４】単一の導体帯の断面積を変化させると、断
面積が大きい部分では電流密度が減少し、断面積が小さ
い部分では電流密度が上昇する。断面積が変化する少な
くとも２本の単一導体帯を使用し、それら導体帯を、断
面積（幅）が変化する領域で互いに接続すると、電流密
度の等配分が起こる。
面積が大きい部分では電流密度が減少し、断面積が小さ
い部分では電流密度が上昇する。断面積が変化する少な
くとも２本の単一導体帯を使用し、それら導体帯を、断
面積（幅）が変化する領域で互いに接続すると、電流密
度の等配分が起こる。
【００２５】例えば、図２図示の如く、隣合う２つの導
体帯２６、２８の幅が互い違いに大きくなったり、小さ
くなったりする場合、導体帯２６、２８の断面積の合計
が一定である限り、導体帯２６、２８内の電流密度に変
化は生じない。しかし、断面積が変化（ここでは幅のみ
が変化）するため、導体帯２６、２８内で原子流束に変
化が生じ、断面積が大から小に変化する箇所では正の原
子流束を生じ、その逆の場合は負の原子流束が生じる。
体帯２６、２８の幅が互い違いに大きくなったり、小さ
くなったりする場合、導体帯２６、２８の断面積の合計
が一定である限り、導体帯２６、２８内の電流密度に変
化は生じない。しかし、断面積が変化（ここでは幅のみ
が変化）するため、導体帯２６、２８内で原子流束に変
化が生じ、断面積が大から小に変化する箇所では正の原
子流束を生じ、その逆の場合は負の原子流束が生じる。
【００２６】従って、導体帯２６、２８の断面積が変化
するサイクル（ここでは幅が変化するサイクル）の単位
長さを、実際にデバイスで用いる電流密度に基づいて、
式（５）で与えられる臨界長Ｌｃ以下とすると、エレク
トロマイグレーション誘起の原子流束と応力勾配による
逆流束とを各部位においてバランスさせることができ
る。この結果、ビア構造を用いなくても配線を分断する
ことと同様な堰止め効果を得ることができ、エレクトロ
マイグレーションによる配線の劣化が抑制される。な
お、図２図示のような２本の導体帯２６、２８からなる
配線２２のみならず、図３図示のような多数の導体帯３
６ａ〜３６ｄからなる配線３２においても同様な効果を
得ることができる。
するサイクル（ここでは幅が変化するサイクル）の単位
長さを、実際にデバイスで用いる電流密度に基づいて、
式（５）で与えられる臨界長Ｌｃ以下とすると、エレク
トロマイグレーション誘起の原子流束と応力勾配による
逆流束とを各部位においてバランスさせることができ
る。この結果、ビア構造を用いなくても配線を分断する
ことと同様な堰止め効果を得ることができ、エレクトロ
マイグレーションによる配線の劣化が抑制される。な
お、図２図示のような２本の導体帯２６、２８からなる
配線２２のみならず、図３図示のような多数の導体帯３
６ａ〜３６ｄからなる配線３２においても同様な効果を
得ることができる。
【００２７】換言すると、配線２２を構成する各導体帯
２６、２８の断面積を使用電流密度で与えられる臨界長
Ｌｃ以下の長さで変化させ、且つ断面積が変化する部位
で導体帯２６、２８同士を接続する。ここで、一方の導
体帯２６（２８）において他方の導体帯２８（２６）と
接続された部位を挟んで隣接する断面積の大きい大セグ
メント（図２中符号２７ａ参照）と断面積の小さい小セ
グメント（図２中符号２７ｂ参照）との間の断面積の変
化率Ｒａは堰止め効果を大きく左右する。変化率Ｒａ＝
（大セグメント２７ａの断面積）／（小セグメント２７
ｂの断面積）とすると、変化率Ｒａは、望ましくは１．
１以上、より望ましくは１．３以上となるように設定す
る。
２６、２８の断面積を使用電流密度で与えられる臨界長
Ｌｃ以下の長さで変化させ、且つ断面積が変化する部位
で導体帯２６、２８同士を接続する。ここで、一方の導
体帯２６（２８）において他方の導体帯２８（２６）と
接続された部位を挟んで隣接する断面積の大きい大セグ
メント（図２中符号２７ａ参照）と断面積の小さい小セ
グメント（図２中符号２７ｂ参照）との間の断面積の変
化率Ｒａは堰止め効果を大きく左右する。変化率Ｒａ＝
（大セグメント２７ａの断面積）／（小セグメント２７
ｂの断面積）とすると、変化率Ｒａは、望ましくは１．
１以上、より望ましくは１．３以上となるように設定す
る。
【００２８】なお、導体帯２６、２８の断面積の総計、
即ち配線２２の断面積が場所により異なる場合、変化点
前後で導体帯２６、２８の電流密度が変化する。この時
電流密度の変化率Ｒｃ＝（最大値−最小値）／（最小
値）は、望ましくは０．３以下、より望ましくは０．１
以下とする。
即ち配線２２の断面積が場所により異なる場合、変化点
前後で導体帯２６、２８の電流密度が変化する。この時
電流密度の変化率Ｒｃ＝（最大値−最小値）／（最小
値）は、望ましくは０．３以下、より望ましくは０．１
以下とする。
【００２９】また、導体帯２６、２８を接続する導体接
続帯２９の接続角度は８０度以上が望ましい。接続帯２
９の長さは、信頼性の点から導体接続帯を流れる電流密
度で規定され、臨界長Ｌｃの１／２以下ならよいが、配
線領域の最小化の観点から更に短いことが望ましい。
続帯２９の接続角度は８０度以上が望ましい。接続帯２
９の長さは、信頼性の点から導体接続帯を流れる電流密
度で規定され、臨界長Ｌｃの１／２以下ならよいが、配
線領域の最小化の観点から更に短いことが望ましい。
【００３０】上述の効果は、純Ａｌ、純Ｃｕ、純Ａｇ、
純Ａｕ、またはこれらを主構成元素とする合金を材料と
した配線２２、３２（導体帯及び導体接続帯を含む）に
おいて得ることができる。
純Ａｕ、またはこれらを主構成元素とする合金を材料と
した配線２２、３２（導体帯及び導体接続帯を含む）に
おいて得ることができる。
【００３１】また、図２或いは図３図示の配線構造は、
ＲＩＥ加工や、リフローとＣＭＰとを組み合わせたダマ
シンプロセスにより形成することができる。上記後者の
プロセスの場合、図２或いは図３図示の構造の絶縁膜か
らなる絶縁領域２４の存在により、配線２２、３２の中
心部における配線の膜厚減少、即ちディッシング（ｄｉ
ｓｈｉｎｇ）を抑制することが可能となる。 ［実施例１］Ｓｉ（１００）基板上に１００ｎｍの熱酸
化膜を形成し、引き続きＴｉ膜を５０ｎｍ、ＴｉＮ膜を
７０ｎｍ、Ａｌ−０．５ｗｔ％Ｃｕ合金薄膜を４００ｎ
ｍ順に堆積した。この上に更に、反射防止膜としてのＴ
ｉＮ膜を３０ｎｍ形成した後、ＰＥＰ（Ｐｈｏｔｏｌｉ
ｔｈｏｇｒａｐｈｙ Ｅｔｃｈｉｎｇ Ｐｒｏｃｅｓ
ｓ）、ＲＩＥ工程により、図２に示す構造の連結配線を
形成した。
ＲＩＥ加工や、リフローとＣＭＰとを組み合わせたダマ
シンプロセスにより形成することができる。上記後者の
プロセスの場合、図２或いは図３図示の構造の絶縁膜か
らなる絶縁領域２４の存在により、配線２２、３２の中
心部における配線の膜厚減少、即ちディッシング（ｄｉ
ｓｈｉｎｇ）を抑制することが可能となる。 ［実施例１］Ｓｉ（１００）基板上に１００ｎｍの熱酸
化膜を形成し、引き続きＴｉ膜を５０ｎｍ、ＴｉＮ膜を
７０ｎｍ、Ａｌ−０．５ｗｔ％Ｃｕ合金薄膜を４００ｎ
ｍ順に堆積した。この上に更に、反射防止膜としてのＴ
ｉＮ膜を３０ｎｍ形成した後、ＰＥＰ（Ｐｈｏｔｏｌｉ
ｔｈｏｇｒａｐｈｙ Ｅｔｃｈｉｎｇ Ｐｒｏｃｅｓ
ｓ）、ＲＩＥ工程により、図２に示す構造の連結配線を
形成した。
【００３２】より具体的には、図２図示の如く、幅が交
互に変化する２つの導体帯２６、２８を、導体接続帯２
９で接続することにより、全長３ｍｍの配線２２を形成
した。ここで、各導体帯２６、２８は、幅Ｗ１で長さＬ
ａ＋２Ｗ３の大セグメント２７ａと、幅Ｗ２で長さＬａ
の小セグメント２７ｂとから構成した。また、接続帯２
９は幅Ｗ３で長さＬｂとした。また、配線２２の厚さは
一定で、従って、導体接続帯２９に対応する部分を除い
て配線２２の断面積は一定となるように設定した。即
ち、この構造では、接続帯２９を通して電流の分配が行
われ、電流密度は導体帯２６、２８の幅Ｗ１の部分で
も、幅Ｗ２の部分でも同一となる。
互に変化する２つの導体帯２６、２８を、導体接続帯２
９で接続することにより、全長３ｍｍの配線２２を形成
した。ここで、各導体帯２６、２８は、幅Ｗ１で長さＬ
ａ＋２Ｗ３の大セグメント２７ａと、幅Ｗ２で長さＬａ
の小セグメント２７ｂとから構成した。また、接続帯２
９は幅Ｗ３で長さＬｂとした。また、配線２２の厚さは
一定で、従って、導体接続帯２９に対応する部分を除い
て配線２２の断面積は一定となるように設定した。即
ち、この構造では、接続帯２９を通して電流の分配が行
われ、電流密度は導体帯２６、２８の幅Ｗ１の部分で
も、幅Ｗ２の部分でも同一となる。
【００３３】次に、Ｏ2 アッシャーでレジストを除去
後、シンタリング処理として１０％Ｈ2 −９０％Ｎ2 の
フォーミングガス中で４５０℃、３０分の熱処理を行っ
た。この配線の上に、保護膜としてｐ−ＴＥＯＳ（Ｔｅ
ｔｒａｅｔｈｙｌ Ｏｒｔｈｏｓｉｌｉｃａｔｅ）膜を
４００ｎｍ、ｐ−ＳｉＮ膜を７５０ｎｍ形成し、これら
の膜にパット部用の開口を形成した。なお、Ａｌ−０．
５ｗｔ％Ｃｕ膜の平均粒径は透過型電子顕微鏡観察より
約２μｍであった。
後、シンタリング処理として１０％Ｈ2 −９０％Ｎ2 の
フォーミングガス中で４５０℃、３０分の熱処理を行っ
た。この配線の上に、保護膜としてｐ−ＴＥＯＳ（Ｔｅ
ｔｒａｅｔｈｙｌ Ｏｒｔｈｏｓｉｌｉｃａｔｅ）膜を
４００ｎｍ、ｐ−ＳｉＮ膜を７５０ｎｍ形成し、これら
の膜にパット部用の開口を形成した。なお、Ａｌ−０．
５ｗｔ％Ｃｕ膜の平均粒径は透過型電子顕微鏡観察より
約２μｍであった。
【００３４】エレクトロマイグレーション加速試験に
は、２ＭＡ／ｃｍ2 の電流密度を用い（この場合の臨界
長は約１５μｍ）、加速試験温度は２５０℃とした。エ
レクトロマイグレーション加速試験は３００時間の定刻
打ち切り試験とした。加速試験中の抵抗をモニタリング
し、抵抗増大が顕在化（３％以上の増大）するのをもっ
て配線不良とした。実験に共した配線２２の各部分の寸
法及び実験結果を表１乃至表３に示す。
は、２ＭＡ／ｃｍ2 の電流密度を用い（この場合の臨界
長は約１５μｍ）、加速試験温度は２５０℃とした。エ
レクトロマイグレーション加速試験は３００時間の定刻
打ち切り試験とした。加速試験中の抵抗をモニタリング
し、抵抗増大が顕在化（３％以上の増大）するのをもっ
て配線不良とした。実験に共した配線２２の各部分の寸
法及び実験結果を表１乃至表３に示す。
【００３５】
【表１】
【００３６】
【表２】
【００３７】
【表３】
【００３８】次に、一部が配線不良となった試料を用い
て、走査電子顕微鏡（ＳＥＭ）による不良部分の観察を
行った。走査型電子顕微鏡で行った結果、抵抗上昇のあ
った試料においては、導体帯２６、２８の幅が変化する
陰極側にボイドの発生が確認された。
て、走査電子顕微鏡（ＳＥＭ）による不良部分の観察を
行った。走査型電子顕微鏡で行った結果、抵抗上昇のあ
った試料においては、導体帯２６、２８の幅が変化する
陰極側にボイドの発生が確認された。
【００３９】また、接続帯２９の接続角度を９０度から
徐々に減少させて追加実験を行ったところ、接続角度が
８０度以上の条件においては、エレクトロマイグレーシ
ョンに対する堰止め効果が確認された。
徐々に減少させて追加実験を行ったところ、接続角度が
８０度以上の条件においては、エレクトロマイグレーシ
ョンに対する堰止め効果が確認された。
【００４０】なお、比較例として、実施例１と同様なプ
ロセスで配線幅２μｍ、配線長３ｍｍの配線を形成し、
実施例１と同様な加速条件でエレクトロマイグレーショ
ン加速試験を行った。その結果、配線寿命は４０時間で
あった。 ［実施例２］Ｓｉ（１００）基板上に熱酸化膜を４００
ｎｍ形成後、この上に、ＲＩＥのストッパーとしてｐ−
ＳｉＮ膜を２００ｎｍ、ｐ−ＴＥＯＳを４００ｎｍを順
次堆積した。次に、実施例１の反転マスクを用いてＰＥ
Ｐと、ＴＥＯＳのＲＩＥとを行い、全長３ｍｍの配線２
２に対応する深さ４００ｎｍの配線溝を図２図示のよう
なパターンで形成した。
ロセスで配線幅２μｍ、配線長３ｍｍの配線を形成し、
実施例１と同様な加速条件でエレクトロマイグレーショ
ン加速試験を行った。その結果、配線寿命は４０時間で
あった。 ［実施例２］Ｓｉ（１００）基板上に熱酸化膜を４００
ｎｍ形成後、この上に、ＲＩＥのストッパーとしてｐ−
ＳｉＮ膜を２００ｎｍ、ｐ−ＴＥＯＳを４００ｎｍを順
次堆積した。次に、実施例１の反転マスクを用いてＰＥ
Ｐと、ＴＥＯＳのＲＩＥとを行い、全長３ｍｍの配線２
２に対応する深さ４００ｎｍの配線溝を図２図示のよう
なパターンで形成した。
【００４１】次に、反応性スパッターにより、ＴｉＮ膜
を３０ｎｍ形成すると共に、連続してＣｕ膜を異方性ス
パッターにより８００ｎｍ形成した。更に、Ｈ2 （１０
ｍＴｏｒｒ）中で６００℃、３０分のリフロー熱処理を
行い、溝内にＣｕを充填後、ＣＭＰにより、溝外の金属
層を除去した。
を３０ｎｍ形成すると共に、連続してＣｕ膜を異方性ス
パッターにより８００ｎｍ形成した。更に、Ｈ2 （１０
ｍＴｏｒｒ）中で６００℃、３０分のリフロー熱処理を
行い、溝内にＣｕを充填後、ＣＭＰにより、溝外の金属
層を除去した。
【００４２】次に、Ｈ2 （１０ｍＴｏｒｒ）中で、４５
０℃で１５分の還元処理を行った後、ｐ−ＳｉＮ膜を２
００ｎｍ、ｐ−ＴＥＯＳ膜を４００ｎｍ、ｐ−ＳｉＮ膜
を７５０ｎｍを順次堆積し、これらの膜にパット部用の
開口を形成した。次に、３５０℃、５ＭＡ／ｃｍ2 の加
速条件でエレクトロマイグレーション加速試験を行っ
た。なお、Ｃｕ膜の平均結晶粒径は、透過型電子顕微鏡
観察より２．７μｍであった。実験に共した配線２２の
各部分の寸法及び実験結果を表４に示す。配線寿命の判
定は実施例１と同様な基準で行った。
０℃で１５分の還元処理を行った後、ｐ−ＳｉＮ膜を２
００ｎｍ、ｐ−ＴＥＯＳ膜を４００ｎｍ、ｐ−ＳｉＮ膜
を７５０ｎｍを順次堆積し、これらの膜にパット部用の
開口を形成した。次に、３５０℃、５ＭＡ／ｃｍ2 の加
速条件でエレクトロマイグレーション加速試験を行っ
た。なお、Ｃｕ膜の平均結晶粒径は、透過型電子顕微鏡
観察より２．７μｍであった。実験に共した配線２２の
各部分の寸法及び実験結果を表４に示す。配線寿命の判
定は実施例１と同様な基準で行った。
【００４３】
【表４】
【００４４】また、比較例として、実施例２と同様なプ
ロセスで配線幅２μｍ、配線長３ｍｍのＣｕ配線を形成
し、実施例２と同様な加速条件でエレクトロマイグレー
ション加速試験を行った。その結果、配線寿命は５５時
間であった。
ロセスで配線幅２μｍ、配線長３ｍｍのＣｕ配線を形成
し、実施例２と同様な加速条件でエレクトロマイグレー
ション加速試験を行った。その結果、配線寿命は５５時
間であった。
【００４５】試料のＣＭＰ加工後、走査型電子顕微鏡で
配線断面の膜厚を測定した。その結果、ディッシングに
よる膜厚の減少は一切観察されなかった。同様に、Ａｌ
のトレンチ配線を形成し、ディッシングの評価を行った
が、これに関しても配線膜厚の減少はみられなかった。
一方、ほぼ同等の配線幅を持つ単一配線に関しては、Ａ
ｌ、Ｃｕともに１０〜２０％の膜厚の減少が観察され
た。
配線断面の膜厚を測定した。その結果、ディッシングに
よる膜厚の減少は一切観察されなかった。同様に、Ａｌ
のトレンチ配線を形成し、ディッシングの評価を行った
が、これに関しても配線膜厚の減少はみられなかった。
一方、ほぼ同等の配線幅を持つ単一配線に関しては、Ａ
ｌ、Ｃｕともに１０〜２０％の膜厚の減少が観察され
た。
【００４６】以上の結果は２本の導体帯を連結した構造
に関するものであるが、図３に示すように多数本の導体
帯を連結した配線においても同様な結果が得られた。ま
た、上述の説明においては幅の変化率や変化サイクルが
同じ複数の導体帯からなる配線に関するが、これらが異
なる複数の導体帯からなる配線においても上述の効果が
確認された。但し、接続帯に対応する部分を除いて、配
線の断面積、即ち各部分の断面積の合計の差が、３０％
以上になるとエレクトロマイグレーション配線寿命の劣
化が激しくなり、１０％以下であれば顕著な差はみられ
なかった。
に関するものであるが、図３に示すように多数本の導体
帯を連結した配線においても同様な結果が得られた。ま
た、上述の説明においては幅の変化率や変化サイクルが
同じ複数の導体帯からなる配線に関するが、これらが異
なる複数の導体帯からなる配線においても上述の効果が
確認された。但し、接続帯に対応する部分を除いて、配
線の断面積、即ち各部分の断面積の合計の差が、３０％
以上になるとエレクトロマイグレーション配線寿命の劣
化が激しくなり、１０％以下であれば顕著な差はみられ
なかった。
【００４７】
【発明の効果】本発明によれば、幅が変化する導体帯を
複数本連結するという極めて容易な方法により、エレク
トロマイグレーションに起因する配線の劣化を抑制する
ことができる。従って、配線設計上大きな変更を伴うこ
となく、ＬＳＩの信頼性を向上させ且つＬＳＩの高速化
に必要な許容電流密度を増大させることができる。
複数本連結するという極めて容易な方法により、エレク
トロマイグレーションに起因する配線の劣化を抑制する
ことができる。従って、配線設計上大きな変更を伴うこ
となく、ＬＳＩの信頼性を向上させ且つＬＳＩの高速化
に必要な許容電流密度を増大させることができる。
【図１】（ａ）多層配線構造及び（ｂ）その配線内の応
力勾配を示す図。
力勾配を示す図。
【図２】本発明の実施の形態に係る配線構造を示す平面
図。
図。
【図３】図２図示の配線構造の変更例を示す平面図。
１２、１４…配線、１６…拡散障壁、２２…配線、２４
…絶縁領域、２６、２８…導体帯、２７ａ…大セグメン
ト、２７ｂ…小セグメント、２９…導体接続帯、３２…
配線、３６ａ〜３６ｄ…導体帯。
…絶縁領域、２６、２８…導体帯、２７ａ…大セグメン
ト、２７ｂ…小セグメント、２９…導体接続帯、３２…
配線、３６ａ〜３６ｄ…導体帯。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205
Claims (4)
- 【請求項１】配線を有する半導体装置において、 前記配線が、互いに対向して延在すると共に第１材料か
らなる第１及び第２導体帯を具備することと、 前記第１導体帯がその長手方向に沿って断面積の異なる
第１部分及び第２部分を有すると共に、前記第２導体帯
がその長手方向に沿って断面積の異なる第３部分及び第
４部分を有することと、 前記第１部分は前記第２部分よりも大きな断面積を有す
ると共に、前記第３部分は前記第４部分よりも小さな断
面積を有することと、 前記第１部分と前記第３部分とが対向すると共に、前記
第２部分と前記第４部分とが対向することと、 前記第１及び第２導体帯が、前記第１及び第２部分間の
部位と前記第３及び第４部分間の部位とを繋ぐと共に前
記第１材料からなる第１接続導体帯を介して互いに接続
されることと、前記第１及び第２導体帯が、前記第１接続導体帯から離
れた位置で前記第１部分と前記第３部分とを繋ぐと共に
前記第１材料からなる第２接続導体帯を介して互いに接
続されることと、 前記第１部分と前記第３部分との断面積の合計と、前記
第２部分と前記第４部分との断面積の合計と、が実質的
に等しいことにより、前記配線は前記第１接続導体帯に
対応する部分を除いて実質的に一定の断面積を有するこ
とと、前記配線が第１電流密度で使用され、前記第１及び第２
接続導体帯間の前記第１及び第３部分の長さが、前記第
１電流密度に基づいて、下記の式で与えられる臨界長Ｌ
ｃ以下の長さであることと、 Ｌｃ＝（Δσ・Ω・ａ）／（ｊ・ｅ・ρ・Ｚ* ） ここで、ｊ：前記第１電流密度、ｅ：素電荷、 ρ：前記第１材料の比抵抗、Ｚ* ：有効電荷、 Δσ：前記第１及び第２導体帯内に発生する応力差、 Ω：前記第１材料の原子体積、ａ：前記第１材料の格子
定数、 を特徴とする半導体装置。 - 【請求項２】第１方向に延在し且つ第１電流密度で使用
される配線を有する半導体装置にお いて、前記配線が、互いに隣接するもの同士が対向して
延在すると共に第１材料からなる複数の導体帯を具備す
ることと、 前記複数の導体帯の夫々の前記第１方向に直交する第２
方向の断面積が、前記第１電流密度に基づいて、下記の
式で与えられる臨界長Ｌｃ以下の長さで変化すること
と、 Ｌｃ＝（Δσ・Ω・ａ）／（ｊ・ｅ・ρ・Ｚ* ） ここで、ｊ：前記第１電流密度、ｅ：素電荷、 ρ：前記第１材料の比抵抗、Ｚ* ：有効電荷、 Δσ：前記複数の導体帯内に発生する応力差、 Ω：前記第１材料の原子体積、ａ：前記第１材料の格子
定数、 前記断面積が変化する部位において前記複数の導体帯の
互いに隣接する導体帯同士は前記第１材料からなる接続
導体帯を介して接続されることと、 前記配線は前記接続導体帯に対応する部分を除いて前記
第２方向の断面積が実質的に一定であることと、 を特徴とする半導体装置。 - 【請求項３】第１方向に延在する配線を有する半導体装
置において、 前記配線が、互いに隣接するもの同士が対向して延在す
ると共に第１材料からなる複数の導体帯を具備すること
と、 前記複数の導体帯の夫々の前記第１方向に直交する第２
方向の断面積が臨界長以下の長さで変化することと、前
記臨界長は、エレクトロマイグレーションにより生じる
原子流束と、前記原子流束により移動した原子により前
記複数の導体帯内にもたらされる応力勾配に起因して生
じる逆方向の原子流束とが釣合う長さであることと、 前記断面積が変化する部位において前記複数の導体帯の
互いに隣接する導体帯 同士は前記第１材料からなる接続
導体帯を介して接続されることと、 前記配線は前記接続導体帯に対応する部分を除いて前記
第２方向の断面積が実質的に一定であることと、 を特徴とする半導体装置。 - 【請求項４】前記配線は、（最大値−最小値）／（最小
値）で表される電流密度の変化率が０．３以下となるよ
うな、実質的に一定の断面積を有することを特徴とする
請求項１乃至３のいずれかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15220097A JP3347019B2 (ja) | 1997-06-10 | 1997-06-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15220097A JP3347019B2 (ja) | 1997-06-10 | 1997-06-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10340902A JPH10340902A (ja) | 1998-12-22 |
| JP3347019B2 true JP3347019B2 (ja) | 2002-11-20 |
Family
ID=15535255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15220097A Expired - Fee Related JP3347019B2 (ja) | 1997-06-10 | 1997-06-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3347019B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000294639A (ja) | 1999-04-09 | 2000-10-20 | Oki Electric Ind Co Ltd | 半導体装置 |
| CN113782516B (zh) * | 2021-08-20 | 2024-04-05 | 长江存储科技有限责任公司 | 电迁移测试结构、系统、存储器、制造方法及测试方法 |
-
1997
- 1997-06-10 JP JP15220097A patent/JP3347019B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10340902A (ja) | 1998-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6417572B1 (en) | Process for producing metal interconnections and product produced thereby | |
| JP2811131B2 (ja) | 半導体装置の配線接続構造およびその製造方法 | |
| US7566975B2 (en) | Semiconductor device and method for manufacturing the same | |
| US7062850B2 (en) | Method of forming electrical interconnects having electromigration-inhibiting segments to a critical length | |
| JPH0760852B2 (ja) | 銅合金導電プラグ形成方法及び装置 | |
| TW406313B (en) | Semiconductor device and manufacturing method of the same | |
| US5448113A (en) | Micro metal-wiring structure having stress induced migration resistance | |
| US7981771B2 (en) | Structures and methods to enhance Cu interconnect electromigration (EM) performance | |
| JPH02137230A (ja) | 集積回路装置 | |
| JP3347019B2 (ja) | 半導体装置 | |
| JPH05211147A (ja) | アルミニウム配線およびその形成方法 | |
| US6864584B2 (en) | Semiconductor device | |
| KR0123185B1 (ko) | 알루미늄배선 및 그 형성방법 | |
| US6904675B1 (en) | Method of forming electrical interconnects having electromigration-inhibiting plugs | |
| JP3021683B2 (ja) | 集積回路用配線 | |
| JP3368629B2 (ja) | 半導体装置 | |
| US6960306B2 (en) | Low Cu percentages for reducing shorts in AlCu lines | |
| JP3283316B2 (ja) | 微細金属配線構造 | |
| JPH05152299A (ja) | 配線構造体 | |
| EP1001463A2 (en) | Aluminum interconnects for integrated circuits comprising titanium under and overlayers | |
| JPH0199239A (ja) | 半導体装置 | |
| JPH0334545A (ja) | 半導体装置の製造方法 | |
| JPH0338832A (ja) | 半導体装置の配線構造 | |
| JPH05160130A (ja) | 半導体装置、及びその製造方法 | |
| JPH05102156A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070906 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |