JP2000294639A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000294639A JP2000294639A JP11102602A JP10260299A JP2000294639A JP 2000294639 A JP2000294639 A JP 2000294639A JP 11102602 A JP11102602 A JP 11102602A JP 10260299 A JP10260299 A JP 10260299A JP 2000294639 A JP2000294639 A JP 2000294639A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- opening
- semiconductor device
- aluminum
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 アルミニウム合金を用いた配線層において、
エレクトロマイグレーションによるボイドの発生を抑制
する配線構造を提供することを目的とする。 【構成】 第１の配線１０２と、この第１の配線とは異
なる層に形成され、アルミニウムを含まない金属１０７
を介して第１の配線と接続されたアルミニウムまたはア
ルミニウム合金からなる第２の配線１０４とを備え、こ
の第２の配線に、開口部１０８が設けられている構成と
する。
エレクトロマイグレーションによるボイドの発生を抑制
する配線構造を提供することを目的とする。 【構成】 第１の配線１０２と、この第１の配線とは異
なる層に形成され、アルミニウムを含まない金属１０７
を介して第１の配線と接続されたアルミニウムまたはア
ルミニウム合金からなる第２の配線１０４とを備え、こ
の第２の配線に、開口部１０８が設けられている構成と
する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に係わ
り、特に、アルミニウムまたはアルミニウム合金におけ
る配線構造の信頼性向上に関するものである。
り、特に、アルミニウムまたはアルミニウム合金におけ
る配線構造の信頼性向上に関するものである。
【０００２】
【従来の技術】近年、平坦化技術が必須となっている配
線構造の半導体プロセスでは、コンタクトホールの埋め
込みを実現するために、例えばタングステンのような高
融点金属埋め込み技術が採用されている。これは、下層
配線上に形成した層間絶縁膜にビアホールを形成後、高
融点金属の密着層として例えば窒化チタンを成膜し、続
いて、このビアホール内に高融点金属であるタングステ
ンを成膜する。その後、エッチバック法などによりビア
ホール内にのみタングステンを残し、このタングステン
と接続される上層配線であるアルミニウム合金を層間絶
縁膜上に形成するというものである。アルミニウム合金
と埋め込みタングステンにおけるエレクトロマイグレー
ションについては例えば、論文：「Electromigration i
n two-level interconnect structures with Al alloy
lines and W studs (1992 AmericanInstitute of Physi
cs. VOL. 72. NO. 1, July 1992)」等に紹介されてい
る。
線構造の半導体プロセスでは、コンタクトホールの埋め
込みを実現するために、例えばタングステンのような高
融点金属埋め込み技術が採用されている。これは、下層
配線上に形成した層間絶縁膜にビアホールを形成後、高
融点金属の密着層として例えば窒化チタンを成膜し、続
いて、このビアホール内に高融点金属であるタングステ
ンを成膜する。その後、エッチバック法などによりビア
ホール内にのみタングステンを残し、このタングステン
と接続される上層配線であるアルミニウム合金を層間絶
縁膜上に形成するというものである。アルミニウム合金
と埋め込みタングステンにおけるエレクトロマイグレー
ションについては例えば、論文：「Electromigration i
n two-level interconnect structures with Al alloy
lines and W studs (1992 AmericanInstitute of Physi
cs. VOL. 72. NO. 1, July 1992)」等に紹介されてい
る。
【０００３】
【発明が解決しようとする課題】しかしながら、上記構
造によるタングステンの埋込み層を用いた多層配線構造
においては、アルミニウム合金配線が高電位側に接続さ
れている場合、電子は下層配線からビアホールを通りこ
のアルミニウム合金配線へ移動する。この結果、アルミ
ニウム原子の移動開始箇所がビアホール近傍に集中し、
高電位側である上層配線端部のアルミニウムが消失し、
空隙（ボイド）が発生してしまう。
造によるタングステンの埋込み層を用いた多層配線構造
においては、アルミニウム合金配線が高電位側に接続さ
れている場合、電子は下層配線からビアホールを通りこ
のアルミニウム合金配線へ移動する。この結果、アルミ
ニウム原子の移動開始箇所がビアホール近傍に集中し、
高電位側である上層配線端部のアルミニウムが消失し、
空隙（ボイド）が発生してしまう。
【０００４】
【課題を解決するための手段】上記課題を解決するため
に本発明では、第１の配線と、この第１の配線とは異な
る層に形成され、アルミニウムを含まない金属を介して
第１の配線と接続されたアルミニウムまたはアルミニウ
ム合金からなる第２の配線とを備え、この第２の配線に
開口部が設けられている構造としたものである。
に本発明では、第１の配線と、この第１の配線とは異な
る層に形成され、アルミニウムを含まない金属を介して
第１の配線と接続されたアルミニウムまたはアルミニウ
ム合金からなる第２の配線とを備え、この第２の配線に
開口部が設けられている構造としたものである。
【０００５】
【発明の実施の形態】第１の実施形態 図１は、本発明の第１の実施形態を示す説明図であり、
図１（ａ）は上面図、図１（ｂ）は図１（ａ）における
Ａ−Ａ’断面図を示す。この図１において、半導体基板
１０１上には第１配線１０２が形成されている。この第
１配線１０２は例えばアルミニウム合金が用いられる。
第１配線１０２上には図示しない絶縁膜を介して第２配
線１０４が形成されている。この第２配線１０４は、例
えば、窒化チタン１０５とアルミニウム合金１０６との
積層構造により形成される。この第２配線１０４は第１
配線とタングステンなどの高融点金属からなる埋込み層
１０７により接続されている。
図１（ａ）は上面図、図１（ｂ）は図１（ａ）における
Ａ−Ａ’断面図を示す。この図１において、半導体基板
１０１上には第１配線１０２が形成されている。この第
１配線１０２は例えばアルミニウム合金が用いられる。
第１配線１０２上には図示しない絶縁膜を介して第２配
線１０４が形成されている。この第２配線１０４は、例
えば、窒化チタン１０５とアルミニウム合金１０６との
積層構造により形成される。この第２配線１０４は第１
配線とタングステンなどの高融点金属からなる埋込み層
１０７により接続されている。
【０００６】このような埋込み層１０７は、第１配線層
１０２と第２配線層１０４との間の図示しない絶縁膜に
設けられた開孔部を含む絶縁膜全面上にタングステンを
ＣＶＤ法により形成し、開孔部内を残して除去すること
により得ることができる。
１０２と第２配線層１０４との間の図示しない絶縁膜に
設けられた開孔部を含む絶縁膜全面上にタングステンを
ＣＶＤ法により形成し、開孔部内を残して除去すること
により得ることができる。
【０００７】第２の配線層１０４は、開孔部内に埋込み
層１０７が形成された絶縁層上にスパッタ法により窒化
チタン１０５等のバリアメタルを形成する。その後、こ
の窒化チタン１０５上にアルミニウム合金１０６をスパ
ッタ法により形成する。このアルミニウム１０６は一般
的な形成温度である１００℃〜３００℃で形成する。こ
の時、アルミニウム合金１０６のグレインサイズはおよ
そ１μm〜２μmの範囲となる。
層１０７が形成された絶縁層上にスパッタ法により窒化
チタン１０５等のバリアメタルを形成する。その後、こ
の窒化チタン１０５上にアルミニウム合金１０６をスパ
ッタ法により形成する。このアルミニウム１０６は一般
的な形成温度である１００℃〜３００℃で形成する。こ
の時、アルミニウム合金１０６のグレインサイズはおよ
そ１μm〜２μmの範囲となる。
【０００８】ここで、第１の配線層は低電位側に、第２
の配線層は高電位側に接続されており、この配線に電流
を流した時には、電子は第１の配線層１０２から埋込み
層１０７を介して第２の配線層１０４へ移動する。
の配線層は高電位側に接続されており、この配線に電流
を流した時には、電子は第１の配線層１０２から埋込み
層１０７を介して第２の配線層１０４へ移動する。
【０００９】本実施形態では、このアルミニウム配線１
０６には、開口部１０８が形成されている。この開孔部
１０８が設けられることにより、第２の配線層１０４の
幅は、幅ｄの部分に分割される。この幅ｄは、アルミニ
ウム合金のグレインサイズよりも小さい値、例えば１μ
mに設定される。また、この開孔部１０８は、埋込み層
の端部から距離５０μm以内の範囲に設けられる。図中
ではこの距離はＬで示される。
０６には、開口部１０８が形成されている。この開孔部
１０８が設けられることにより、第２の配線層１０４の
幅は、幅ｄの部分に分割される。この幅ｄは、アルミニ
ウム合金のグレインサイズよりも小さい値、例えば１μ
mに設定される。また、この開孔部１０８は、埋込み層
の端部から距離５０μm以内の範囲に設けられる。図中
ではこの距離はＬで示される。
【００１０】ここで、Ｌを５０μm以内とする理由を図
２および図３を用いて説明する。
２および図３を用いて説明する。
【００１１】図２（ａ）は上面図、図２（ｂ）は図２
（ａ）におけるＡ−Ａ’断面図である。図２において、
第２の配線層２０４の形状として開口部を備えていない
点で図１と相違する以外は図１に示される構造と同一で
あるため、同一構成に同一符号を付すことによりその詳
細な説明は省略する。
（ａ）におけるＡ−Ａ’断面図である。図２において、
第２の配線層２０４の形状として開口部を備えていない
点で図１と相違する以外は図１に示される構造と同一で
あるため、同一構成に同一符号を付すことによりその詳
細な説明は省略する。
【００１２】図３は、図２における構造の第１の配線層
１０１を低電位側に、第２の配線層２０４を高電位側に
それぞれ接続したときの電子の移動、およびアルミニウ
ムの消失について説明する図である。
１０１を低電位側に、第２の配線層２０４を高電位側に
それぞれ接続したときの電子の移動、およびアルミニウ
ムの消失について説明する図である。
【００１３】この図３に示されるように電位を印加した
場合、電子は第１の配線層１０２から埋込み層１０７を
介して第２の配線層２０４に流れる。この時、電子の流
れに伴って、アルミニウム原子が移動する。この図２お
よび図３に示される構造では、第１の配線層と第２の配
線層との間にタングステンの埋込み層１０７と窒化チタ
ンのバリアメタル２０５が存在する。このため、アルミ
ニウム原子が電子の移動に伴って移動してしまうにもか
かわらず、アルミニウムの供給源がないため、アルミニ
ウム配線２０６においては、その端部からアルミニウム
が消失する。
場合、電子は第１の配線層１０２から埋込み層１０７を
介して第２の配線層２０４に流れる。この時、電子の流
れに伴って、アルミニウム原子が移動する。この図２お
よび図３に示される構造では、第１の配線層と第２の配
線層との間にタングステンの埋込み層１０７と窒化チタ
ンのバリアメタル２０５が存在する。このため、アルミ
ニウム原子が電子の移動に伴って移動してしまうにもか
かわらず、アルミニウムの供給源がないため、アルミニ
ウム配線２０６においては、その端部からアルミニウム
が消失する。
【００１４】これに対し、第１の配線層としてアルミニ
ウム合金を用い、埋め込み層１０７、窒化チタン２０５
を用いずに、第１の配線層１０２と第２の配線層のアル
ミニウム合金層２０６を直接接続した場合であれば、第
２の配線層において、常に第１の配線層からアルミニウ
ム原子が供給されるため、第２の配線層におけるアルミ
ニウムの消失は起らない。
ウム合金を用い、埋め込み層１０７、窒化チタン２０５
を用いずに、第１の配線層１０２と第２の配線層のアル
ミニウム合金層２０６を直接接続した場合であれば、第
２の配線層において、常に第１の配線層からアルミニウ
ム原子が供給されるため、第２の配線層におけるアルミ
ニウムの消失は起らない。
【００１５】このようなアルミニウム原子の移動はアル
ミニウムのグレインサイズに依存する。すなわち、配線
幅がグレインサイズよりも小さい場合であればアルミの
移動が起りにくいことが一般的に知られている。
ミニウムのグレインサイズに依存する。すなわち、配線
幅がグレインサイズよりも小さい場合であればアルミの
移動が起りにくいことが一般的に知られている。
【００１６】また、アルミニウム合金配線の両端部が、
例えば高融点金属などのアルミニウムを含まない金属で
接続されている場合、このアルミニウム合金配線内では
アルミニウム原子の供給も排出も行われない。このた
め、配線内においてアルミニウム原子の密度差が発生す
る。この場合、アルミニウム原子が疎の部分ではボイド
が発生し、密の部分ではストレスが増大する。さらに、
密の部分では、ストレスを緩和しようとする力（エレク
トロマイグレーションによるアルミニウム原子の移動の
力と逆の力）が生じる。これはバックフロー効果と呼ば
れ、この力とアルミニウム原子の移動の力とが釣り合っ
た状態になるとボイドの成長が止まる。アルミニウム合
金の場合、このバックフロー現象を生じさせ、ボイドの
成長を止めるためには、埋込み層の端部から５０μm以
内にアルミニウム原子の移動を阻止する領域、すなわ
ち、アルミニウムのグレインサイズよりも狭い領域を設
けておくのが好ましい。
例えば高融点金属などのアルミニウムを含まない金属で
接続されている場合、このアルミニウム合金配線内では
アルミニウム原子の供給も排出も行われない。このた
め、配線内においてアルミニウム原子の密度差が発生す
る。この場合、アルミニウム原子が疎の部分ではボイド
が発生し、密の部分ではストレスが増大する。さらに、
密の部分では、ストレスを緩和しようとする力（エレク
トロマイグレーションによるアルミニウム原子の移動の
力と逆の力）が生じる。これはバックフロー効果と呼ば
れ、この力とアルミニウム原子の移動の力とが釣り合っ
た状態になるとボイドの成長が止まる。アルミニウム合
金の場合、このバックフロー現象を生じさせ、ボイドの
成長を止めるためには、埋込み層の端部から５０μm以
内にアルミニウム原子の移動を阻止する領域、すなわ
ち、アルミニウムのグレインサイズよりも狭い領域を設
けておくのが好ましい。
【００１７】このように、第１の実施形態では、図１
（ｃ）に示されるように、第２の配線層１０４を移動す
る電子は１０９、１１０で示されるように、開口部１０
８のわきの狭い領域に分割されて移動するる。この狭い
領域をアルミニウムのグレインサイズよりも狭くするこ
とにより、この狭い領域でアルミ原子の移動が阻止され
る。また、この開口部１０８を埋込み層の端部から５０
μm以内の領域に形成することで、上述したバックフロ
ー効果により、第２の配線層１０４におけるボイドの発
生を抑制することができる。
（ｃ）に示されるように、第２の配線層１０４を移動す
る電子は１０９、１１０で示されるように、開口部１０
８のわきの狭い領域に分割されて移動するる。この狭い
領域をアルミニウムのグレインサイズよりも狭くするこ
とにより、この狭い領域でアルミ原子の移動が阻止され
る。また、この開口部１０８を埋込み層の端部から５０
μm以内の領域に形成することで、上述したバックフロ
ー効果により、第２の配線層１０４におけるボイドの発
生を抑制することができる。
【００１８】本実施例においては、この開孔部１０８
は、配線１０４をパターニングする時に同時にパターニ
ングすることにより、工数を増やすことなく開口部１０
８を形成することが可能である。
は、配線１０４をパターニングする時に同時にパターニ
ングすることにより、工数を増やすことなく開口部１０
８を形成することが可能である。
【００１９】また、図４に示されるように、開口部の形
状として、第２の配線層１０４を完全に貫通しない溝形
状の開口部４０８としてもよい。このような溝形状の開
口部４０８は、第２の配線層１０４を通常通りパターニ
ングした後に、再度、開口部４０８に対応する領域を所
定の深さだけエッチングすることにより形成することが
できる。この場合、アルミニウム合金１０６の底部には
アルミニウム合金が残っているため、配線全体として断
面積を確保できる。このため、配線抵抗の増大を抑制す
ることが可能となる。
状として、第２の配線層１０４を完全に貫通しない溝形
状の開口部４０８としてもよい。このような溝形状の開
口部４０８は、第２の配線層１０４を通常通りパターニ
ングした後に、再度、開口部４０８に対応する領域を所
定の深さだけエッチングすることにより形成することが
できる。この場合、アルミニウム合金１０６の底部には
アルミニウム合金が残っているため、配線全体として断
面積を確保できる。このため、配線抵抗の増大を抑制す
ることが可能となる。
【００２０】第２の実施形態 図５は、本発明の第２の実施形態を示す説明図であり、
図５（ａ）は上面図、図５（ｂ）は図５（ａ）における
Ａ−Ａ’断面図を示す。この図５において、第１の実施
形態と同一構成には同一符号を付し、その詳細な説明は
省略する。
図５（ａ）は上面図、図５（ｂ）は図５（ａ）における
Ａ−Ａ’断面図を示す。この図５において、第１の実施
形態と同一構成には同一符号を付し、その詳細な説明は
省略する。
【００２１】この第２の実施形態では第２の配線層５０
４に開口部５０８が配線の幅方向に複数設けられている
点で第１の実施形態とは異なっている。この第２の配線
層５０４は、窒化チタンなどのバリアメタル層５０５
と、アルミニウム合金５０６とを積層した構造となって
いる。
４に開口部５０８が配線の幅方向に複数設けられている
点で第１の実施形態とは異なっている。この第２の配線
層５０４は、窒化チタンなどのバリアメタル層５０５
と、アルミニウム合金５０６とを積層した構造となって
いる。
【００２２】この開孔部により、第２の配線層５０４の
幅は、実質的に幅ｄの部分２箇所と、幅ｗの部分に分割
される。この時、それぞれの分割された配線幅であるｄ
およびｗは、それぞれ１μm以下とすることが好まし
い。たとえば、配線幅が５μmの時、開口部５０８の幅
を１μm、幅ｄおよび幅ｗをそれぞれ１μmとする。
幅は、実質的に幅ｄの部分２箇所と、幅ｗの部分に分割
される。この時、それぞれの分割された配線幅であるｄ
およびｗは、それぞれ１μm以下とすることが好まし
い。たとえば、配線幅が５μmの時、開口部５０８の幅
を１μm、幅ｄおよび幅ｗをそれぞれ１μmとする。
【００２３】図５（ｃ）に示されるように、第１の配線
層１０２を低電位側に、第２の配線層５０４を高電位側
にそれぞれ接続した場合、電子は第１の配線層１０２か
ら埋込み層１０７を通り、５０９、５１０、５１１のよ
うに移動する。この電子の移動経路に開口部５０８が設
けられているため、電子は開口部を避けて移動する。
層１０２を低電位側に、第２の配線層５０４を高電位側
にそれぞれ接続した場合、電子は第１の配線層１０２か
ら埋込み層１０７を通り、５０９、５１０、５１１のよ
うに移動する。この電子の移動経路に開口部５０８が設
けられているため、電子は開口部を避けて移動する。
【００２４】このように、それぞれの分割された配線幅
を１μm、すなわち、アルミニウムのグレインサイズよ
りも狭くすることにより、アルミニウム原子の移動を抑
制することが可能となる。
を１μm、すなわち、アルミニウムのグレインサイズよ
りも狭くすることにより、アルミニウム原子の移動を抑
制することが可能となる。
【００２５】また、それぞれの開口部５０８は埋込み層
の端部から長さＬ＝５０μmの範囲に設けることによ
り、前述したバックフロー効果が得られ、エレクトロマ
イグレーション耐性がより向上する。
の端部から長さＬ＝５０μmの範囲に設けることによ
り、前述したバックフロー効果が得られ、エレクトロマ
イグレーション耐性がより向上する。
【００２６】この第２の実施形態では複数の開口部によ
りアルミニウム合金の配線幅を実質的に狭めている。こ
のため、必要以上に開口部を大きくすることなく、エレ
クトロマイグレーション耐性を向上できる。
りアルミニウム合金の配線幅を実質的に狭めている。こ
のため、必要以上に開口部を大きくすることなく、エレ
クトロマイグレーション耐性を向上できる。
【００２７】また、第２の実施形態においても、第１の
実施形態の場合と同様に、第２の配線層のアルミニウム
合金をすべて貫通させずに、溝形状に形成することも可
能である。
実施形態の場合と同様に、第２の配線層のアルミニウム
合金をすべて貫通させずに、溝形状に形成することも可
能である。
【００２８】第３の実施形態 図６は、本発明の第３の実施形態を示す説明図であり、
図６（ａ）は上面図、図６（ｂ）は図６（ａ）における
Ａ−Ａ’断面図を示す。この図６において、第１の実施
形態と同一構成には同一符号を付し、その詳細な説明は
省略する。
図６（ａ）は上面図、図６（ｂ）は図６（ａ）における
Ａ−Ａ’断面図を示す。この図６において、第１の実施
形態と同一構成には同一符号を付し、その詳細な説明は
省略する。
【００２９】この第３の実施形態では第２の配線層６０
４に開口部６０８および６０９が配線の長さ方向にそれ
ぞれ設けられている点で第１の実施形態とは異なってい
る。この開口部６０８および開口部６０９間の間隔Ｌ２
は、５０μm以下であることが好ましい。これは、前述
したバックフロー効果を得るために必要な間隔である。
なお、この第２の配線層６０４は、窒化チタンなどのバ
リアメタル層６０５と、アルミニウム合金６０６とを積
層した構造となっている。
４に開口部６０８および６０９が配線の長さ方向にそれ
ぞれ設けられている点で第１の実施形態とは異なってい
る。この開口部６０８および開口部６０９間の間隔Ｌ２
は、５０μm以下であることが好ましい。これは、前述
したバックフロー効果を得るために必要な間隔である。
なお、この第２の配線層６０４は、窒化チタンなどのバ
リアメタル層６０５と、アルミニウム合金６０６とを積
層した構造となっている。
【００３０】この第３の実施形態におけるバックフロー
効果を図６（ｃ）を用いて説明する。第１の配線層１０
２を低電位側に、第２の配線層を高電位側に接続した場
合、電子は第１の配線層１０２から埋込み層１０７を介
して第２の配線層６０４に移動する。そして、第２の配
線層６０４においては、開口部６０８と開口部６０９が
存在するため、電子は６１０、６１１に示すように開口
部６０８、６０９により狭められた部分を通る。ここ
で、第２の配線層６０４における開口部６０８、６０９
により狭められた部分は１μm以下の幅となっているた
め、アルミニウム原子はこの狭められた部分を通りにく
くなっている。したがって、この埋込み層１０７から開
口部６０８との間、そして、開口部６０８と開口部６０
９との間でそれぞれバックフロー現象が起こる。これに
より、第２の配線全体としてのエレクトロマイグレーシ
ョン耐性が向上する。
効果を図６（ｃ）を用いて説明する。第１の配線層１０
２を低電位側に、第２の配線層を高電位側に接続した場
合、電子は第１の配線層１０２から埋込み層１０７を介
して第２の配線層６０４に移動する。そして、第２の配
線層６０４においては、開口部６０８と開口部６０９が
存在するため、電子は６１０、６１１に示すように開口
部６０８、６０９により狭められた部分を通る。ここ
で、第２の配線層６０４における開口部６０８、６０９
により狭められた部分は１μm以下の幅となっているた
め、アルミニウム原子はこの狭められた部分を通りにく
くなっている。したがって、この埋込み層１０７から開
口部６０８との間、そして、開口部６０８と開口部６０
９との間でそれぞれバックフロー現象が起こる。これに
より、第２の配線全体としてのエレクトロマイグレーシ
ョン耐性が向上する。
【００３１】また、第３の実施形態においても、第１の
実施形態の場合と同様に、第２の配線層のアルミニウム
合金をすべて貫通させずに、溝形状に形成することも可
能である。
実施形態の場合と同様に、第２の配線層のアルミニウム
合金をすべて貫通させずに、溝形状に形成することも可
能である。
【００３２】また、本実施形態においても、第２の実施
形態で説明した構造と同様に、配線の幅方向にも複数の
開口部を形成することも可能である。すなわち、配線の
幅方向に複数の開口部を形成し、さらに、配線の延在方
向にも複数の開口部を形成することが可能である。
形態で説明した構造と同様に、配線の幅方向にも複数の
開口部を形成することも可能である。すなわち、配線の
幅方向に複数の開口部を形成し、さらに、配線の延在方
向にも複数の開口部を形成することが可能である。
【００３３】第４の実施形態 図７は、本発明の第４の実施形態を示す説明図であり、
図７（ａ）は上面図、図７（ｂ）は図７（ａ）における
Ａ−Ａ’断面図を示す。この図７において、第１の実施
形態と同一構成には同一符号を付し、その詳細な説明は
省略する。
図７（ａ）は上面図、図７（ｂ）は図７（ａ）における
Ａ−Ａ’断面図を示す。この図７において、第１の実施
形態と同一構成には同一符号を付し、その詳細な説明は
省略する。
【００３４】この第４の実施形態では第２の配線層７０
４に設ける開口部７０８の形状を配線方向に延びるスリ
ット形状にしている点で第１の実施形態とは異なってい
る。この第２の配線層７０４は、窒化チタンなどのバリ
アメタル層７０５と、アルミニウム合金７０６とを積層
した構造となっている。
４に設ける開口部７０８の形状を配線方向に延びるスリ
ット形状にしている点で第１の実施形態とは異なってい
る。この第２の配線層７０４は、窒化チタンなどのバリ
アメタル層７０５と、アルミニウム合金７０６とを積層
した構造となっている。
【００３５】本実施形態においても、埋め込み層１０７
と開口部７０８の端部との間隔Ｌは５０μm以下とする
ことが好ましく、また、第２の配線層７０４におけるス
リット形状の開口部７０８により分割された領域の幅ｄ
はそれぞれ１μm以下とすることが好ましい。また、開
口部７０８における配線方向の長さは、この開口部７０
８が形成される配線の長さにより適宜選択することがで
きる。
と開口部７０８の端部との間隔Ｌは５０μm以下とする
ことが好ましく、また、第２の配線層７０４におけるス
リット形状の開口部７０８により分割された領域の幅ｄ
はそれぞれ１μm以下とすることが好ましい。また、開
口部７０８における配線方向の長さは、この開口部７０
８が形成される配線の長さにより適宜選択することがで
きる。
【００３６】本実施形態によれば、図７（ｃ）に示され
るように、第１の配線層１０２を低電位側に、第２の配
線層７０４を高電位側にそれぞれ接続した場合、電子は
第１の配線層１０２から埋込み層１０７を通り、７１
０、７１１のように移動する。この電子の移動経路に開
口部７０８が設けられているため、電子は開口部を避け
て移動する。
るように、第１の配線層１０２を低電位側に、第２の配
線層７０４を高電位側にそれぞれ接続した場合、電子は
第１の配線層１０２から埋込み層１０７を通り、７１
０、７１１のように移動する。この電子の移動経路に開
口部７０８が設けられているため、電子は開口部を避け
て移動する。
【００３７】このように、それぞれの分割された配線幅
を１μm、すなわち、アルミニウムのグレインサイズよ
りも狭くすることにより、アルミニウム原子の移動を抑
制することが可能となる。
を１μm、すなわち、アルミニウムのグレインサイズよ
りも狭くすることにより、アルミニウム原子の移動を抑
制することが可能となる。
【００３８】また、開口部７０８は埋込み層の端部から
長さＬ＝５０μmの範囲に設けることにより、前述した
バックフロー効果が得られ、エレクトロマイグレーショ
ン耐性がより向上する。
長さＬ＝５０μmの範囲に設けることにより、前述した
バックフロー効果が得られ、エレクトロマイグレーショ
ン耐性がより向上する。
【００３９】また、窒化チタンなどのバリアメタル層８
０５と、アルミニウム合金８０６とを積層した構造であ
る第２の配線層８０４の幅が広い場合は、図８に示され
るようにスリット状の開口部８０８を複数形成すること
も可能である。この場合は、開口部により分割された領
域の幅であるｄとｗにおいて、いずれも１μm以下とす
ることが好ましい。また、埋込み層１０７の端部から開
口部の端部までの距離Ｌは５０μm以下とすることが好
ましい。
０５と、アルミニウム合金８０６とを積層した構造であ
る第２の配線層８０４の幅が広い場合は、図８に示され
るようにスリット状の開口部８０８を複数形成すること
も可能である。この場合は、開口部により分割された領
域の幅であるｄとｗにおいて、いずれも１μm以下とす
ることが好ましい。また、埋込み層１０７の端部から開
口部の端部までの距離Ｌは５０μm以下とすることが好
ましい。
【００４０】例えば、第２の配線層８０４の幅が５μm
である場合、スリット状の開口部８０８の幅を１μmと
し、間隔ｄ、間隔ｗをそれぞれ１μmとする。
である場合、スリット状の開口部８０８の幅を１μmと
し、間隔ｄ、間隔ｗをそれぞれ１μmとする。
【００４１】この第４の実施形態においては、第２の配
線層全体を貫通する開口部を形成したが、これを、第２
の配線のアルミニウム合金の深さ方向の途中まで除去し
た構造、すなわち、溝状に形成してもよい。
線層全体を貫通する開口部を形成したが、これを、第２
の配線のアルミニウム合金の深さ方向の途中まで除去し
た構造、すなわち、溝状に形成してもよい。
【００４２】
【発明の効果】本発明によれば、アルミニウム合金から
なる配線において、このアルミニウム合金からなる配線
の幅を実質的に狭める開口部を形成しているため、エレ
クトロマイグレーションによる配線の不良を低減し、配
線寿命を延ばすことが可能となる。
なる配線において、このアルミニウム合金からなる配線
の幅を実質的に狭める開口部を形成しているため、エレ
クトロマイグレーションによる配線の不良を低減し、配
線寿命を延ばすことが可能となる。
【図１】本発明の第１の実施形態を示す図である。
【図２】本発明の第１の実施形態のエレクトロマイグレ
ーションを説明する図である。
ーションを説明する図である。
【図３】本発明の第１の実施形態のエレクトロマイグレ
ーションを説明する図である。
ーションを説明する図である。
【図４】本発明の第１の実施形態の変形例を説明する図
である。
である。
【図５】本発明の第２の実施形態を説明する図である。
【図６】本発明の第３の実施形態を説明する図である。
【図７】本発明の第４の実施形態を説明する図である。
【図８】本発明の第４の実施形態の他の例を示す図であ
る。
る。
１０１ 半導体基板 １０２ 第１の配線層 １０４ 第２の配線層 １０５ バリアメタル層 １０６ アルミニウム合金 １０７ 埋込み層 １０８ 開口部 １０９ 電子の流れ １１０ 電子の流れ
Claims (18)
- 【請求項１】 第１の配線と、この第１の配線とは異な
る層に形成され、アルミニウムを含まない金属を介して
前記第１の配線と接続されたアルミニウムまたはアルミ
ニウム合金からなる第２の配線とを備え、 前記第２の配線には、開口部が設けられていることを特
徴とする半導体装置。 - 【請求項２】 前記金属は、高融点金属であることを特
徴とする請求項１記載の半導体装置。 - 【請求項３】 前記第２の配線の一部が、前記開口部に
より、前記第２の配線を構成するアルミニウムのグレイ
ンサイズよりも実質的に狭い幅を有する複数の領域に分
割されることを特徴とする請求項１記載の半導体装置。 - 【請求項４】 前記開口部の端部から前記第２の配線の
幅方向端部までの距離が１μm以下であることを特徴と
する請求項１記載の半導体装置。 - 【請求項５】 前記金属から前記開口部までの距離が５
０μm以下であることを特徴とする請求項１記載の半導
体装置。 - 【請求項６】 前記第１の配線が低電位側に接続され、
前記第２の配線が高電位側に接続されることを特徴とす
る請求項１記載の半導体装置。 - 【請求項７】 前記開口部は前記第２の配線の延在方向
に沿ってスリット状に設けられることを特徴とする請求
項１記載の半導体装置。 - 【請求項８】 前記開口部は前記第２の配線の幅方向に
複数設けられることを特徴とする請求項１記載の半導体
装置。 - 【請求項９】 前記開口部は前記第２の配線の延在方向
に複数設けられることを特徴とする請求項１記載の半導
体装置。 - 【請求項１０】 前記複数の開口部は互いに５０μm以
下の間隔で設けられることを特徴とする請求項９記載の
半導体装置。 - 【請求項１１】 第１の配線と、 この第１の配線を覆う絶縁膜と、 前記絶縁膜に設けられた開口部と、 この開口部に埋め込まれ、前記第１の配線と接続される
高融点金属と、 前記絶縁膜上に形成され、前記高融点金属と接続された
アルミニウムまたはアルミニウム合金からなる第２の配
線とを備え、 この第２の配線は、前記高融点金属と接続される部分か
ら５０μm以内の領域に前記第２の配線のグレインサイ
ズよりも狭い部分を有することを特徴とする半導体装
置。 - 【請求項１２】 前記第２の配線における前記グレイン
サイズよりも狭い部分は１μm以下であることを特徴と
する請求項１１記載の半導体装置。 - 【請求項１３】 前記第２の配線に開口部が形成され、
この開口部により前記第２の配線が分割され、分割され
たそれぞれの配線幅が実質的に１μm以下であることを
特徴とする請求項１２記載の半導体装置。 - 【請求項１４】 前記開口部は複数設けられ、それぞれ
の開口部の間隔が５０μm以下であることを特徴とする
請求項１３記載の半導体装置。 - 【請求項１５】 第１の配線と、 アルミニウムとは異なる金属からなる導電層を介して前
記第１の配線と接続される、アルミニウムまたはアルミ
ニウム合金からなる第２の配線とを有し、 前記第２の配線にはこの第２の配線の幅を実質的に狭め
る開口部が設けられていることを特徴とする半導体装
置。 - 【請求項１６】 前記第１の配線は低電位側に接続さ
れ、前記第２の配線は高電位側に接続されることを特徴
とする請求項１５記載の半導体装置。 - 【請求項１７】 前記アルミニウムとは異なる金属から
なる導電層は、高融点金属からなることを特徴とする請
求項１５記載の半導体装置。 - 【請求項１８】 前記開口部は複数設けられ、互いの前
記開口部の間隔が５０μm以下であることを特徴とする
請求項１５記載の半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11102602A JP2000294639A (ja) | 1999-04-09 | 1999-04-09 | 半導体装置 |
| US09/421,877 US6346749B1 (en) | 1999-04-09 | 1999-10-21 | Semiconductor device |
| TW089103700A TW442911B (en) | 1999-04-09 | 2000-03-02 | Semiconductor device |
| EP00104391A EP1043773A1 (en) | 1999-04-09 | 2000-03-02 | Semiconductor device |
| KR1020000011291A KR100702367B1 (ko) | 1999-04-09 | 2000-03-07 | 반도체 장치 |
| US10/006,095 US6677236B2 (en) | 1999-04-09 | 2001-12-10 | Semiconductor device fabrication method for interconnects that suppresses loss of interconnect metal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11102602A JP2000294639A (ja) | 1999-04-09 | 1999-04-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000294639A true JP2000294639A (ja) | 2000-10-20 |
Family
ID=14331794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11102602A Pending JP2000294639A (ja) | 1999-04-09 | 1999-04-09 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6346749B1 (ja) |
| EP (1) | EP1043773A1 (ja) |
| JP (1) | JP2000294639A (ja) |
| KR (1) | KR100702367B1 (ja) |
| TW (1) | TW442911B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6828223B2 (en) * | 2001-12-14 | 2004-12-07 | Taiwan Semiconductor Manufacturing Co. | Localized slots for stress relieve in copper |
| US20030122258A1 (en) * | 2001-12-28 | 2003-07-03 | Sudhakar Bobba | Current crowding reduction technique using slots |
| US6818996B2 (en) * | 2002-12-20 | 2004-11-16 | Lsi Logic Corporation | Multi-level redistribution layer traces for reducing current crowding in flipchip solder bumps |
| US20050082677A1 (en) * | 2003-10-15 | 2005-04-21 | Su-Chen Fan | Interconnect structure for integrated circuits |
| WO2005048314A2 (en) * | 2003-11-12 | 2005-05-26 | Silicon Pipe, Inc. | Tapered dielectric and conductor structures and applications thereof |
| US7466021B2 (en) * | 2003-11-17 | 2008-12-16 | Interconnect Portfolio, Llp | Memory packages having stair step interconnection layers |
| US9318378B2 (en) * | 2004-08-21 | 2016-04-19 | Globalfoundries Singapore Pte. Ltd. | Slot designs in wide metal lines |
| EP2100176B1 (en) * | 2006-12-05 | 2019-09-04 | Wispry, Inc. | Substrates with slotted metals and related methods |
| JP2008205122A (ja) | 2007-02-19 | 2008-09-04 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| US8089160B2 (en) * | 2007-12-12 | 2012-01-03 | International Business Machines Corporation | IC interconnect for high current |
| US8432031B1 (en) * | 2009-12-22 | 2013-04-30 | Western Digital Technologies, Inc. | Semiconductor die including a current routing line having non-metallic slots |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0274039A (ja) * | 1988-09-09 | 1990-03-14 | Texas Instr Japan Ltd | 電子回路装置 |
| EP0499063B1 (en) * | 1991-01-22 | 2005-09-28 | Nec Corporation | Resin sealed semiconductor integrated circuit comprising a wiring layer |
| JPH0669208A (ja) * | 1991-03-12 | 1994-03-11 | Oki Electric Ind Co Ltd | 半導体装置 |
| JP3004083B2 (ja) * | 1991-06-21 | 2000-01-31 | 沖電気工業株式会社 | 半導体装置及びその製造装置 |
| US5382831A (en) | 1992-12-14 | 1995-01-17 | Digital Equipment Corporation | Integrated circuit metal film interconnect having enhanced resistance to electromigration |
| US5461260A (en) | 1994-08-01 | 1995-10-24 | Motorola Inc. | Semiconductor device interconnect layout structure for reducing premature electromigration failure due to high localized current density |
| US5472911A (en) * | 1994-09-02 | 1995-12-05 | Motorola, Inc. | Method for controlling electromigration and electrically conductive interconnect structure therefor |
| US5612627A (en) * | 1994-12-01 | 1997-03-18 | Advanced Micro Devices, Inc. | Method for evaluating the effect of a barrier layer on electromigration for plug and non-plug interconnect systems |
| US5712510A (en) * | 1995-08-04 | 1998-01-27 | Advanced Micro Devices, Inc. | Reduced electromigration interconnection line |
| US5689139A (en) * | 1995-09-11 | 1997-11-18 | Advanced Micro Devices, Inc. | Enhanced electromigration lifetime of metal interconnection lines |
| KR100299338B1 (ko) * | 1996-04-19 | 2001-10-19 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치 |
| KR100215847B1 (ko) * | 1996-05-16 | 1999-08-16 | 구본준 | 반도체 장치의 금속 배선 및 그의 형성 방법 |
| JP3347019B2 (ja) | 1997-06-10 | 2002-11-20 | 株式会社東芝 | 半導体装置 |
| JP3500308B2 (ja) * | 1997-08-13 | 2004-02-23 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 集積回路 |
-
1999
- 1999-04-09 JP JP11102602A patent/JP2000294639A/ja active Pending
- 1999-10-21 US US09/421,877 patent/US6346749B1/en not_active Expired - Fee Related
-
2000
- 2000-03-02 TW TW089103700A patent/TW442911B/zh active
- 2000-03-02 EP EP00104391A patent/EP1043773A1/en not_active Withdrawn
- 2000-03-07 KR KR1020000011291A patent/KR100702367B1/ko not_active IP Right Cessation
-
2001
- 2001-12-10 US US10/006,095 patent/US6677236B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000071420A (ko) | 2000-11-25 |
| TW442911B (en) | 2001-06-23 |
| US6677236B2 (en) | 2004-01-13 |
| EP1043773A1 (en) | 2000-10-11 |
| US6346749B1 (en) | 2002-02-12 |
| US20020041035A1 (en) | 2002-04-11 |
| KR100702367B1 (ko) | 2007-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5981374A (en) | Sub-half-micron multi-level interconnection structure and process thereof | |
| JP2007088439A (ja) | 導体トラック配列およびその製造方法 | |
| JP3917355B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000294639A (ja) | 半導体装置 | |
| JP2000049223A (ja) | 半導体装置 | |
| JPH10214891A (ja) | 半導体装置 | |
| JPH1092924A (ja) | 半導体装置及びその製造方法 | |
| JP3101248B2 (ja) | 金属−金属キャパシタを集積回路に組み込むための方法 | |
| JP2002299436A (ja) | 半導体装置およびその製造方法 | |
| JP2002064140A (ja) | 半導体装置およびその製造方法 | |
| JP2000012688A (ja) | 半導体装置及びその製造方法 | |
| JPH0228253B2 (ja) | ||
| JP2000114370A (ja) | 半導体装置 | |
| JP3396921B2 (ja) | Ａｌ系配線構造及びＡｌ系配線構造の形成方法 | |
| JP4258914B2 (ja) | 半導体装置 | |
| JPH04188753A (ja) | 多層配線半導体装置 | |
| JPH11330073A (ja) | 半導体装置及びその製造方法 | |
| KR100190074B1 (ko) | 금속배선층 구조 및 그 형성방법 | |
| JPH11317408A (ja) | 配線構造 | |
| KR100195239B1 (ko) | 반도체장치의 금속배선층 구조 및 그 형성방법 | |
| KR100190078B1 (ko) | 금속배선층 구조 및 그 형성방법 | |
| JP2005183888A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH11265934A (ja) | 接続部の形成方法 | |
| JPH0629292A (ja) | 半導体装置及びその製造方法 | |
| JP2000195949A (ja) | 集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001107 |