TW442911B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW442911B
TW442911B TW089103700A TW89103700A TW442911B TW 442911 B TW442911 B TW 442911B TW 089103700 A TW089103700 A TW 089103700A TW 89103700 A TW89103700 A TW 89103700A TW 442911 B TW442911 B TW 442911B
Authority
TW
Taiwan
Prior art keywords
interconnector
semiconductor device
scope
item
hole
Prior art date
Application number
TW089103700A
Other languages
English (en)
Inventor
Eiichi Umemura
Original Assignee
Oki Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Ind Co Ltd filed Critical Oki Electric Ind Co Ltd
Application granted granted Critical
Publication of TW442911B publication Critical patent/TW442911B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

、· 4429 I \ 5 978pif.doc/a〇2 A7 _B7_ — 五、發明說明(f ) 發明領域 本發明是有關於一種半導體元件,且特別是有關於 一種鋁或鋁合金內連線結構之可靠性。 (請先閱讀背面之注意事項再填寫本頁} 習知技藝 對於內連線結構而言,平坦化技術是相當重要的。 爲了在內連線結構的半導體製程做出導孔,近幾年已採用 嵌入高溫金屬的技術。該嵌入高溫金屬,可選用鎢金屬。 在低層內連線上的內層絕緣膜內做出導孔後,可選用氮化 鈦膜做成高溫金屬包覆(encapsulation)層。於是,在該導 孔內,就形成了一種高溫金屬氮化鈦的薄膜。之後,使用 回蝕等技術確保只有鎢留存在該導孔內。再把上層內連線 鋁合金做在該內層絕緣膜之上,與鎢相連接。舉例而言, .鋁合金和嵌入鎢上的電子漂移已在”Electromigration in two-level interconnect structures with A1 alloy lines and W studs (1992 American Institute of Physics, VOL. 72. NO. 1, July 1992)”等學術文件中介紹過。 經濟部智慧財產局員工消費合作社印製 在有一嵌入鎢層的多層內連線結構中,當鋁合金內 連線連接到高電位側時,電子會從低內連線經由導孔漂移 至鋁合金內連線。結果一開始漂移的鋁原子會集中在導孔 附近,而且在高電位側上層內連線端的鋁會損失以產生孔 洞。 綜合說明 因此本發明的目的就是提供一種可抑止高電位側端 鋁損(aluminum loss)的內連線結構。 4 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐〉 4 429 1 5 978pii',doc/002 A7 B7 五、發明說明(2) 爲達前述的目的,本發明的一種半導體元件包含了 第一內連線和第二內連線。該第二內連線與該第一內連線 位屬不同層。且該第二內連線由鋁或鋁合金形成,經由不 含鋁的金屬連接到該第一內連線。該第二內連線並具有一 孔。 爲讓本發明之上述和其他目的、特徵、優點能更明 顯易懂,下文特舉出實施例,並配合所附圖式,作詳細說 明如下: 單說明: 示依照本發明第一實施例的一種半導體元 件內連線給_浩.意圖 第,5 同 .種半-¾.¾件內連線示意圖。 \' 3A - 5-'ί) 第續示對應於第2圖之電子漂移及鋁損&111111丨1111111 loss)圖 "^^^對應於第1圖的修改範例示意圖。 第繪示依 照本發明第二實施例的一種半導體元 (請先閱讀背面之注意事項再填寫本頁) 裝 ----I--訂-------!·0 經濟部智慧財產局員工消費合作社印製 件內連線給意圖。 第依照 明第三實施例的一種半導體元 件內辱線·結構示意圖。 _繪示依照本發明第四實施例的一種半導體元 件內連線意圖。 第對應於第7圖的進一步範例說明示意圖。 圖式標^明 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 經濟部智慈財產局員工消費合作社印製 ^ 4 429 Ί 1 5 9 7 8 ρ ΐ f. d ϋ c / Ο Ο ί p^j _Β7_ 五、發明說明〇 ) 101 :半導體基底 1〇2 :第一內連線層 104、 204 ' 504、604、704、804 :第二內連線層 105、 205、505 ' 605、705、805 :阻障層 106、 206、506、606、706、806 : |呂合金 107 :埋入層 108 、 408 、 508 、 608 、 609 、 708 、 808 :孔 109' 110 '509、 510、 511 、 610、 611 、 710、 711 :電 子漂移方向 L:孔一端與埋入層一端的距離 L2:沿第二內連線縱向孔間距 w:沿第二內連線橫向孔間距 d:靠近內連線外側的孔與內連線邊緣的距離 :電子 ㊉:高電位側 Θ :低電位側 實施例 第一實施例 請參照第1圖,其繪示依照本發明第一實施例的一 種半導體元件內連線結構示意圖。圖1 (a)爲一透視圖,圖 1 (b)爲圖1 (a)中沿A-A5線的剖面圖。圖1中,在半導體 基底101上做出第一內連線層102。可選用鋁合金作爲第 一內連線層102。第二內連線104係藉著一絕緣膜(圖內未 顯示)做在內連線層102上。該第二內連線104由105及106 6 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝! .^、 A7 B7 4429 1 1 5 978pit'.ti〇c/〇〇2 玉、發明說明(f) 以疊層結構形成。舉例而言,其中105可選用氮化鈦;106 可選用鋁合金。第二內連線104經由埋入層1〇7連接到第 一內連線102。該埋入層107含高溫金屬,可採用鎢金屬。 埋入層107的作法爲:在整個絕緣膜(圖內未顯示)表 面上形成鎢,然後移除孔以外所有的鎢可得。該絕緣膜(圖 內未顯示)位在第一內連線層102及第二內連線層104之 間,並具有一 CVD的孔。 第二內連線層104係在絕緣膜上形成阻障層105,然 ' 後,利用濺度技術在105上形成鋁合金1〇6。該絕緣膜爲 在孔內形成埋入層107者。其中,105含氮化鈦等。該鋁 合金106成形於一般的成形溫度,攝氏1〇〇到300度之間。 此時該鋁合金的晶粒大小範圍爲ί 到2 之間。 將第一內連線層102連接到低電位側,第二內連線104 連接到高電位側,當電流流入內連線時,原子會從第一內 連線層102經由埋入層107漂移到第二內連線104。 本實施例中,孔108成形於鋁合金106內,位於與 埋入層107 —端距離等於或小於50 處,如圖L所示。 因孔108的緣故,第二內連線104的寬度被分開爲2個寬 度d的部份。把該d値設定爲小於鋁合金晶粒大小,比如 爲1 U饥。 接下來由圖2和圖3說明L需等於或小於50 的 原因。 請參照第2圖,其中圖2 (a)爲一透視圖,圖2 (b)爲 圖2 〇)中沿A-A’線的剖面圖。於圖2中,除了開口未成 7 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) • ^ ). ----------.Γ/-裝------丨訂--------*轉 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 .4429 1 Τ 5978ρΐΓ·ιί〇ΰ/00:2 A7 _B7_ 五、發明說明($ ) 形於第二內連線204以外,其結構與圖1同,故相同的物 件說明代號在此不再贅述。 請參照第3圖,其繪示當圖2的第一內連線層102 .連接至低電位側,而第二內連線層204連接至高電位側時, 所產生的電子漂移及銘損(aluminum loss)圖。 如圖3所示,當加入電位時,電子會經由埋入層1 〇 7, 從第一內連線層102流到第二內連線層204。在此同時, 鋁原子也會伴隨著電子流漂移。如圖2及圖3的結構所示, 鎢埋入層107和氮化鈦高溫金屬205存在於第一內連線層 和第二內連線層之間。因此,不管鋁原子是否伴隨著電子 的移動而漂移,沒有鋁的來源,鋁也會從鋁內連線206的 一端損失。 當採用鋁合金作爲第一內連線層,不使用埋入層107 和氮化鈦阻障金屬205,而直接把第一內連線102和第二 內連線鋁合金層206接在一起時,因爲第一內連線層提供 了鋁原子,因此,在第二內連線層鋁損不會發生。 此種鋁原子漂移因鋁晶粒大小而異,亦即,若內連 線寬度小於鋁晶粒大小,則很難發生鋁漂移。 當鋁合金內連線兩端以某材質連接,例如不含鋁的 高溫金屬等,此時鋁合金內連線內將不會產生鋁原子的供 應與放電。也因此,繞線內會產生鋁原子密度不均。在鋁 原子稀疏處會產生孔洞,而在密集處應力會增加。於是在 密集處會產生出減緩該應力的力(電子漂移會造成鋁原 漂,而本力會與電子漂移所產生的力相反)。這是歸因於 8 本紙張尺度適用令國國家標準(CNS)A4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) *·..裝---- 訂---------婢 經濟部智慧財產局員工消費合作社印製 4429 η 5978pif. doo/002 ____B7_____ 五、發明說明(έ ) 逆流效應,且當該力與造成鋁原子漂移的力平衡時,孔洞 會停止生成。爲了產生逆流現象,及避免孔洞成生,較好 的做法是在與埋入層107—端距離等於或小於5〇 處, 用鋁合金形成一區域來妨礙鋁原子的漂發,亦即,使用鋁 合金時’該區域需比鋁晶粒大小還窄。 在第一個實施例中,如圖1(c)之109,Π0所示,電 子以該方式移動到第二內連線層104。該移動可被區分開 成介於孔108側的窄區域。在這些窄區域的錦原子漂移會 被窄於鋁晶粒大小的窄區域阻礙。於是,藉由與埋入層107 一端距離等於或小於50 處之區域所造成的逆流效 應’可抑止第二內連線104上孔洞的生成。 在本實施例中,可同時做出第二內連線104的圖形 及孔108,因此可避免增加製程數。 請參照第4圖,如圖4所示,孔408可爲一凹槽, 而不用穿過第二內連線104。該凹槽形孔408,可按常用 的方法,在第二內連線104成形後,將一對應於孔408的 區域做第二次蝕刻至預定深度以得。本例中,因爲鋁合金 仍留在鋁合金106的底部,完整的內連線剖面得以保存, 是以可抑止內連線阻抗的增加。 第二實施例 請參照第5圖,其繪示依照本發明第二實施例的一 種半導體元件內連線的結構示意圖。其中圖5 (a)爲一透視 圖,圖5 (b)爲圖5(a)中沿A-A’線的剖面圖。圖5中,與 第一實施例同結構,同說明代號的部份在此不再贅述。 9 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------裝·! f 訂------1!.^. (請先閱讀背面之注音S事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 44291| 597Spif.d〇c/002 A7 _ B7 五、發明說明(/)) 第二實施例與第一實施例不同處在於:第二實施例有 有複數個孔508橫跨第二內連線層504的寬度β該第二內 連線層504爲一疊層結構,包含阻障金屬層505及鋁合金 506,一層置於另一層上。其中,505含氮化鈦等。 第二內連線層504大体上被孔區分爲兩個寬度d及 一個寬度w的三部份。令該d和w都等於或小於1 是較適宜的。舉例來說,該內連線層寬度爲5 //m時, 可取該孔508爲1 且該d和w都取爲1 //m。 如圖5 (c)所示,當第一內連線層102連接至低電位 側,且第二內連線層5〇4連接至高電位側時,電子會從第 —內連線層102經由埋入層107移動,如509,510,511 所示。因爲孔擋在電子的移動路徑上,故電子會如圖 .式方式移動以避開孔。 藉著將內連線個別區分爲數個1 /zm寬度區,並使 該寬度窄於鋁晶粒大小,可抑止鋁分子的漂移。 進一步來說,利用與埋入層一端距離(L)5〇 //m以內 的孔508,可生成前述的逆流效應,且電子漂移的阻抗也 可獲得改善。 在第二個實施例中,僅做複數個孔而不必做更大的 孔,鋁合金內連線寬度也可以做的更窄,且電子漂移的阻 抗也可獲得改善。 與第一個實施例同理,在第二個實施例中也可形成 凹槽而不用完全穿過第二內連線層鋁合金的孔。 第三實施例 (請先間讀背面之注意事項再填寫本頁) y.、 '裝--------訂------11 --^ 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公爱) 經濟部智慧財產局員工消費合作社印製 59 7 8pii'.d〇t;/002 _ A7 B7 五、發明說明(δ1 ) 請參照第6圖,其繪示依照本發明第三實施例的— 種半導體元件內連線的結構示意圖。其中圖6 (a)爲一透視 圖,圖6 (b)爲圖6(a)中沿A-A’線的剖面圖。圖6中,與 第一實施例同結構,同說明代號的部份在此不再贅述。 第三實施例與第一實施例不同處在於:孔608和609 爲沿著第二內連線層604縱向排列。爲了利用孔608和609 之間的空隙L2獲得前述之逆流效應,該空隙L2宜等於或 小於50 /zm。第二內連線層604由阻障層605及鋁合金 606疊合形成。其中,605含氮化鈦等。 圖6 (c)敘述第三實際例的逆流效應。當第一內連線 層102連接到低電位伽,且第二內連線層604連接到高電 位側時,電子會從第一內連線層102經由埋入層107漂移 .到第二內連線層604。在第二內連線604上,電子通過被 孔608和609窄化的部分,如610,611所示。因爲這些 在第二內連線層被608和609窄化的寬度只有等於或小於 1 #m,因此鋁原子很難通過這些窄化的部份。故本逆流 現象發生在埋入層107和孔608之間,及孔608和609之 間。整個第二內連線的電子漂移阻抗也因此獲得改善。 在本實施例中,如第二實施例所述,亦可形成複數 個孔,跨越內連線寬度,亦即,可形成複數個孔跨越該內 連線寬度並沿內連線縱向排列。 第四實施例 請參照第7圖,其繪示依照本發明第四實施例的一 種半導體元件內連線的結構示意圖。其中圖7 (a)爲一透視 . -、J··、> ---------1 I ( . 裳------I--訂-------- (請先閱讀背面之注急事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 5978pif,d〇c/QQ2 A7 B7 五、發明說明(,) 圖’圖7 (b)爲圖7(a)中沿A-A,線的剖面圖。圖7中,與 第一實施例同結構,同說明代號的部份在此不再贅述。 第四實施例與第一實施例不同處在於:沿著第二內連 線層704縱向排列了一狹長孔708。該第二內連線層704 由阻障層7〇5及鋁合金706疊合形成。其中,705含氮化 鈦等。 本實施例中,埋入層107和開孔708的間隙L宜等 於或小於50 ,且狹長孔7〇8所區分開的各區域寬度 都宜等於或小於1 # m。孔708沿內連線縱向的長度可依 孔所在的內連線長度而設定。 依照本實施例,如圖7(c)所示,當第一內連線層102 連接到低電位側,且第二內連線層704連接到高電位側時, .電子會從第一內連線層102經由埋入層107漂移,如710, 711所示。因爲孔708擋在電子的移動路徑上,故電子會 如圖式方式移動以避開孔。 藉著將內連線區分開成數個1 的寬度區,使該 寬度窄於鋁晶粒大小,可抑止鋁分子的漂移。 利用與埋入層一端距離(L)5〇 以內的孔708可生 成逆流效應,而且電子漂移的阻抗也可獲得改善。 請參照第8圖,如圖8所示,當第二內連線層804 寬度很寬時,亦可形成複數個狹長孔808。該第二內連線 層804是由阻障金屬層8〇5及鋁合金806疊合形成。其中, 8〇5含氮化鈦等。本例中,較佳的做法是利用孔把區分開 的寬度d和w做成等於或小於1 # m,並使埋入層1〇7 一 本紙張尺度適用中國國家標準(CNS)A4規格(210 297公釐) (請先閱讀背面之注意事項再填窝本頁) 裝 II 訂------- -始. 經濟部智慧財產局員工消費合作社印製 4429 1 1 5 978pit'.doc/002 _B7_ 五'發明說明(^) 端與開口一端的距離L等於或小於50# m。 舉例來說,狹長孔808的寬度可採1 ,寬度d 和w各採1 # m。 在第四實施例中,孔穿越了第二內連線層,然而該 孔亦可做成爲凹槽形。該凹槽係在第二內連線層鋁合金 上,沿深度方向移除至近中間處以成形。 (請先閲讀背面之注意事項再填寫本頁) 裝 訂---------蛑 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. (4 429 1 1 AS 5978pi,doc/0〇2 g D8 六、申請專利範圍 ' 1. 一種半導體元件,包括: 一第一內連線;以及 一第二內連線,與該第一內連線位屬不同層,由金g 或鋁合金形成,經由不含鋁的金屬連接到該第一內連線, 其中,該第二內連線具有一孔。 2. 如申請專利範圍第1項所述之半導體元件,該金屬 爲一高溫金屬。 3. 如申請專利範圍第1項所述之半導體元件,其中該 第二內連線被該孔區分開成數個寬度窄於組成該第二內連 線的鋁晶粒大小的區域,。 4. 如申請專利範圍第1項所述之半導體元件,其中該 孔一端與該第二內連線橫向端距等於或小於1 Vm。 5. 如申請專利範圍第1項所述之半導體元件,其中該 金屬到該孔的距離等於或小於50 #m。 6. 如申請專利範圍第1項所述之半導體元件,其中 將該第一內連線連接到低電位側,且將該第二內連線連接 到高電位側。 7. 如申請專利範圍第1項所述之半導體元件,其中 該孔爲一沿該第二內連線縱向狹長型者。 8. 如申請專利範圍第〗項所述之半導體元件,其中 該複數個孔爲橫向跨越該第二內連線者。 9. 如申請專利範圍第1項所述之半導體元件,其中 該複數個孔爲沿該第二內連線縱向排列。 10. 如申請專利範圍第9項所述之半導體元件,其 14 (請先閱讀背面之注咅心事項再填寫本頁) -裝 訂. 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 429 1 1' B8 597Spii,.doc/002 C8 D8 六、申請專利範圍 中,該複數個孔之間隔爲等於或小於50 //m。 、 11. 一種半導體元件,包括: 一第一內連線; 一絕緣膜覆於該第一內連線上; 一孔成形於該絕緣膜上; 一高溫金屬嵌入於該孔,且連接到該第一內連線; 以及 一第二內連線,材質爲銀或鋁合金,成形在該絕緣 膜上,且和該高溫金屬相連接, 其中,在該第二內連線上,與該高溫金屬連接處距 離等於或小於5〇 //m處,有數個窄於該第二內連線晶粒 大小的部份。 12 _如申請專利範圍第11項所述之半導體元件,其 中該第二內連線窄於該晶粒大小的部份爲等於或小於1从 m ΰ 13.如申請專利範圍第12項所述之半導體元件,其 中一孔成形於該第二內連線內,該第二內連線被該孔區分 開,且該第二內連線上的各個被區分的寬度大体上皆等於 或小於1 μ m。 申請專利範圍第13項所述之半導體元件,具 有複孔間隔爲等於或小於50 #m。 15. 胃元件,包含: —第一内、遽奋;以及 一第二內連線,材質爲鋁或鋁合金,經由鋁以外的 本紙張又度適用中國國家標準(CNS)A4規格(210 X 297公发) (請先閲讀背面之注意事項再填寫本頁) 裝 I I 經濟部智慧財產局員工消費合作社印製 AS BS C8 Dg 4 42 9 1 1 5978pir.d〇c/〇〇2 六、申請專利範圍 金屬導層連接至該第一內連線, 其中,該第二內連線具有一孔,用以窄化該第二內 連線的寬度。 16. 如申請專利範圍第15項所述之半導體元件’其 中,將該第一內連線連接至低電位側,且將該第二內連線‘ 連接至高電位側。 17. 如申請專利範圍第15項所述之半導體元件’其 中,該導層的金屬爲鋁以外的高溫金屬。_ 18. 如申請專利範圍第I5項所述之半導體元件’其 中,該複數個孔彼此間隔等於或小於50 /zm。 ---.--.1 \ 裝--------訂---------線.ΐ' (請先閱讀背面之注意事項再填寫本買) 經濟部智慧財產局員工消费合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW089103700A 1999-04-09 2000-03-02 Semiconductor device TW442911B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11102602A JP2000294639A (ja) 1999-04-09 1999-04-09 半導体装置

Publications (1)

Publication Number Publication Date
TW442911B true TW442911B (en) 2001-06-23

Family

ID=14331794

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089103700A TW442911B (en) 1999-04-09 2000-03-02 Semiconductor device

Country Status (5)

Country Link
US (2) US6346749B1 (zh)
EP (1) EP1043773A1 (zh)
JP (1) JP2000294639A (zh)
KR (1) KR100702367B1 (zh)
TW (1) TW442911B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828223B2 (en) * 2001-12-14 2004-12-07 Taiwan Semiconductor Manufacturing Co. Localized slots for stress relieve in copper
US20030122258A1 (en) * 2001-12-28 2003-07-03 Sudhakar Bobba Current crowding reduction technique using slots
US6818996B2 (en) * 2002-12-20 2004-11-16 Lsi Logic Corporation Multi-level redistribution layer traces for reducing current crowding in flipchip solder bumps
US20050082677A1 (en) * 2003-10-15 2005-04-21 Su-Chen Fan Interconnect structure for integrated circuits
WO2005048314A2 (en) * 2003-11-12 2005-05-26 Silicon Pipe, Inc. Tapered dielectric and conductor structures and applications thereof
US7466021B2 (en) * 2003-11-17 2008-12-16 Interconnect Portfolio, Llp Memory packages having stair step interconnection layers
US9318378B2 (en) * 2004-08-21 2016-04-19 Globalfoundries Singapore Pte. Ltd. Slot designs in wide metal lines
WO2008070115A2 (en) * 2006-12-05 2008-06-12 Wispry, Inc. Substrates with slotted metals and related methods
JP2008205122A (ja) * 2007-02-19 2008-09-04 Nec Electronics Corp 半導体装置およびその製造方法
US8089160B2 (en) * 2007-12-12 2012-01-03 International Business Machines Corporation IC interconnect for high current
US8432031B1 (en) * 2009-12-22 2013-04-30 Western Digital Technologies, Inc. Semiconductor die including a current routing line having non-metallic slots

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0274039A (ja) * 1988-09-09 1990-03-14 Texas Instr Japan Ltd 電子回路装置
DE69233550T2 (de) * 1991-01-22 2006-06-22 Nec Corp. Plastikumhüllte integrierte Halbleiterschaltung mit einer Verdrahtungschicht
JPH0669208A (ja) * 1991-03-12 1994-03-11 Oki Electric Ind Co Ltd 半導体装置
JP3004083B2 (ja) * 1991-06-21 2000-01-31 沖電気工業株式会社 半導体装置及びその製造装置
US5382831A (en) 1992-12-14 1995-01-17 Digital Equipment Corporation Integrated circuit metal film interconnect having enhanced resistance to electromigration
US5461260A (en) * 1994-08-01 1995-10-24 Motorola Inc. Semiconductor device interconnect layout structure for reducing premature electromigration failure due to high localized current density
US5472911A (en) * 1994-09-02 1995-12-05 Motorola, Inc. Method for controlling electromigration and electrically conductive interconnect structure therefor
US5612627A (en) * 1994-12-01 1997-03-18 Advanced Micro Devices, Inc. Method for evaluating the effect of a barrier layer on electromigration for plug and non-plug interconnect systems
US5712510A (en) * 1995-08-04 1998-01-27 Advanced Micro Devices, Inc. Reduced electromigration interconnection line
US5689139A (en) * 1995-09-11 1997-11-18 Advanced Micro Devices, Inc. Enhanced electromigration lifetime of metal interconnection lines
CN1474452A (zh) * 1996-04-19 2004-02-11 松下电器产业株式会社 半导体器件
KR100215847B1 (ko) * 1996-05-16 1999-08-16 구본준 반도체 장치의 금속 배선 및 그의 형성 방법
JP3347019B2 (ja) 1997-06-10 2002-11-20 株式会社東芝 半導体装置
JP3500308B2 (ja) * 1997-08-13 2004-02-23 インターナショナル・ビジネス・マシーンズ・コーポレーション 集積回路

Also Published As

Publication number Publication date
US6677236B2 (en) 2004-01-13
US20020041035A1 (en) 2002-04-11
JP2000294639A (ja) 2000-10-20
US6346749B1 (en) 2002-02-12
KR20000071420A (ko) 2000-11-25
EP1043773A1 (en) 2000-10-11
KR100702367B1 (ko) 2007-04-02

Similar Documents

Publication Publication Date Title
TWI375297B (en) Semiconductor contact structure
TW442911B (en) Semiconductor device
TWI473231B (zh) 具有改良電遷移特徵之積體電路之互連結構
JP6556872B2 (ja) マイクロ波エネルギー伝送のためのマイクロ波集積回路(mmic)ダマシン電気インターコネクト
TWI253729B (en) A system and method of heat dissipation in semiconductor devices
JP7423717B2 (ja) 半導体装置
TW513738B (en) Semiconductor device and its manufacturing method
TW200415768A (en) Support structures for wirebond regions of contact pads over low modulus materials
TW588451B (en) Signal transmission system
JP2009117591A (ja) 配線構造及びその形成方法
TW441019B (en) Manufacturing method of copper damascene
JP2007115922A (ja) 半導体装置
TW401621B (en) Semiconductor device and its manufacture method
JP2017143247A (ja) 組み込まれた磁気トンネル接合を有する半導体デバイス
JP2004048750A (ja) スロット付き接地平面を使用した差動ペアにおける同相分除去
JP2752863B2 (ja) 半導体装置
TWI332248B (en) Method for designing interconnect for a new processing technology and the interconnect
JP2009111036A (ja) 薄膜トランスおよびその製造方法
TW410434B (en) Structure of multilevel interconnects in semiconductor device and its manufacturing method
JP4065876B2 (ja) パッド下の集積半導体構造
JP2004319745A (ja) 半導体装置およびその製造方法
JP6569334B2 (ja) 多層配線構造体及び多層配線構造体を用いた半導体装置
JP2009060034A (ja) 半導体装置
JP2008166476A (ja) 薄膜トランスおよびその製造方法
TW501233B (en) Dual damascene process utilizing a low-k dual dielectric

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent