DE69233550T2

DE69233550T2 - Plastikumhüllte integrierte Halbleiterschaltung mit einer Verdrahtungschicht

Info

Publication number: DE69233550T2
Application number: DE69233550T
Authority: DE
Inventors: Shozo Minato-ku Nishimoto
Original assignee: NEC Electronics Corp; NEC Corp
Current assignee: NEC Electronics Corp
Priority date: 1991-01-22
Filing date: 1992-01-22
Publication date: 2006-06-22
Anticipated expiration: 2012-01-23
Also published as: KR920015494A; EP0499063A2; DE69233550D1; US5289036A; KR950012657B1; EP0499063A3; EP1587143A1; EP0499063B1

Description

Die vorliegende Erfindung betrifft eine harzgedichtete integrierte Halbleiterschaltung.
In einem integrierten Halbleiterschaltungschip (im Nachfolgenden als Halbleiterchip bezeichnet) wird eine Verdrahtungsschicht aus einem Metallfilm, wie beispielsweise Aluminium oder Kupfer oder einem Legierungsfilm, der von Verbindungskissen geleitet ist, als eine Masseverdrahtung oder eine Energieversorgungsverdrahtung verwendet, um ein von außen zugeführtes Energiequellenpotential zu einem internen Schaltungsknoten zuzuführen. Infolge der Notwendigkeit, den Widerstand niedrig zu machen und die Lebensdauer bis zum Bruch infolge von Elektromigration lang genug zu machen, wird in der Praxis eine derartige Energiequellenverdrahtung oder Masseverdrahtung so breit wie möglich gemacht. Um ferner zu verhindern, dass Verdrahtungen, welche Leiter mit Verbindungskissen verbinden, verwirrt werden, sind die Verbindungskissen an einem Umfangsteil des Halbleiterchips angeordnet. Die Verdrahtungsschicht ist mit einem Passivierungsfilm aus einem harten Material, wie beispielsweise Phosphorsilikatglas (PSG) oder einem Siliziumnitrid, beschichtet, um die Erosion durch Wasser (Wasserdampf) zu verhindern. Dann wird der Halbleiterchip mittels eines leitfähigen Materials an einer Metallplatte, genannt Insel, angeklebt, und nachdem die notwendigen Verbindungen mittels Leitern und Drähten durchgeführt worden sind, wird er durch Harz abgedichtet.
Der Passivierungsfilm dient nicht nur dazu, das Eindringen von Wasser zu verhindern, sondern schützt auch die Halbleiterschaltungselemente vor Kontamination mit Substanzen, die in dem Abdichtharz enthalten sind. Daher ist die Dicke der Passivierungs schicht mit einem Wert von ungefähr 1 μm oder darüber gestaltet. Bei einer derartigen großen Dicke des Passivierungsfilms besteht die Tendenz, dass letzterer oder die Verdrahtungsschichten Risse bekommen, wie dies in der US-A-4,467,345 angegeben ist. Dieses Problem tritt infolge der Tatsache auf, dass die Korngröße des Passivierungsfilms an den Verdrahtungsschichten größer wird. Dieses Problem kann durch Begrenzen der Breite der Verdrahtungsschicht auf eine Größe kleiner als 50 μm gelöst werden.
Das Rissproblem des Passivierungsfilms sowie auch das Gleiten oder die Zerstörung der Verdrahtungsschicht tritt ebenfalls beim Montageschritt des Chips auf, wie beispielsweise dem Harzdichtungsschritt. Derartige Phänomene sind die Folge der Differenz des Wärmeausdehnungskoeffizienten zwischen dem Halbleiterchip und der Harzdichtung. Derartige Probleme werden jedoch auch gelöst, indem Schlitze vorgesehen werden, so dass eine effektive Breite der Teile der Verdrahtungsschicht an den Eckteilen des Halbleiterchips mit nicht kleiner 10 μm und nicht größer als 40 μm bemessen sind, wie dies in der WO 91/00616 offenbart ist.
Ferner kann eine derartige Zerstörung und/oder Rutschen der Verdrahtungsschichten während eines Heizzyklustests zur Bestätigung der Zuverlässigkeit eines Halbleiterchips unter strengen thermischen Bedingungen, wie sie bei der Verwendung in einem Fahrzeug oder in der Wüste vorkommen können, auftreten, der ebenfalls nach der Harzabdichtung durchgeführt wird. Dies wird durch Begrenzen der Breite der Verdrahtungsschicht auf nicht höher als 5 μm gelöst, wie dies in der JP-A-62-174948 offenbart ist. Da die Verringerung der Breite der Verdrahtungsschicht notwendigerweise die Möglichkeit des Brechens der Verdrahtungsschicht infolge von Elektromigration erhöht, ist es üblich, eine Anzahl von engen parallelen Verdrahtungsschichten anstatt einer einzigen breiten Verdrahtungsschicht zu verwenden. Diese Lösung, bei der die Breite jeder engen Verdrahtung nicht größer als 5 μm ist, erhöht jedoch die durch die Verdrahtungsschichten besetzte Fläche, was bewirkt, dass die Verbesserung der Integrationsdichte schwierig wird.
Auf dem Gebiet der integrierten Halbleiterschaltung besteht der Trend, sowohl den Maßstabsfaktor der integrierten Schaltung als auch deren Miniaturisierung zu erhöhen. Während beispielsweise für eine Halbleiterschaltung die Anzahl der Bits für jedes Speicherelement pro mehrere Jahre mit einer vierfachen Rate erhöht worden ist, ist die Vergrößerung der Chipfläche zumeinst infolge der Miniaturisierung der Bauelemente auf das Zweifache beschränkt worden.
Ferner wird ungeachtet der Bitzahl der jüngste Energiequellenstrom im Wesentlichen konstant, beispielsweise 100 mA. Tendenziell sinkt die Dicke der Verdrahtungsschicht mit der Erhöhung der Bitzahl. Da die Elektromigration von der Stromdichte abhängt, kann die Breite der Verdrahtungsschicht, welche eine Energiequellenverdrahtung und eine Masseverdrahtung bildet (die Breite ist die Gesamtbreite einer Anzahl von engen parallelen Verdrahtungsschichten entsprechend einer einzigen breiten Verdrahtungsschicht), nicht mit der Erhöhung der Bitzahl reduziert werden. Dies ist für die Verbesserung der Integrationsdichte der Energiequellenverdrahtung und der Masseverdrahtung hinderlich. Ein derartiges Problem kann vermieden werden, indem eine Anzahl von Leitersätzen vorgesehen werden, die jeweils eine Energiequellenverdrahtung, eine Masseverdrahtung und Verbindungskissen enthalten. Andererseits erhöht sich die Anzahl der Leiterdrähte notwendigerweise mit der Erhöhung des Maßstabsfaktors der integrierten Halbleiterschaltung, wie beispielsweise der Erhöhung der Bitzahl, während die Anzahl der Leiter pro Packung begrenzt ist. Daher ist die vorstehend angegebene Lösung nicht vorzuziehen.
Als andere Lösungen als die vorstehend erwähnte, bei der die Breite der Verdrahtungsschicht verringert ist, um die Zerstörung oder das Gleiten der Verdrahtungsschichten in einer harzgedichteten Halbleitervorrichtung zu verhindern, sind die folgenden Lösungen vorgeschlagen worden:
Eine erste Lösung ist es, den Passivierungsfilm mit einem Polyimidfilm zu beschichten. Obwohl diese Lösung entwickelt worden ist, um den dynamischen Fehler infolge von Strahlung zu verhindern, wurde herausgefunden, dass sie auch wirksam ist, um Span nung, welche auf eine Struktur ausgeübt wird, die den Passivierungsfilm und die Verdrahtungsschicht enthält, abzubauen, um dadurch die Zerstörung oder das Gleiten der Verdrahtungsschicht zu verhindern. Dieses Verfahren erfordert jedoch den zusätzlichen Schritt des Beschichtens der Passivierungsschicht mit dem Polyimidfilm.
Eine zweite Lösung ist die Einebnung einer Abdeckschicht. Das heißt, nachdem ein üblicher Passivierungsfilm, wie beispielsweise ein PSG-Film, der eine Wasser abstoßende Funktion hat und dessen Ebenheit gering ist, vorgesehen worden ist, wird auf diesem ein SOG-(Spin-On-Glass)-Film ausgebildet, um die Oberflächenebenheit zu verbessern. Bei diesem Verfahren hat sich herausgestellt, dass bei einer derartig verbesserten Ebenheit die Zerstörung der Verdrahtungsschicht reduziert wird. Der Grund, warum ein derartiger Effekt geschaffen wird, besteht darin, dass im Gegensatz zu der Spannungsentspannung des Polyimidfilms der SOG-Film Teile des Passivierungsfilms an den Seitenflächen der Verdrahtungsschicht, in welchen die Abdeckung gering ist und die Filmdicke klein ist, ausfüllt, was eine Erhöhung der mechanischen Festigkeit verursacht. Dieses Verfahren erfordert ebenfalls einen solchen zusätzlichen Schritt.
Diese zwei Verfahren sind in breitem Umfang verwendet worden, nicht aus dem ökonomischen Grund, dass ein zusätzlicher Schritt erforderlich ist, sondern auch aus Gründen, dass die Hersteller weder effektive Techniken zur Ausbildung der Polyimidbeschichtung und des Passivierungsfilm mit akzeptabler Abdeckung noch Kenntnisse der vorstehend genannten Wirkungen des Polyimidfilms und des flachen Abdeckfilms hatten.
Ein Verfahren, das in breitem Umfang verwendet worden ist, ist das Vorsehen einer Verdrahtungsschicht auf einem Chip mit Ausnahme von dessen Ecken und dessen Umfang, wo die Zerstörung der Verdrahtungsschicht auftreten kann. An diesen Teilen des Chips können Verbindungskissen und ein Minimum an Verdrahtungsschicht vorgesehen sein. Da bei diesem herkömmlichen Verfahren an einem Umfangsteil des Chips nicht zu verwendende Teile belassen werden, wird die Chipfläche vergrößert, und ferner könnte das Minimum an Verdrahtungsschicht zerstört werden.
Die EP-A-O 223 698 beschreibt eine Vorrichtung, die Sammelschienen, wie die Strom- und Masseleitungen hat, welche in einer doppelstufigen Verbindungsstruktur verwendet werden, wobei eine Anzahl von Metallstreifen, die parallel verbunden sind, vorgesehen sind. Durch diese Mittel wird die unerwünschte Ätzhügelausbildung und -konzentration und ein unerwünschter Kurzschluss zwischen den oberen und unteren Metallschichten in der doppelstufigen Verbindung, die durch Ätzhügelausbildung verursacht wird, vermieden.
Daher ist es eine Aufgabe der vorliegenden Erfindung, eine harzgedichtete integrierte Halbleiterschaltung zu schaffen, die ohne die Hinzufügung irgendeines speziellen Schrittes realisiert werden kann und die den unerwünschten Effekt bei der Integrationsdichte, der durch die Bildung einer Energiequellenverdrahtung etc. mit einer Anzahl von engen parallelen Verdrahtungsschichten verursacht wird, minimieren kann.
Diese Aufgabe wird durch eine harzgedichtete integrierte Halbleiterschaltung wie im Anspruch 1 definiert, gelöst; die abhängigen Ansprüche beziehen sich auf Weiterentwicklungen der Erfindung.
Die harzgedichtete integrierte Halbleiterschaltung hat eine Energiequellenverdrahtung oder eine Masseverdrahtung, die mit Verdrahtungsschichten mit einer Gesamtbreite gebildet ist, die nicht kontinuierlich mit der Vergrößerung des Abstandes von einer am nächsten liegenden Ecke eines Halbleiterchips zu der Verdrahtung reduziert ist und Mittel zum Trennen der Verdrahtungsschicht zu einer Anzahl von Abschnitten in Richtung der Breite, wobei die Anzahl der Abschnitte von dem Abstand zur Chipecke abhängig ist. Die Verdrahtungsschichten sind mit einem Passivierungsfilm beschichtet. Die Trennmittel sind vorzugsweise Schlitze, die jeweils eine Breite von wenigstens der zweifachen Dicke des Passivierungsfilms haben.
Die Möglichkeit des Gleitens einer Verdrahtungsschicht ist in einem Teil des Chips näher an dessen Ecke und mit breiterer Verdrahtungsschicht höher. Da die Verdrah tungsschicht durch die Schlitze unterteilt ist, wird ihre wirksame Breite mit Bezug auf das Gleiten, welches Spannung verursacht, klein genug, um das Gleiten zu verhindern. Da ferner die Breite der Verdrahtungsschicht nicht kontinuierlich mit dem Abstand zu dem Eckteil verengt ist, ist es möglich, die durch die Energiequellenverdrahtung etc. eingenommene Fläche zu reduzieren.
Die vorstehenden und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung gehen aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung anhand der begleitenden Zeichnungen im Einzelnen hervor, in welchen zeigt:
1A eine Draufsicht, die eine Struktur, die für das Verständnis der vorliegenden Erfindung nützlich ist, schematisch zeigt;
1B eine vergrößerte Ansicht im Schnitt entlang der Linie X-X in 1A;
2 eine grafische Darstellung der Beziehung zwischen der oberen Grenze der Breite und dem Abstand zu der nächsten Ecke, bei der die Verdrahtungsschicht gleiten wird; und
3 eine Draufsicht, die in schematischer Weise eine Ausführungsform der vorliegenden Erfindung zeigt.
In den 1A und 1B ist für die klarere Darstellung das Dichtharz einer Packung weggelassen worden, und nur ein Endteil eines Passivierungsfilms 110 ist durch eine gestrichelte Linie gezeigt.
In einem Oberflächenbereich eines rechteckigen, monokristallinen P-Siliziumsubstrats 101 mit der Größe 6,0 mm × 15,4 mm ist ein N-Well 102 ausgebildet. Durch selektives Ausbilden eines Feldoxidfilms 103 sind aktive Regionen 106N und 106P vorgesehen. Nicht gezeigte Gateoxidfilme sind auf den Oberflächen der aktiven Regionen 106N und 106P ausgebildet. Eine Gateelektrode 104 ist aus einem Polysiliziumfilm ausgebildet, der einen Teil hat, welcher die aktiven Regionen 106N und 106P durch die Gateoxidfilme quert. In den aktiven Regionen 106N und 106P sind eine N-Source-Drain-Region und eine P-Source-Drain-Region in Selbstausrichtung zu Verzweigungsteilen der Gate elektrode 104 ausgebildet. Das monokristalline P-Siliziumsubstrat, auf welchem der Feldoxidfilm 103 und die Gateelektrode 104 ausgebildet sind, ist mit einem Zwischenisolierfilm 107 abgedeckt. Die Verdrahtungsschichten 108A-1, 108A-2 und 108A-3 und die Verbindungskissen 109A, 109B und 109C sind durch einen Al-Si-Legierungsfilm (enthält 1% Si) mit einer Dicke von 1 μm ausgebildet und haften an dem Zwischenisolierfilm 107 an. Ein Durchgangsloch C1 verbindet den Al-Si-Legierungsfilm mit der Gateelektrode 104, ein Durchgangsloch C2 verbindet den Al-Si-Legierungsfilm mit der Source-Drain-Region 106N oder 106P, und ein Durchgangsloch C3 verbindet den Al-Si-Legierungsfilm mit dem N-Well 102 oder dem monokristallinen P-Siliziumsubstrat 101. Der Passivierungsfilm 110 hat die Form eines Siliziumnitridfilms mit einer Dicke von 1 μm und deckt im Wesentlichen die gesamte Oberfläche des Halbleiterchips mit Ausnahme der zentralen Teile der Verbindungskissen 109A, 109B und 109C ab, und ein Dichtharz 111 ist ein Gemisch aus einem Epoxidharz und einem Füllstoff. Die Fläche jedes Verbindungskissens 109A, 109B und 109C beträgt ungefähr 120 μm × 120 μm und ist durch nicht dargestellte Drähte mit Leitern, die als ein nicht dargestellter Energiequellenanschluss verwendet werden, mit Leitern, die als ein Masseanschluss verwendet werden, und mit Leitern, die als Signaleingangsanschlüsse verwendet werden, verbunden.
Eine Energiequellenverdrahtung, die mit dem Verbindungskissen 109A, das in der Nähe einer Ecke des Halbleiterchips angeordnet ist, verbunden ist, ist entlang der kürzeren Seite des rechteckigen Halbleiterchips angeordnet und hat einen breiten Hauptteil, der durch zwei Verdrahtungsschichten 108A-1 und 108A-2 gebildet ist, die durch einen Schlitz SA voneinander getrennt sind. Eine Verdrahtungsschicht 108Aa ist von der Verdrahtungsschicht 108A-2 ausgehend verzweigt und speist einen CMOS-Inverter mit Strom. Die Breite jeder der Verdrahtungsschichten 108A-1, 108A-2, 108A-3, 108Ab und 108Ac beträgt ungefähr 10 μm, und die Breite des Schlitzes SA liegt im Bereich von 2 μm bis 6 μm und ist insbesondere 4 μm.
Eine Signaleingangsverdrahtung von dem Verbindungskissen 109C ist eine Verdrahtungsschicht 108C mit einer Breite von 5 μm und ist mit einem Gate (104) des CMOS-Inverters verbunden.
Die Masseverdrahtung, die mit dem Verbindungskissen 109B verbunden ist, hat einen breiten Hauptteil, der durch zwei Verdrahtungsschichten 108B-1 und 108B-2 gebildet ist, die voneinander durch einen Schlitz SB getrennt sind. Die Verdrahtungsschichten 108Ba und 108Bb sind von dem breiten Hauptteil der Masseverdrahtung ausgehend verzweigt und sind mit dem monokristallinen P-Siliziumsubstrat bzw. der Masse eines CMOS-Inverters verbunden. Ähnlich sind die Verdrahtungsschichten 108Bc und 108Bd von dem breiten Hauptteil der Masseverdrahtung bzw. einem engen Hauptteil (Verdrahtung 108B-3) ausgehend verzweigt und mit dem Masseende des CMOS-Inverters verbunden. Die Breite jeder der Verdrahtungsschichten 108B-1, 108B-2 und 108B-3 beträgt ungefähr 10 μm, und die Breite des Schlitzes SB liegt im Bereich von 2 μm bis 6 μm und ist vorzugsweise 4 μm.
Eine Ausgangsverdrahtung des CMOS-Inverters hat die Verdrahtungsschichten 108D-1 und 108D-2, die jeweils eine Breite von 10 μm haben und die voneinander durch einen Schlitz SD getrennt sind. Wenn es eine Anzahl von Lasten dieses CMOS-Inverters gibt, sind diese Verdrahtungsschichten zu einer entsprechenden Anzahl von Verdrahtungsschichten verzweigt, die jeweils eine geeignete Breite für den Stromverbrauch der zugehörigen Last haben.
Das Gleiten einer Verdrahtungsschicht tritt häufiger auf, wenn ihre Breite größer ist und ihre Position näher an der Ecke eines Chips liegt. 2 zeigt eine obere Grenze Wmax (μm) der Breite einer Verdrahtungsschicht und einen Abstand X (μm) von der nächstliegenden Ecke eines Chips, die auf der Basis eines Heizzyklustests geschätzt wurden, der an einem Halbleiterchip mit einer Fläche von 6,0 mm × 15,4 mm durchgeführt wurde, welcher in einem SOJ (Small Outline Package) mit 350 mil. abgedichtet war. Eine gerade Linie A wird durch X = 82 Wmax – 1445 gegeben. Anders ausgedrückt, durch Einstellen der Breite W der Verdrahtungsschicht auf einen Wert, der die Unglei chung W ≤ 17,6 + X/82 erfüllt, kann das Gleiten der Verdrahtungsschicht während des Hitzezyklustests vermieden werden.
Da in der vorstehend beschriebenen Struktur die Breite jeder Verdrahtungsschicht 10 μm oder geringer ist, kann ein Gleiten verhindert werden. Für eine Verdrahtung, wie beispielsweise eine Energiequellenverdrahtung oder Masseverdrahtung, deren Stromverbrauch groß ist, wird die Gesamtbreite derselben an einer Position näher an dem Verbindungskissen, welchem der Strom zugeführt wird, größer gemacht. Da jedoch Strom über eine verzweigte, engere Verdrahtung einer Last zugeführt wird, wird ihre Gesamtbreite mit größer werdendem Abstand zum Verbindungskissen kleiner. Daher ist es möglich, das Hindernis gegenüber einer Erhöhung der Integrationsdichte zu entfernen, indem lediglich enge Verdrahtungsschichten parallel angeordnet werden, während es gleichzeitig möglich ist, das Brechen der Verdrahtung infolge von Elektromigration zu beschränken.
In der 1A liegt das Verbindungskissen 109B ausreichend weit von der Halbleiterchipecke entfernt und somit kann der Schlitz SB unnötig sein. Da jedoch ein Verbindungskissen für die Masseverdrahtung im Allgemeinen nicht immer an einer von einer Ecke eines Chips entfernten Position vorgesehen ist, kann ein Schlitz im allgemeinen Sinn notwendig sein.
3 ist eine Draufsicht auf eine Ausführungsform der Erfindung, bei der ein einzelner CMOS-Inverter mit der Energiequellenverdrahtung verbunden ist. Diese Modifikation der Struktur gemäß 1A und 1B ist geeignet, wenn eine Anzahl von Lasten mit der Energiequellenverdrahtung verbunden sind. Die Größe eines Verbindungskissens 209A für die Energiequelle und die Position desselben auf einem Halbleiterchip sind die gleiche wie bei dem Verbindungskissen 109A der Ausführungsform. Die Verdrahtungsschichten 208Aa, 208Ab und 208Ac entsprechen den Verdrahtungsschichten 108Aa, 108Ab bzw. 108Ac. Ein Hauptteil der Energiequellenverdrahtung ist durch Schlitze S zu einer Anzahl von Verdrahtungsschichten 208A-1 mit jeweils einer Breite von 5 μm in einem Bereich I in der Nähe des Verbindungskissens 209A unterteilt (Regionen von ungefähr 200 bis 400 μm von einer Ecke eines Halbleiterchips), zu Verdrahtungsschichten 208A-2 mit jeweils einer Breite von 7,5 μm in einer Region II, die von einer Ecke ungefähr 400 bis 700 μm entfernt ist, und Verdrahtungsschichten 208A-3 jeweils mit einer Breite von 10 μm in einer Region III nahe der Region II unterteilt. Eine verzweigte Verdrahtungsschicht 208A-d (7,5 μm Breite) ist mit einer nicht gezeigten Last verbunden. Somit wird die Breite der Verdrahtungsschicht mit dem größer Werden des Abstandes von der Ecke des Halbleiterchips und des darauf befindlichen Verbindungskissens größer, woraus kein Gleiten der Verdrahtungsschicht resultiert.
In der vorstehenden Beschreibung gilt, dass, je enger die Schlitze sind, eine umso kleinere von der Verdrahtung besetzte Fläche resultiert. Wenn jedoch die Schlitzbreite auf einen Wert gleich dem Zweifachen der Dicke des Passivierungsfilms (üblicherweise ungefähr 1 μm oder höher) oder darunter gesetzt wird, steigt die Möglichkeit der Ausbildung von Lunkern in dem Passivierungsfilm in dem Schlitzteil, und die mechanische Festigkeit des Films wird gering, was die Ausbildung von Rissen verursacht, woraus ein Verlust des Passivierungseffektes resultiert. Ferner können als Material für die Verdrahtungsschichten Metallfilme oder andere Legierungsfilme als der Al-Si-Legierungsfilm, wie beispielsweise Ao-Si-Cu-Legierung, verwendet werden, die bei integrierten Halbleiterschaltungen allgemein verwendet werden. Der Schlitz für die Teilung der Verdrahtungsschichten kann durch Aussparungen für lokales Verdünnen der Verdrahtungsschicht ersetzt werden. Der Passivierungsfilm kann nicht nur durch den Siliziumnitridfilm, sondern auch durch einen Siliziumoxynitridfilm gebildet werden. Obwohl ferner bei der beschriebenen Ausführungsform die Verdrahtungsschicht eine einzelne Schicht ist, ist die vorliegende Erfindung auch bei einer integrierten Halbleiterschaltung mit einer Mehrschicht-Verdrahtungsstruktur anwendbar.

Claims

Harzgedichtete integrierte Halbleiterschaltung mit einem quadratischen oder rechteckigen Halbleiterchip mit einem Halbleitersubstrat (101) mit einer Ecke, einem Verbindungskissen (209A), das auf einem Isolierfilm (107) ausgebildet ist, der das Halbleitersubstrat in der Nähe der Ecke des Halbleitersubstrats abdeckt, einer Verdrahtungsschicht (208), die sich von dem Verbindungskissen aus erstreckt und auf dem Isolierfilm in einer vorgegebenen Richtung verlängert ist, wobei die Verdrahtungsschicht einen ersten Teil (I) in der Nähe des Verbindungskissens und einen zweiten Teil (II) entfernt von dem Verbindungskissen aufweist, wobei eine erste Anzahl von ersten Schlitzen (S) in den ersten Teil der Verdrahtungsschicht ausgebildet ist und sich in der vorgegebenen Richtung zur Ausbildung einer Anzahl von ersten Verdrahtungssegmenten erstrecken, einem Passivierungsfilm (110), der die Verdrahtungsschicht und den Isolierfilm abdeckt, wobei die ersten Verdrahtungssegmente sich parallel zueinander in der vorgegebenen Richtung erstrecken und jedes eine erste Breite aufweist, gekennzeichnet durch eine zweite Anzahl von Schlitzen (s), die in dem zweiten Teil der Verdrahtungsschicht ausgebildet sind und sich in die vorgegebene Richtung erstrecken, um eine Anzahl von zweiten Verdrahtungssegmenten zu bilden, wobei die zweiten Verdrahtungssegmente sich parallel zueinander in der vorgegebenen Richtung erstrecken und jedes eine zweite Breite aufweist, wobei die erste Breite geringer ist als die zweite Breite und wobei die Gesamtbreite des ersten Teils größer ist als die Gesamtbreite des zweiten Teils.
Halbleitervorrichtung nach Anspruch 1, wobei die Verdrahtungsschicht ferner einen dritten Teil (III) aufweist, der sich von dem zweiten Teil (II) mit einer Gesamtbreite erstreckt, die geringer ist als die Gesamtbreite des zweiten Teils (II), und wobei die Halbleitervorrichtung ferner eine dritte Anzahl von Schlitzen aufweist, die in dem dritten Teil der Verdrahtungsschicht ausgebildet sind und sich in der vorgegebenen Richtung erstrecken, um eine Anzahl von dritten Verdrahtungssegmenten zu bilden, wobei die dritten Verdrahtungssegmente sich parallel zueinander in der vorgegebenen Richtung erstrecken und jedes eine dritte Breite aufweist, die größer ist als sowohl die erste als auch die zweite Breite.
Halbleitervorrichtung nach Anspruch 2, wobei die Verdrahtungsschicht ferner erste, zweite und dritte interne Verdrahtungsschichten (108Aa, b, c) aufweist, die von dem ersten, zweiten bzw. dritten Teil abgezweigt sind.
Harzgedichtete integrierte Halbleiterschaltung nach Anspruch 1, wobei jeder der ersten und zweiten Schlitze eine größere Breite als das doppelte der Dicke der Passivierungsschicht aufweist.