JPH0815150B2 - 樹脂封止型半導体装置の製造方法 - Google Patents
樹脂封止型半導体装置の製造方法Info
- Publication number
- JPH0815150B2 JPH0815150B2 JP63017091A JP1709188A JPH0815150B2 JP H0815150 B2 JPH0815150 B2 JP H0815150B2 JP 63017091 A JP63017091 A JP 63017091A JP 1709188 A JP1709188 A JP 1709188A JP H0815150 B2 JPH0815150 B2 JP H0815150B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- guard ring
- insulating film
- slit
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Local Oxidation Of Silicon (AREA)
Description
【発明の詳細な説明】 本発明は半導体基板の周辺部に幅広い導体膜を有する
樹脂封止型半導体装置に関する。
樹脂封止型半導体装置に関する。
論理回路を含むLSI等において、第１図，第1A図に示
すように半導体基板（チップ）１の一主面にアクティブ
領域を構成する半導体素子領域２が形成され、基板周辺
部表面の絶縁膜３上にアルミニウム膜からなる配線４、
ボンディングパッド５とその外側に反転層防止のための
ガードリング６を設けてこれをグランドラインGNDに接
続し、上記パッド部５を露出するようにチップ表面をリ
ンシリケートガラス（PSG）、シリコンナイトライド膜
等のパッシベーションで覆った構造が知られている。こ
のような構造の半導体素子をレジンを封止した場合、モ
ールドレジンによる強い応力が特にチップ周辺の四隅部
に大きい（強い）応力が加わりガードリング６上及び周
辺でパッシベーション膜のクラックが生ずることがわか
った。
すように半導体基板（チップ）１の一主面にアクティブ
領域を構成する半導体素子領域２が形成され、基板周辺
部表面の絶縁膜３上にアルミニウム膜からなる配線４、
ボンディングパッド５とその外側に反転層防止のための
ガードリング６を設けてこれをグランドラインGNDに接
続し、上記パッド部５を露出するようにチップ表面をリ
ンシリケートガラス（PSG）、シリコンナイトライド膜
等のパッシベーションで覆った構造が知られている。こ
のような構造の半導体素子をレジンを封止した場合、モ
ールドレジンによる強い応力が特にチップ周辺の四隅部
に大きい（強い）応力が加わりガードリング６上及び周
辺でパッシベーション膜のクラックが生ずることがわか
った。
特に、パッシベーション膜をプラズマ生成シリコンナ
イトライド膜（Ｐ−SiN膜）で構成した場合、Ｐ−SiN膜
が機械的強度に優れていることから、そのパッシベーシ
ョン膜にクラックが発生しないものと信じられていた
が、チップ周辺の幅広い導体膜上に発生することを確認
した。
イトライド膜（Ｐ−SiN膜）で構成した場合、Ｐ−SiN膜
が機械的強度に優れていることから、そのパッシベーシ
ョン膜にクラックが発生しないものと信じられていた
が、チップ周辺の幅広い導体膜上に発生することを確認
した。
また、かかる構造の半導体素子を高温高湿雰囲気中で
耐湿テストを行なった場合に、層間絶縁膜であるPSG
（リン酸化物含有シリケート・ガラス）膜のリン溶出を
生じ、被覆パッシベーション膜の剥離を起し、アルミニ
ウム配線の腐食がチップのアクティブ領域まで到達し、
特性劣化の原因となることもわかった。
耐湿テストを行なった場合に、層間絶縁膜であるPSG
（リン酸化物含有シリケート・ガラス）膜のリン溶出を
生じ、被覆パッシベーション膜の剥離を起し、アルミニ
ウム配線の腐食がチップのアクティブ領域まで到達し、
特性劣化の原因となることもわかった。
本願発明者は前記したチップコーナー部のガードリン
グ上及び周辺のパッシベーション膜クラック等の欠陥が
アルミニウムからなるガードリングの幅に関係すること
に着目して上記欠点の改良を行なった。したがって、本
発明の目的とするところは、半導体基板の周辺部に幅広
い導体膜を形成し、その導体膜を強固に、かつ確実にパ
ッシベーション膜で被覆し、特性不良の改善ならびに耐
湿性の向上を図ることが可能な樹脂封止型半導体装置の
製造方法を提供することにある。
グ上及び周辺のパッシベーション膜クラック等の欠陥が
アルミニウムからなるガードリングの幅に関係すること
に着目して上記欠点の改良を行なった。したがって、本
発明の目的とするところは、半導体基板の周辺部に幅広
い導体膜を形成し、その導体膜を強固に、かつ確実にパ
ッシベーション膜で被覆し、特性不良の改善ならびに耐
湿性の向上を図ることが可能な樹脂封止型半導体装置の
製造方法を提供することにある。
本発明によれば、半導体基板に、半導体酸化膜から成
るフイールド絶縁膜により囲まれた半導体領域を形成
し、前記フイールド絶縁膜上に表面絶縁膜を介して、上
記半導体基板の隅部において屈曲部を有して上記基板の
一辺から隣接する他の辺に沿って延在し、その延在方向
の幅を実質的に限定するようなスリット乃至それと等価
な複数の孔の列を有する導体膜を形成し、上記導体膜の
上面、側面および上記導体膜で覆われていない上記表面
絶縁膜上面、ならびに前記スリット乃至それと等価な複
数の孔の中の導体膜の側面および上記表面絶縁膜上面を
覆うようにシリコンナイトライド膜をプラズマ生成によ
り形成し、上記シリコンナイトライド膜に樹脂体が接す
るように、上記半導体基板を上記樹脂体により封止する
ことを特徴とする樹脂封止型半導体装置の製造方法にあ
る。
るフイールド絶縁膜により囲まれた半導体領域を形成
し、前記フイールド絶縁膜上に表面絶縁膜を介して、上
記半導体基板の隅部において屈曲部を有して上記基板の
一辺から隣接する他の辺に沿って延在し、その延在方向
の幅を実質的に限定するようなスリット乃至それと等価
な複数の孔の列を有する導体膜を形成し、上記導体膜の
上面、側面および上記導体膜で覆われていない上記表面
絶縁膜上面、ならびに前記スリット乃至それと等価な複
数の孔の中の導体膜の側面および上記表面絶縁膜上面を
覆うようにシリコンナイトライド膜をプラズマ生成によ
り形成し、上記シリコンナイトライド膜に樹脂体が接す
るように、上記半導体基板を上記樹脂体により封止する
ことを特徴とする樹脂封止型半導体装置の製造方法にあ
る。
以下本発明をいくつかの実施例にそって具体的に説明
する。
する。
第２図，第2A図は本発明によって得られた樹脂封止型
半導体装置の一つの望ましい実施形態を示すものであ
る。
半導体装置の一つの望ましい実施形態を示すものであ
る。
同図において、１はシリコン半導体基板、２は基板の
一主面に形成された半導体素子領域で例えば基板と異な
る導電型の不純物が拡散等の手段により導入され形成さ
れたものである。３はフィールド絶縁膜で例えば厚い半
導体酸化膜（SiO2膜）からなる。８は第１の表面絶縁膜
で例えば薄いSiO2膜からなる。９は第２の表面絶縁膜で
例えばPSG（リン酸化物含有シリケート・ガラス）膜か
ら形成されリンが外部より侵入するナトリウム等の不純
物のゲッタの役目を有する。10はアルミニウム（Al）配
線でPSG膜９及びSiO2膜８のスルーホール（透孔）を通
して半導体領域２にオーミックコンタクトする。５はア
ルミニウム配線の外端子として形成されたボンディング
パッド、６は基板周辺部にそって形成されたガードリン
グでアルミニウム膜からなる。上記基板の隅部（コーナ
ー）上のガードリングにコーナーにそった状のスリッ
ト10が設けられる。７はパッシベーション膜としての絶
縁膜でプラズマ生成シリコンナイトライド（Ｐ−SiN）
からなる。すなわち、第2A図に示すごとく、上記ガード
リング６の上面、側面およびそのガードリングで覆われ
ていない表面絶縁膜９の上面、ならびに上記スリット10
の中のガードリング側面およびその中の表面絶縁膜９の
上面を覆うようにシリコンナイトライド膜がプラズマ生
成により形成される。
一主面に形成された半導体素子領域で例えば基板と異な
る導電型の不純物が拡散等の手段により導入され形成さ
れたものである。３はフィールド絶縁膜で例えば厚い半
導体酸化膜（SiO2膜）からなる。８は第１の表面絶縁膜
で例えば薄いSiO2膜からなる。９は第２の表面絶縁膜で
例えばPSG（リン酸化物含有シリケート・ガラス）膜か
ら形成されリンが外部より侵入するナトリウム等の不純
物のゲッタの役目を有する。10はアルミニウム（Al）配
線でPSG膜９及びSiO2膜８のスルーホール（透孔）を通
して半導体領域２にオーミックコンタクトする。５はア
ルミニウム配線の外端子として形成されたボンディング
パッド、６は基板周辺部にそって形成されたガードリン
グでアルミニウム膜からなる。上記基板の隅部（コーナ
ー）上のガードリングにコーナーにそった状のスリッ
ト10が設けられる。７はパッシベーション膜としての絶
縁膜でプラズマ生成シリコンナイトライド（Ｐ−SiN）
からなる。すなわち、第2A図に示すごとく、上記ガード
リング６の上面、側面およびそのガードリングで覆われ
ていない表面絶縁膜９の上面、ならびに上記スリット10
の中のガードリング側面およびその中の表面絶縁膜９の
上面を覆うようにシリコンナイトライド膜がプラズマ生
成により形成される。
かかる構造において、ガードリングにスリットを設け
ることにより下記の理由でパッシベーション膜クラック
等の欠陥を防止できる。
ることにより下記の理由でパッシベーション膜クラック
等の欠陥を防止できる。
樹脂封止された半導体チップ周辺部上のガードリング
にパッシベーション膜クラック等の発生する原因として
は、第３図に示すようチップの中心より端部、特に隅部
（コーナー）にストレスが集中する傾向にあり、又、ガ
ードリングのアルミニウム膜の幅が大きいほど著しいこ
とが実験的に確められた。又、種々の実験によってガー
ドリングのコーナー部にスリットを形成するとスリット
の幅だけガードリングの幅が少なくなり、クラック発生
の原因が取除かれることが確認された。しかしガードリ
ングのアルミニウム膜の配線としての抵抗の増大を防ぐ
ためにはスリットの幅はある程度小さい面積にしなけれ
ばならない。このためスリットはアルミニウムのリング
の中央より外側に約10μｍの幅でかつ内側コーナーをカ
バーする長さとすることが適当である。ガードリングの
コーナー部の幅を限定する手段としてスリット以外に小
孔の配列、あるいはコーナーの内側又は外側にテーパ部
を設けるという手段でもよい。小孔の場合10μｍ角の小
孔を複数個並べると特によい。
にパッシベーション膜クラック等の発生する原因として
は、第３図に示すようチップの中心より端部、特に隅部
（コーナー）にストレスが集中する傾向にあり、又、ガ
ードリングのアルミニウム膜の幅が大きいほど著しいこ
とが実験的に確められた。又、種々の実験によってガー
ドリングのコーナー部にスリットを形成するとスリット
の幅だけガードリングの幅が少なくなり、クラック発生
の原因が取除かれることが確認された。しかしガードリ
ングのアルミニウム膜の配線としての抵抗の増大を防ぐ
ためにはスリットの幅はある程度小さい面積にしなけれ
ばならない。このためスリットはアルミニウムのリング
の中央より外側に約10μｍの幅でかつ内側コーナーをカ
バーする長さとすることが適当である。ガードリングの
コーナー部の幅を限定する手段としてスリット以外に小
孔の配列、あるいはコーナーの内側又は外側にテーパ部
を設けるという手段でもよい。小孔の場合10μｍ角の小
孔を複数個並べると特によい。
ガードリングのコーナー部の形状とコーナー部欠陥発
生率の関係を下記の各実験例によって示す。
生率の関係を下記の各実験例によって示す。
第４図はコーナーを加工しないガードリング上のパッ
シベーション膜クラックのAl（アルミニウム）幅依存性
を示す。この場合、チップ寸法は4.7×4.7mm2、温度サ
イクルは−55℃〜150℃で20回とする。パッシベーショ
ン膜にはPSG/P−SiN/PSG＝0.85/1.1/0.2（μｍ）３層構
造及びＰ−SiN/PSG＝1.1μm/0.2μｍの２層構造を用い
る。第５図はガードリングのコーナーの形状及びAl膜の
幅Ｌを示す。第４図に示すようにコーナー部欠陥率−Al
幅の関係において、Ｌが小さいほど欠陥率の小さいこと
が明らかである。
シベーション膜クラックのAl（アルミニウム）幅依存性
を示す。この場合、チップ寸法は4.7×4.7mm2、温度サ
イクルは−55℃〜150℃で20回とする。パッシベーショ
ン膜にはPSG/P−SiN/PSG＝0.85/1.1/0.2（μｍ）３層構
造及びＰ−SiN/PSG＝1.1μm/0.2μｍの２層構造を用い
る。第５図はガードリングのコーナーの形状及びAl膜の
幅Ｌを示す。第４図に示すようにコーナー部欠陥率−Al
幅の関係において、Ｌが小さいほど欠陥率の小さいこと
が明らかである。
第６図はガードリングのコーナー部に第７図で示すよ
うに状のスリットを形成した場合のガードリング部パ
ッシベーション膜クラックのAl膜中スリット幅Ｗ依存性
を示す。この場合のパッシベーション膜は○−○曲線が
Ｐ−SiN膜/PSG＝1.1μm/0.2μｍの２層膜、△…△曲線
がPSG/P−SiN/PSG＝0.85μm/1.1μm/0.2μｍの３層膜で
ある。第６図によればスリット幅20μｍ〜40μｍでコー
ナー部欠陥率が著しく低下することが明らかである。
うに状のスリットを形成した場合のガードリング部パ
ッシベーション膜クラックのAl膜中スリット幅Ｗ依存性
を示す。この場合のパッシベーション膜は○−○曲線が
Ｐ−SiN膜/PSG＝1.1μm/0.2μｍの２層膜、△…△曲線
がPSG/P−SiN/PSG＝0.85μm/1.1μm/0.2μｍの３層膜で
ある。第６図によればスリット幅20μｍ〜40μｍでコー
ナー部欠陥率が著しく低下することが明らかである。
第８図はガードリングコーナーに第９図（Ａ）（Ｂ）
…（Ｅ）に示した各種形状のスリット，孔列を形成した
場合（形成しない場合も含む）についてのガードリング
部パッシベーション膜クラックのAl膜中のスリット及び
孔列の形態依存性を示す。この場合の半導体ペレットは
4.7×4.7mm角、温度サイクルは−55℃〜150℃20回であ
る。パッシベーション膜は第６図の例の場合と同じであ
る。第９図において、（Ａ）はスリット等を全く加工し
ない場合、（Ｂ）は長いスリット（11）１本の場合、
（Ｃ）は短いスリット（11a,11b,11c）、３本の場合、
（Ｄ）は孔の列12が１列の場合、（Ｅ）は孔の列（12a,
12b,12c）が３列の場合の各ガードリングコーナー部の
形状を示す。第８図からわかるようにスリット及び孔列
を形成した場合にコーナー部の欠陥率が低下するのが明
らかである。
…（Ｅ）に示した各種形状のスリット，孔列を形成した
場合（形成しない場合も含む）についてのガードリング
部パッシベーション膜クラックのAl膜中のスリット及び
孔列の形態依存性を示す。この場合の半導体ペレットは
4.7×4.7mm角、温度サイクルは−55℃〜150℃20回であ
る。パッシベーション膜は第６図の例の場合と同じであ
る。第９図において、（Ａ）はスリット等を全く加工し
ない場合、（Ｂ）は長いスリット（11）１本の場合、
（Ｃ）は短いスリット（11a,11b,11c）、３本の場合、
（Ｄ）は孔の列12が１列の場合、（Ｅ）は孔の列（12a,
12b,12c）が３列の場合の各ガードリングコーナー部の
形状を示す。第８図からわかるようにスリット及び孔列
を形成した場合にコーナー部の欠陥率が低下するのが明
らかである。
以上のように、本発明によれば、Ｐ−SiN膜を含むパ
ッシベーション膜のクラック発生をより完全に防止する
ことができる。従来、このＰ−SiN膜は緻密な膜で機械
的強度が強いものと信じられ、特に、樹脂封止型半導体
装置の耐湿性を向上せしめるパッシベーション膜として
有効なものと信じられてきた。しかし、上述せるように
本願発明者の実験検討によって、幅広い導体膜上では、
まだクラックが発生することを発見した。この対策とし
て上述した本発明のようにスリット又は孔の列を導体膜
に形成することによって、Ｐ−SiN膜の耐湿性の効果を
一層完全なものとすることができる。これによって、本
発明によれば、高信頼性の半導体装置を得ることができ
る。
ッシベーション膜のクラック発生をより完全に防止する
ことができる。従来、このＰ−SiN膜は緻密な膜で機械
的強度が強いものと信じられ、特に、樹脂封止型半導体
装置の耐湿性を向上せしめるパッシベーション膜として
有効なものと信じられてきた。しかし、上述せるように
本願発明者の実験検討によって、幅広い導体膜上では、
まだクラックが発生することを発見した。この対策とし
て上述した本発明のようにスリット又は孔の列を導体膜
に形成することによって、Ｐ−SiN膜の耐湿性の効果を
一層完全なものとすることができる。これによって、本
発明によれば、高信頼性の半導体装置を得ることができ
る。
本発明の構成によれば、PSG膜の形成温度より比較的
低い温度（例えば、250℃〜300℃）で、薄い膜厚に形成
することができるプラズマ生成のシリコンナイトライド
（Ｐ−SiN）膜をパッシベーション膜として使用してい
るので、パッシベーション膜の形成時において、パッシ
ベーション膜形成のための処理時間を短く、かつ処理温
度を低くできる。このため処理温度と処理時間に関係す
るアルミニウム導体膜のヒロックス（隆起物）の発生を
効果的に防止することができる。
低い温度（例えば、250℃〜300℃）で、薄い膜厚に形成
することができるプラズマ生成のシリコンナイトライド
（Ｐ−SiN）膜をパッシベーション膜として使用してい
るので、パッシベーション膜の形成時において、パッシ
ベーション膜形成のための処理時間を短く、かつ処理温
度を低くできる。このため処理温度と処理時間に関係す
るアルミニウム導体膜のヒロックス（隆起物）の発生を
効果的に防止することができる。
すなわち、本発明は下記のとおりの顕著な効果が得ら
れ、樹脂封止型半導体装置における特性不良の改善、耐
湿性の向上をより一層図ることができる。
れ、樹脂封止型半導体装置における特性不良の改善、耐
湿性の向上をより一層図ることができる。
（ａ）プラズマ生成によって得られたシリコンナイトラ
イド膜、すなわちパッシベーション膜としてのＰ−SiN
膜は、導体膜のスリット（乃至それと等価な複数の孔）
内にシリコンナイトライド膜が厚く確実に充填され、そ
のスリット内のカバレージをより良好にすることができ
る。
イド膜、すなわちパッシベーション膜としてのＰ−SiN
膜は、導体膜のスリット（乃至それと等価な複数の孔）
内にシリコンナイトライド膜が厚く確実に充填され、そ
のスリット内のカバレージをより良好にすることができ
る。
すなわち、本願発明は屈曲部を有する幅広の導体膜に
その延在方向の幅を実質的に限定するようなスリット
（乃至それと等価な複数の孔）を設けて、かつ幅が実質
的に減少せしめた導体膜を強固に、かつ確実に被覆する
ことができ、被覆したそのシリコンナイトライド膜に樹
脂体が接するように封止されても、そのシリコンナイト
ライド膜へのクラック発生は回避できる。このように、
スリット又は孔の列を設けた導体膜とパッシベーション
膜の特定材質及びその形成手段との結合により、パッシ
ベーション効果を十分引き出すことができ、樹脂封止型
半導体装置における耐湿性の向上をより一層図れ、特性
不良を改善することができる。
その延在方向の幅を実質的に限定するようなスリット
（乃至それと等価な複数の孔）を設けて、かつ幅が実質
的に減少せしめた導体膜を強固に、かつ確実に被覆する
ことができ、被覆したそのシリコンナイトライド膜に樹
脂体が接するように封止されても、そのシリコンナイト
ライド膜へのクラック発生は回避できる。このように、
スリット又は孔の列を設けた導体膜とパッシベーション
膜の特定材質及びその形成手段との結合により、パッシ
ベーション効果を十分引き出すことができ、樹脂封止型
半導体装置における耐湿性の向上をより一層図れ、特性
不良を改善することができる。
（ｂ）導体膜抵抗（配線抵抗）増加の抑制対策として有
効であり、特性改善が一層図れる。
効であり、特性改善が一層図れる。
すなわち、保護膜のクラック防止のために導体膜にス
リット（または複数孔の列）を設けることは、実質的な
導体膜幅（配線幅）を減少させるものであり、このため
配線抵抗を増加させることとなるが、Ｐ−SiN膜とのコ
ンビネーションによって上述の如く導体膜抵抗の増加を
抑えることが可能となる。しかも、プラズマ生成により
得られるシリコンナイトライド膜は、下地段差への追随
性が良いため、CVD膜に比べ、スリット幅を細くするこ
とができることから、導体膜幅を減ずることなく樹脂体
によるストレスの耐性を向上することができ、導体膜抵
抗の増加を抑えることが可能となる。
リット（または複数孔の列）を設けることは、実質的な
導体膜幅（配線幅）を減少させるものであり、このため
配線抵抗を増加させることとなるが、Ｐ−SiN膜とのコ
ンビネーションによって上述の如く導体膜抵抗の増加を
抑えることが可能となる。しかも、プラズマ生成により
得られるシリコンナイトライド膜は、下地段差への追随
性が良いため、CVD膜に比べ、スリット幅を細くするこ
とができることから、導体膜幅を減ずることなく樹脂体
によるストレスの耐性を向上することができ、導体膜抵
抗の増加を抑えることが可能となる。
本発明は上記実施例のみに限定されるものではない。
例えば、Alガードリング上に形成されるパッシベーショ
ン膜の構成、形状は適宜に変形できる。ガードリング自
体の形状は内部回路やボンディングパッドの配置によっ
て変形することがありうる。封止樹脂体に関しては、ガ
ードリング部の表面に直接塗布するアンダコーティング
樹脂を包含することもありうる。
例えば、Alガードリング上に形成されるパッシベーショ
ン膜の構成、形状は適宜に変形できる。ガードリング自
体の形状は内部回路やボンディングパッドの配置によっ
て変形することがありうる。封止樹脂体に関しては、ガ
ードリング部の表面に直接塗布するアンダコーティング
樹脂を包含することもありうる。
本発明はＰ−SiN膜をパッシベーション膜として使用
する全ての半導体装置、特にプラスチック封止型、LSI
等に適用し、耐湿性向上に有効である。
する全ての半導体装置、特にプラスチック封止型、LSI
等に適用し、耐湿性向上に有効である。
第１図は従来の半導体装置のチップ表面の一部を示す平
面図、 第1A図は第１図におけるＡ−Ａ視断面図である。 第２図は本発明の一実施例による半導体装置の一部を示
す平面図、 第2A図は第２図におけるＡ−Ａ視断面図である。 第３図は樹脂モールドストレスの分布状態を示す曲線
図、 第４図はパッシペーション膜クラックのAl幅依存性を示
す曲線図、 第５図は第４図のために用いられるコーナー形状を示す
ガードリングの一部平面図である。 第６図乃至第15図は本発明のための各実施例を示すもの
である。これらのうち、第６図はガードリング部パッシ
ベーション膜・クラックのAl膜中スリット幅依存性を示
す曲線図、 第７図は第６図のために用いられるコーナー形状を示す
平面図、 第８図はガードリング部パッシベーション膜・クラック
のAl膜中のスリット及び孔列の形態依存性を示す曲線
図、 第９図（Ａ）〜（Ｅ）は第８図のために用いられるコー
ナー形状を示す各平面図である。 １……半導体基板（チップ）、２……半導体素子領域、
３……絶縁膜、４……配線、５……ボンディングパッ
ド、６……ガードリング、７……パッシペーション膜、
８……第１の表面絶縁膜、９……第２の表面絶縁膜、10
……Al配線、11……スリット、12……孔。
面図、 第1A図は第１図におけるＡ−Ａ視断面図である。 第２図は本発明の一実施例による半導体装置の一部を示
す平面図、 第2A図は第２図におけるＡ−Ａ視断面図である。 第３図は樹脂モールドストレスの分布状態を示す曲線
図、 第４図はパッシペーション膜クラックのAl幅依存性を示
す曲線図、 第５図は第４図のために用いられるコーナー形状を示す
ガードリングの一部平面図である。 第６図乃至第15図は本発明のための各実施例を示すもの
である。これらのうち、第６図はガードリング部パッシ
ベーション膜・クラックのAl膜中スリット幅依存性を示
す曲線図、 第７図は第６図のために用いられるコーナー形状を示す
平面図、 第８図はガードリング部パッシベーション膜・クラック
のAl膜中のスリット及び孔列の形態依存性を示す曲線
図、 第９図（Ａ）〜（Ｅ）は第８図のために用いられるコー
ナー形状を示す各平面図である。 １……半導体基板（チップ）、２……半導体素子領域、
３……絶縁膜、４……配線、５……ボンディングパッ
ド、６……ガードリング、７……パッシペーション膜、
８……第１の表面絶縁膜、９……第２の表面絶縁膜、10
……Al配線、11……スリット、12……孔。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 達 東京都小平市上水本町1450番地 株式会社 日立製作所武蔵工場内 (72)発明者 戸谷 達郎 東京都小平市上水本町1479番地 日立マイ クロコンピュータエンジニアリング株式会 社内 (56)参考文献 特開 昭57−45259（ＪＰ，Ａ) 特開 昭53−89688（ＪＰ，Ａ) 特開 昭54−133090（ＪＰ，Ａ) 特開 昭52−104062（ＪＰ，Ａ) 特開 昭52−104063（ＪＰ，Ａ)
Claims (1)
- 【請求項１】半導体基板に半導体酸化膜から成るフィー
ルド絶縁膜により囲まれた半導体領域を形成し、前記フ
ィールド絶縁膜上に表面絶縁膜を介して、上記半導体基
板の隅部において屈曲部を有して上記基板の一辺から隣
接する他の辺に沿って延在し、その延在方向の幅を実質
的に限定するようなスリット乃至それと等価な複数の孔
の列を有する導体膜を形成し、上記導体膜の上面、側面
および上記導体膜で覆われていない上記表面絶縁膜上
面、ならびに前記スリット乃至それと等価な複数の孔の
中の導体膜の側面および上記表面絶縁膜上面を覆うよう
にシリコンナイトライド膜をプラズマ生成により形成
し、上記シリコンナイトライド膜に樹脂体が接するよう
に上記半導体基板を上記樹脂体により封止することを特
徴とする樹脂封止型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63017091A JPH0815150B2 (ja) | 1988-01-29 | 1988-01-29 | 樹脂封止型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63017091A JPH0815150B2 (ja) | 1988-01-29 | 1988-01-29 | 樹脂封止型半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55119817A Division JPS5745259A (en) | 1980-09-01 | 1980-09-01 | Resin sealing type semiconductor device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6142055A Division JP2533293B2 (ja) | 1994-06-23 | 1994-06-23 | 樹脂封止型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63211648A JPS63211648A (ja) | 1988-09-02 |
| JPH0815150B2 true JPH0815150B2 (ja) | 1996-02-14 |
Family
ID=11934319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63017091A Expired - Lifetime JPH0815150B2 (ja) | 1988-01-29 | 1988-01-29 | 樹脂封止型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0815150B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5552639A (en) * | 1980-09-01 | 1996-09-03 | Hitachi, Ltd. | Resin molded type semiconductor device having a conductor film |
| US5371411A (en) * | 1980-09-01 | 1994-12-06 | Hitachi, Ltd. | Resin molded type semiconductor device having a conductor film |
| KR0174746B1 (ko) * | 1989-06-26 | 1999-02-01 | 고스기 노부미쓰 | 반도체칩의 배선구조 |
| KR950012657B1 (en) * | 1991-01-22 | 1995-10-19 | Nec Co Ltd | Resin sealed semiconductor integrated circuit |
| JP2533293B2 (ja) * | 1994-06-23 | 1996-09-11 | 株式会社日立製作所 | 樹脂封止型半導体装置の製造方法 |
| JP5014969B2 (ja) * | 2007-12-10 | 2012-08-29 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52104063A (en) * | 1976-02-27 | 1977-09-01 | Hitachi Ltd | Production of surface protection film in electronic parts |
| JPS52104062A (en) * | 1976-02-27 | 1977-09-01 | Hitachi Ltd | Production of surface protection film of electronic parts |
| JPS5389688A (en) * | 1977-01-19 | 1978-08-07 | Hitachi Ltd | Semiconductor device |
| JPS54119817A (en) * | 1978-03-09 | 1979-09-18 | Nec Corp | Generation circuit for low frequency voltage |
| JPS54133090A (en) * | 1978-04-07 | 1979-10-16 | Cho Lsi Gijutsu Kenkyu Kumiai | Semiconductor device |
| JPS55119817A (en) * | 1979-03-07 | 1980-09-13 | Fudo Constr Co Ltd | Method for filling powder particle material underground |
-
1988
- 1988-01-29 JP JP63017091A patent/JPH0815150B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63211648A (ja) | 1988-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6346981B2 (ja) | ||
| US5861658A (en) | Inorganic seal for encapsulation of an organic layer and method for making the same | |
| US5371411A (en) | Resin molded type semiconductor device having a conductor film | |
| KR870000350B1 (ko) | 다측 배선(多重配線)구조를 가진 전자장치(電子裝置) | |
| JPH0228894B2 (ja) | ||
| US5229642A (en) | Resin molded type semiconductor device having a conductor film | |
| US5804883A (en) | Bonding pad in semiconductor device | |
| JPH0815150B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| US6133625A (en) | Semiconductor device and method for manufacturing the same | |
| JPH05226339A (ja) | 樹脂封止半導体装置 | |
| JPS6156608B2 (ja) | ||
| US5552639A (en) | Resin molded type semiconductor device having a conductor film | |
| JP2533293B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS6018934A (ja) | 半導体装置 | |
| JP2838933B2 (ja) | 樹脂封止型半導体集積回路 | |
| JPH0652735B2 (ja) | 樹脂封止型半導体装置 | |
| JPS6348181B2 (ja) | ||
| JP2737952B2 (ja) | 半導体装置 | |
| JPS60145628A (ja) | 半導体装置 | |
| JP3354716B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0574957A (ja) | 半導体装置 | |
| KR0151045B1 (ko) | 슬릿을 구비하는 반도체 칩 | |
| JPS60242643A (ja) | 電子部品の配線 | |
| JPS62219541A (ja) | 半導体装置 | |
| JP2666186B2 (ja) | 半導体素子の製造方法 |