DE69531085T2 - Verbesserungen in, an oder in Bezug auf Halbleiteranordnungen - Google Patents

Verbesserungen in, an oder in Bezug auf Halbleiteranordnungen Download PDF

Info

Publication number
DE69531085T2
DE69531085T2 DE69531085T DE69531085T DE69531085T2 DE 69531085 T2 DE69531085 T2 DE 69531085T2 DE 69531085 T DE69531085 T DE 69531085T DE 69531085 T DE69531085 T DE 69531085T DE 69531085 T2 DE69531085 T2 DE 69531085T2
Authority
DE
Germany
Prior art keywords
insulating layer
conductor
blind
metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69531085T
Other languages
English (en)
Other versions
DE69531085D1 (de
Inventor
Ken Numata
Kay L. Houston
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE69531085D1 publication Critical patent/DE69531085D1/de
Application granted granted Critical
Publication of DE69531085T2 publication Critical patent/DE69531085T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

  • GEBIET DER ERFINDUNG
  • Diese Erfindung betrifft allgemein die Herstellung von Halbleiterbauelementen und insbesondere Halbleiter mit Abständen unterhalb eines Mikrometers (wobei die Leiterbreite und der Abstand von Leiter zu Leiter beide kleiner sind als ein Mikrometer) sowie Materialien mit einer niedrigen Dielektrizitätskonstanten zwischen intermetallischen Zuleitungen.
  • HINTERGRUND DER ERFINDUNG
  • Halbleiter werden weitverbreitet in integrierten Schaltungen für elektronische Anwendungen einschließlich Radios und Fernsehgeräten verwendet. Bei diesen integrierten Schaltungen werden typischerweise mehrere in einkristallinem Silicium hergestellte Transistoren verwendet. Viele integrierte Schaltungen enthalten nun mehrere Metallisierungsebenen für Zwischenverbindungen.
  • Halbleiterbauelemente werden in horizontaler Abmessung herunterskaliert, um die Waferkosten zu verringern, indem mehr Chips je Wafer erhalten werden oder indem die Schaltungskomplexität durch Erhalten einer größeren Anzahl von Transistoren je Chip erhöht wird. Wenngleich Halbleiterbauelemente in horizontaler Abmessung herunterskaliert werden, werden sie im allgemeinen nicht in vertikaler Abmessung herunterskaliert (weil die Stromdichte Zuverlässigkeitsgrenzen überschreiten würde). Demgemäß können die Leiter ein hohes Seitenverhältnis (Verhältnis zwischen der Höhe und der Breite des Leiters größer als eins) aufweisen. Bei der horizontalen Skalierung werden diese langen Metallzuleitungen immer dichter zusammengepackt, was dazu führt, daß die kapazitive Kopplung zwischen den Zuleitungen die wesentliche Beschränkung für die Schaltungsgeschwindigkeit wird. Falls die Kapazität von Leitung zu Leitung hoch ist, ist es wahrscheinlich, daß elektrische Unwirksamkeiten und Ungenauigkeiten auftreten. Durch das Ver ringem der Kapazität innerhalb dieser Mehrebenen-Metallisierungssysteme wird die RC-Zeitkonstante zwischen den Leitungen verringert.
  • Typischerweise ist das zum Isolieren von Metalleitungen voneinander verwendete Material Siliciumdioxid. Die Dielektrizitätskonstante von durch thermische Oxidation oder chemische Dampfabscheidung aufgewachsenem dichten Siliciumoxid liegt jedoch in der Größenordnung von 3,9. Die Dielektrizitätskonstante beruht auf einer Skala, bei der 1,0 die Dielektrizitätskonstante des Vakuums darstellt. Verschiedene Materialien weisen Dielektrizitätskonstanten von nahe 1,0 bis zu in die Hunderte gehenden Werten auf.
  • In letzter Zeit wurden Versuche gemacht, eine niedrige Dielektrizitätskonstante aufweisende Materialien als Ersatz von Siliciumdioxid als dielektrisches Material zu verwenden. Die Verwendung von eine niedrige Dielektrizitätskonstante aufweisenden Materialien als Isolierschichten verringert die Kapazität zwischen den Leitern (oder Metallzuleitungen), wodurch die RC-Zeitkonstante verringert wird. Es wurde herausgefunden, daß unter Verwendung von Materialien mit Dielektrizitätskonstanten kleiner als etwa 3,5 die RC-Zeitkonstante bei typischen Submikrometerschaltungen ausreichend verkleinert wird. Der Begriff niedrige Dielektrizitätskonstante soll hier Materialien mit einer Dielektrizitätskonstante von weniger als etwa 3,5 einschließen.
  • Ein Problem bei der Verwendung solcher Materialien besteht darin, daß die verringerte thermische Leitfähigkeit von Materialien mit einer niedrigen Dielektrizitätskonstante, insbesondere bei Schaltungen, die Metallzuleitungen mit einem hohen Seitenverhältnis aufweisen, infolge der Wirkung der Jouleschen Wärme zum Bruch von Metallzuleitungen führen kann. Die vorliegende Erfindung geht dieses Problem durch Verbessern der thermischen Leitfähigkeit der Struktur an, was zu einer verbesserten Zuverlässigkeit von Leitern in Strukturen führt, bei denen eine niedrige Dielektrizitätskonstante aufweisende Materialien verwendet werden. In diesem Zusammenhang ist in US-A-S 229 643 dargestellt, wie Wärme von Wärmequellen innerhalb eines Bauelements abgeleitet werden kann, jedoch nicht in Verbindung mit Leitern mit einem hohen Seitenverhältnis.
  • Gemäß der vorliegenden Erfindung ist ein Verfahren zum Herstellen von Leitern nach Anspruch 1 vorgesehen.
  • Die vorliegende Erfindung umfaßt weiterhin eine Halbleiterbauelement-Struktur (und ein Verfahren zu ihrer Herstellung), die Leiter mit einer verbesserten Zuverlässigkeit aufweist, Leiter auf einem Substrat enthält, ein eine niedrige Dielektrizitätskonstante aufweisendes Material zwischen den Leitern aufweist und Blind-Kontaktlöcher, die in Kontakt mit den Leitern stehen, aufweist, wie in Anspruch 10 dargelegt ist.
  • Ausführungsformen sind in den abhängigen Ansprüchen ausgeführt.
  • Ein Vorteil der Erfindung besteht in der verbesserten Zuverlässigkeit von Leitern für Schaltungen durch die Verwendung eine niedrige Dielektrizitätskonstante aufweisender Materialien. Die Erfindung ist besonders vorteilhaft für Halbleiter, die eine Kombination von Leitern mit hohen Seitenverhältnissen und eine niedrige Dielektrizitätskonstante aufweisenden Materialien, die thermisch besser isolieren, aufweisen.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • In der Zeichnung, die ein integraler Teil der Beschreibung ist und die in Zusammenhang mit dieser zu lesen ist und in der gleiche Bezugszahlen und Symbole in den verschiedenen Ansichten zur Bezeichnung ähnlicher Komponenten verwendet werden, sofern nichts anderes angegeben ist, zeigen:
  • die 1A–1C dreidimensionale Ansichten einer Metallzuleitung eines Halbleiterwafers, worin die negativen Wirkungen der Jouleschen Wärme dargestellt sind,
  • die 2A–2D und 3A–3C seitliche Schnittansichten eines ersten Beispiels, worin Blind-Kontaktlöcher dargestellt sind, die in Kontakt mit Metallzuleitungen auf einem Halbleiterwafer ausgebildet sind, um dadurch die negativen Wirkungen der Jouleschen Wärme zu vermeiden, die in 1 dargestellt sind,
  • 4 eine perspektivische Ansicht eines ersten Beispiels, das allgemein in 3B dargestellt ist,
  • 5 eine seitliche Schnittansicht eines zweiten Beispiels, wobei sich Blind-Kontaktlöcher in Kontakt mit der oberen und der unteren Metallzuleitung befinden,
  • 6 eine perspektivische Ansicht eines zweiten Beispiels, das allgemein in 5 dargestellt ist,
  • 7 eine seitliche Schnittansicht des dritten Beispiels ist, welches eine Ausführungsform der vorliegenden Erfindung aufweist, worin Blind-Kontaktlöcher dargestellt sind, die in Kontakt mit Metallzuleitungen auf einem Halbleiterwafer ausgebildet sind, wobei die Blind-Kontaktlöcher auch in Kontakt mit Blind-Zuleitungen in einer anderen Metallschicht stehen,
  • 8 eine seitliche Schnittansicht eines vierten Beispiels, wobei sich der vertikale Wärmeleitungsweg über den ganzen Wafer erstreckt,
  • 9 eine seitliche Schnittansicht eines fünften Beispiels, worin die Verwendung einer wärmeleitenden Isolierschicht dagestellt ist, und
  • die 10A–10D und 11A–11C se tliche Schnittansichten eines sechsten Beispiels.
  • DETAILLIERTE BESCHREIBUNG BEWORZUGTER AUSFÜHRUNGSFORMEN
  • Die Herstellung und Verwendung der gegenärtig bevorzugten Ausführungsformen und Beispiele werden nachstehend detailliert erörtert. Es ist jedoch zu verstehen, daß die vorliegende Erfindung viele anwendbare erfindungsgemäße Konzepte bereitstellt, die in einer großen Vielfalt spezifischer Zusammenhänge verwirklicht werden können. Die erörterten spezifischen Ausführungsformen sollen lediglich spezifische Arten zum Verwirklichen der Erfindung erläutern und den Schutzumfang der Erfindung nicht einschränken.
  • Nachstehend wird eine Beschreibung mehrerer Ausführungsformen und Beispiele der vorliegenden Erfindung unter Einschluß von Herstellungsverfahren gegeben. Entsprechende Bezugszahlen und Symbole in den verschiedenen Figuren bezeichnen entsprechende Teile, sofern nichts anderes angegeben ist. Der nachstehende Text bietet einen Überblick über die Elemente der Ausführungsformen und der Zeichnung.
  • Zeichnungselement 110, Halbleiterwafer ist der allgemeine Ausdruck.
  • Zeichnungselement 112, Silicium (Substrat), kann auch in Form weiterer Metallzwischenverbindungsschichten oder Halbleiterelemente (beispielsweise Transistoren, Dioden) als Oxid; als Verbindungshalbleiter (beispielsweise GaAs, InP, Si/Ge, SiC) vorliegen.
  • Zeichnungselement 114, Titantrischicht (TiN/AlCu/TiN) (der erste Metallzwischenverbindungsabschnitt von Metallzuleitungen) ist als Al, Cu, Mo, W, Ti, Si oder Legierungen davon definiert; Polysilicium, Silicide, Nitride, Carbide; AlCu-Legierung mit Ti- oder TiN-Unterschichten; Metallzwischenverbindungsschicht.
  • Zeichnungselement 116, OSOG (organisches aufgeschleudertes Glas) (Material mit einer niedrigen Dielektrizitätskonstante) ist als ein Luftspalt (auch Inertgase, Vakuum) definiert; Silikaaerogel, andere Aerogele oder Xerogele; fluoriertes Siliciumoxid.
  • Zeichnungselement 118, TEOS (Tetraethoxysilan) Siliciumdioxid (Isolierschicht) ist als SiO2 definiert; eine Isolierschicht, typischerweise ein Oxid, die vorzugsweise eine Dicke aufweist, die kleiner ist als die Höhe der Metallzuleitungen 114.
  • Zeichnungselement 119, Kanäle sind Löcher in der Isolierschicht 118, in denen Blind-Kontaktlöcher 122 gebildet werden.
  • Zeichnungselement 120, Wolfram (Metallschicht) ist als Titantrischicht (TiN/AlCu/TiN) definiert; Cu, Mo, Al, Ti, Si oder Legierungen davon; Polysilicium, Silicide, Nitride, Carbide; AlCu-Legierung mit Ti- oder TiN-Unterschichten.
  • Zeichnungselement 122, Wolfram (Metallschichtabschnitt von Blind-Kontaktlöchern) ist als Titantrischicht (TiN/AlCu/TiN) definiert; Cu, Mo, Al, Ti, Si oder Legierungen davon; Polysilicium, Silicide, Nitride, Carbide; AlCu-Legierung mit Ti- oder TiN-Unterschichten.
  • Zeichnungselement 124, Aluminiumlegierung (zweiter Metallzwischenverbindungsabschnitt funktioneller Metallzuleitungen) ist als Titantrischicht (TiN/AlCu/TiN oder TiN/AlCu/W) definiert; Cu, Mo, W, Ti, Si oder Legierungen davon; Polysilicium, Silicide, Nitride, Carbide; AlCu-Legierung mit Ti- oder TiN-Unterschichten; Metallzwischenverbindungsschicht.
  • Zeichnungselement 126, Aluminiumlegierung (zweiter Zwischenverbindungsabschnitt der Blind-Zuleitungen) ist als Titantrischicht (TiN/AlCu/TiN) definiert; Cu, Mo, W, Ti, Si oder Legierungen davon; Polysilicium, Silicide, Nitride, Carbide; AlCu-Legierung mit Ti- oder TiN-Unterschichten; Metallzwischenverbindungsschicht.
  • Zeichnungselement 128, AlN (wärmeleitende Isolierschicht) Wärmeleitende Isolierschicht ist als Si3N4 definiert; sowohl AlN als auch Si3N4 (beispielsweise Bischicht oder Trischicht von Si3N4/AlN/Si3N4); isolierendes Material mit einer Wärmeleitfähigkeit, die um 20% größer ist als die Wärmeleitfähigkeit des Materials 116 mit einer niedrigen Dielektrizitätskonstanten und vorzugsweise 20% größer ist als diejenige von SiO2; ausgeheiztes SiO2.
  • Zeichnungselement 130, Ti (erster Begrenzungsabschnitt von Metallzuleitungen) ist als TiN oder eine andere Ti-Legierung definiert; Ti/TiN-Bischicht; Cu, Mo, W, Al, Si oder Legierungen davon.
  • Zeichnungselement 132, TEOS (Tetraethoxysilan) Siliciumdioxid (dünne Isolierschicht) ist als ein anderes isolierendes Material definiert.
  • Zeichnungselement 134, Yi (zweiter Begrenzungsabschnitt von Blind-Kontaktlöchern oder funktionellen Metallzuleitungen) ist als Bischicht von Ti/TiN definiert; TiN oder andere Ti-Legierung; Cu, Mo, W, Al, Si oder Legierungen davon.
  • Ein bisher anscheinend nicht erkanntes Problem bei Halbleiterschaltungen, insbesondere bei Schaltungen, die Leiter mit einem hohen Seitenverhältnis mit einem eine niedrige Dielektrizitätskonstante aufweisenden Material zwischen den Leitern aufweisen, besteht darin, daß die verringerte Wärmeleitfähigkeit der eine niedrige Dielektrizitätskonstante aufweisenden Materialien zu einem Bruch der Metallzuleitung infolge der Wirkungen der Jouleschen Wärme führen kann. Wenn die Dielektrizitätskonstante eines Materials abnimmt, nimmt im allgemeinen auch die Leitfähigkeit des Materials ab. Weil alle Metalle einen bestimmten Betrag an elektrischem Widerstand aufweisen, tritt bei Metallzuleitungen, durch die ein Strom fließt, eine zu I2R proportionale Wärmeerzeugung auf (Joulesches Gesetz). Diese durch eine Metallzuleitung fließende Wärme ist als Joulesche Wärme bekannt. Die Joulesche Wärme erhöht die Temperatur der Metallzuleitung, falls die Wärme mit geringerer Rate davon abgeleitet wird als sie erzeugt wird.
  • Wenn sich eine Metallzuleitung in einem Abschnitt entlang ihrer Länge lokal erwärmt, nimmt der Widerstand in diesem Abschnitt leicht zu (infolge der Eigenschaften des Metalls), wodurch bewirkt wird, daß die Temperatur in diesem Abschnitt sogar noch mehr ansteigt (wenngleich geringfügig). Durch die höhere Temperatur kann der Zuleitungswiderstand erhöht werden und die lokale Erwärmung noch weiter erhöht werden. Demgemäß können lokal erwärmte Metallzuleitungen beschädigt werden oder brechen. Je dünner die Metallzuleitungen sind, desto schwächer sind sie (was insbesondere bei Submikrometerschaltungen ein Problem darstellt). Die Verwendung von eine niedrige Dielektrizitätskonstante aufweisenden Materialien als Isolierschichten stellt ein weiteres Problem dar, weil diese Materialien im allgemeinen eine geringe Wärmeleitfähigkeit aufweisen. Bei Verwendung der meisten eine niedrige Dielektrizitätskonstante aufweisenden Materialien bleibt ein viel größerer Teil der in Metallzuleitungen einer Schaltung erzeugten Jouleschen Wärme in der Zuleitung selbst konzentriert.
  • Die Wirkung der Jouleschen Wärme auf einen Abschnitt 114 einer Metallzuleitung ist in den 1A–1C dargestellt. 1A zeigt eine perspektivische Ansicht einer Metallzuleitung eines Halbleiterwafers (andere Abschnitte des Wafers sind nicht dargestellt). Der Querschnitt der Zuleitung ist typischerweise rechteckförmig, wobei die Höhe wegen der Herunterskalierung größer ist als die Breite (hohes Seitenverhältnis). Die Metallzuleitung wurde in seitlicher Richtung herunterskaliert, das Herunterskalieren in vertikaler Richtung ist jedoch durch die Anforderungen an die elektrische Leitfähigkeit der Schaltung begrenzt. Wenn Strom durch eine Metallzuleitung fließt, wird die Metallzuleitung erwärmt. In Wirklichkeit weist eine Metallzuleitung dünne und zerbrechliche Abschnitte auf, wodurch ungleichmäßige Zuleitungsprofile hervorgerufen werden. Diese Ungleichmäßigkeit kann nicht vermieden werden, weil die Photolithographie und Ätzprozesse von Metallzuleitungen nicht ideal sind. Die durch die Joulesche Wärme intensivierte Elektromigration bewirkt, daß die Metallzuleitung zuerst geschwächt und dann verdünnt wird. Dünne und zerbrechliche Abschnitte der Metallzuleitung werden immer dünner, wenn Strom zyklisch durch die Metallzuleitung geführt wird (1B), und die Elektromigration wird in diesem Abschnitt sogar noch weiter intensiviert. Schließlich können diese Zuleitungen brechen, wie in 1C dargestellt ist, was zum Ausfall von Bauelementen führt.
  • Die vorliegende Erfindung verbessert die Zuverlässigkeit von Metallzuleitungen bei Strukturen, bei denen Materialien mit niedriger Dielektrizitätskonstante verwendet werden, indem Blind-Kontaktlöcher in Kontakt mit Metallzuleitungen verwendet werden, um die Wärmeleitfähigkeit der Struktur zu verbessern. 2A zeigt eine Schnittansicht eines Halbleiterwafers 110 mit auf einem Substrat 112 ausgebildeten Metallzuleitungen 114 + 130. Das Substrat kann beispielsweise Transistoren, Dioden und andere Halbleiterelemente (nicht dargestellt) aufweisen, wie auf dem Fachgebiet wohlbekannt ist. Das Substrat 112 kann auch andere Metallzwischenverbindungsschichten enthalten, und es enthält typischerweise eine obere isolierende Oxidschicht (zum Verhindern, daß Zuleitungen in folgenden Metallschichten gegeneinander kurzgeschlossen werden). Eine erste Begrenzungsschicht wird auf das Substrat 112 aufgebracht. Die erste Begrenzungsschicht besteht vorzugsweise aus Titan. Eine erste Metallzwischenverbindungsschicht wird auf die erste Begrenzungsschicht aufgebracht. Die erste Metallzwischenverbindungsschicht besteht vorzugsweise aus einer TiN/AlCu/TiN-Trischicht, sie kann jedoch auch beispielsweise andere Aluminiumlegierungs-Mehrfachschichten oder Monoschichten aufweisen. Die erste Metallzwischenverbindungsschicht und die erste Begrenzungsschicht werden mit einem vorbestimmten Muster geätzt, um Ätzleitungen oder Metallzuleitungen 114 + 130 zu bilden (2A). Jede Metallzuleitung 114 + 130 weist einen ersten Metallzwischenverbindungsabschnitt 114 und einen ersten Begrenzungsabschnitt 130 auf. Einige der Metallzuleitungen 114 + 130 können in unmittelbarer Nähe zueinander liegen und beispielsweise 1 mm oder weniger getrennt sein. Das Seitenverhältnis (Höhe/Breite) der Metallzuleitungen beträgt im allgemeinen mindestens 1,5, typischerweise jedoch mindestens 2,0 und typischer mindestens 3,0.
  • Ein Material 116 mit einer niedrigen Dielektrizitätskonstanten wird auf die Metallzuleitungen 114 + 130 und das Substrat 112 aufgebracht (2B). Das Material 116 mit einer niedrigen Dielektrizitätskonstanten besteht vorzugsweise aus einem OSOG (organisches aufgeschleudertes Glas), es kann jedoch auch aus einem Aerogel, einem Xerogel oder einem anderen Material mit einer niedrigen Dielektrizitätskonstanten bestehen, welches eine Dielektrizitätskonstante von weniger als etwa 3,5, jedoch vorzugsweise von weniger als 3,0 und bevorzugter von weniger als 2,5 aufweist. Das OSOG weist eine Dielektrizitätskonstante von etwa 3,0 auf, und es wird typischerweise durch eine Schleuderbeschichtungseinrichtung aufgeschleudert und dann zwischen einer halben Stunde und 2 Stunden bei einer Temperatur von 400°C–450°C ausgeheizt. Das Material 116 mit einer niedrigen Dielektrizitätskonstante wird dann zumindest von den oberen Teilen der Metallzuleitungen 114 + 130 entfernt (beispielsweise mit einem zeitlich gesteuerten Ätzen) (2C). Eine Isolierschicht 118 (vorzugsweise TEOS-Siliciumdioxid) wird auf die freiliegenden Oberteile der Metallzuleitungen 114 + 130 und das Material 116 mit niedriger Dielektrizitätskonstante aufgebracht. Als nächstes kann die Isolierschicht 118 planarisiert werden, falls dies erforderlich ist. Die Isolierschicht 118 wird strukturiert (beispielsweise kann ein nicht dargestellter Resist aufgebracht, belichtet und entfernt werden) und geätzt, um Kanäle 119 zu belassen, an denen später Blind-Kontaktlöcher 122 + 134 gebildet werden (2D). Kanäle für funktionelle Kontaktlöcher (nicht dargestellt) werden vorzugsweise zur gleichen Zeit gebildet, zu der die Kanäle 119 für die Blind-Kontaktlöcher 122 + 134 gebildet werden. Die Kanäle 119 legen mindestens die oberen Teile der Metallzuleitungen 114 + 130 durch die Isolierschicht 118 frei.
  • Die zweite Begrenzungsschicht 134 kann auf die oberen Teile der Metallzuleitungen 114 + 130 und die Isolierschicht 118 aufgebracht werden (3A). Die zweite Begrenzungsschicht 134 besteht vorzugsweise aus Titan, sie kann jedoch auch eine Bischicht aus Ti/TiN oder anderen Metalegierungen sein. Die Metallschicht 120 wird auf die zweite Begrenzungsschicht 134 aufgebracht. Die Metallschicht 120 besteht vorzugsweise aus Wolfram und kann mit einem CVD-Prozeß aufgebracht werden, es können jedoch auch andere Metallegierungen verwendet werden. Die Metallschicht 120 kann dann von der zweiten Begrenzungsschicht 134 entfernt werden, wobei in den Kanälen 119 Abschnitte 122 davon verbleiben. Demgemäß bleiben die Blind-Kontaktlöcher 122 + 134 in den Kanälen 119 in Kontakt mit den Metallzuleitungen 114 + 130 (3B). Jedes Blind-Kontaktloch 122 + 134 weist einen Metallschichtabschnitt 122 und einen zweiten Begrenzungsabschnitt 134 auf. Weil die Blind-Kontaktlöcher 122 + 134 aus Metall bestehen, sind sie ausgezeichnete Wärmeleiter. Der Metall-zu-Metall-Kontakt zwischen den Blind-Kontaktlöchern 122 + 134 und den Metallzuleitungen 114 + 130 bildet einen ausgezeichneten Wärmeleitungsweg. Die Blind-Kontaktlöcher 122 + 134 leiten einen ausreichenden Teil der Jouleschen Wärme von den Metallzuleitungen 114 + 130 ab und verhindern eine Beschädigung von diesen, wenn das Bauelement arbeitet. Es können dann folgende Verarbeitungsschritte ausgeführt werden, beispielsweise ein weiteres Ausbringen und Ätzen von Halbleiter-, Isolier- und Metallschichten. Ein möglicher nachfolgender Verarbeitungsschritt ist in 3C dargestellt, wobei funktionelle Metallzuleitungen 124 + 134 in einer zweiten Metallzwischenverbindungsschicht gebildet werden. Die funktionellen Metallzuleitungen 124 + 134 bestehen aus einem zweiten Begrenzungsabschnitt 134 und einem zweiten Metallzwischenverbindungsabschnitt 124.
  • Eine perspektivische Ansicht des ersten Beispiels ist in 4 dargestellt. Vorzugsweise weist eine Metallzuleitung 114 + 130 mehrere in ihrer Längsrichtung ausgebildete Blind-Kontaktlöcher 122 + 134 auf. Je mehr Blind-Kontaktlöcher 122 + 134 entlang der Metallzuleitung vorhanden sind, desto mehr Joulesche Wärme wird von der Metallzuleitung 114 + 130 fortgeleitet. In einer Submikrometerschaltung leiten beispielsweise alle 4 mm entlang einer Metallzuleitung 114 + 130 ausgebildete Blind-Kontaktlöcher 122 + 134 die Wärme wirksam von der Metallzuleitung 114 + 130 ab.
  • Ein zweites Beispiel der vorliegenden Erfindung ist in 5 in einer seitlichen Schnittansicht dargestellt. Gemäß dieser Ausführungsform sind Blind-Kontaktlöcher 122 + 134 in Kontakt mit den oberen und den unteren Teilen der Metallzuleitungen 114 ausgebildet. Ein Vorteil der zweiten Ausführungsform besteht darin, daß es infolge der Zunahme des wärmeleitfähigen Metalls (durch die Blind-Kontaktlöcher 122 + 134 bereitgestellt) in Kontakt mit den Metallzuleitungen 114 möglich ist, mehr Joulesche Wärme abzuleiten. Eine perspektivische Ansicht der zweiten Ausführungsform ist in 6 dargestellt. Die Blind-Kontaktlöcher 122 + 134 können auch nur im unteren Teil der Metallzuleitungen 114 ausgebildet sein, wenngleich vorzugsweise nicht auf der ersten Metallschicht, um eine Beschädigung an Transistoren und anderen Vorrichtungen auf der darunterliegenden Schaltung zu verhindern.
  • Ein drittes Beispiel und eine dritte Ausführungsform sind in 7 dargestellt. Nach dem in 3B dargestellten Schritt wird eine zweite Metallzwischenverbindungsschicht aufgebracht. Blind-Zuleitungen 126 + 134 werden in der zweiten Metallzwischenverbindungsschicht in Kontakt mit den Blind-Kontaktlöchern 122 + 134 gebildet. Die Blind-Zuleitungen 126 + 134 bestehen aus einem zweiten Begrenzungsabschnitt 134 und einem zweiten Metallzwischenverbindungsabschnitt 126. Diese Struktur stellt mehr Metall (von den Blind-Kontaktlöchern 122 + 134 und den Blind-Zuleitungen 126 + 134) zum Ableiten von mehr Wärme von den Metallzuleitungen 114 + 130 bereit. Die Joulesche Wärme wandert von den Metallzuleitungen 114 + 130 zu Blind-Kontaktlöchern 122 + 134 und über Blind-Kontaktlöcher 122 + 134 zu Blind-Zuleitungen 126 + 134. Die Joulesche Wärme wird sowohl durch die Blind-Kontaktlöcher 122 + 134 als auch durch die Blind-Zuleitungen 126 + 134 von den Metallzuleitungen 114 + 130 fortgeleitet. (Siehe auch die am 31.05.94 von Numata eingereichte US-Patentanmeldung 08/250 983, US-A-S 476 817, die auf Texas Instruments übertragen wurde, wobei Blind-Zuleitungen in der Nähe von Metallzuleitungen ausgebildet sind). Funktionelle Metallzuleitungen 124 + 134 können auch gleichzeitig mit den Blind-Zuleitungen 126 + 134 gebildet werden. Die funktionellen Metallzuleitungen 124 + 134 bestehen aus einem zweiten Begrenzungsabschnitt 134 und einem zweiten Metallzwischenverbindungsabschnitt 124.
  • Ein viertes Beispiel ist in 8 dargestellt. Mehrere Schichten von Blind-Kontaktlöchern 122 + 134 und Blind-Zuleitungen 126 werden in Kontakt mit den oberen und den unteren Teilen der Metallzuleitungen 114 + 130 ausgebildet, wodurch ein vertikaler Blind-Metallweg für die Joulesche Wärmeleitung erzeugt wird. (Zwecks Übersichtlichkeit sind die ersten Begrenzungsabschnitte 130 der Metallzuleitungen und die zweiten Begrenzungsabschnitte 134 der Blind-Kontaktlöcher in 8 nicht dargestellt. Vorzugsweise weisen die Seiten und der untere Teil der Blind-Kontaktlöcher einen zweiten Begrenzungsabschnitt 134 auf. Dieser vertikale Blind-Metallweg kann sich durch den gesamten Halbleiterwafer hindurch erstrecken, und er kann an der Oberfläche des Wafers an einer Kontaktstelle enden, die an andere Mittel zur Wärmeleitung angeschlossen werden kann. Diese Ausführungsform ist besonders nützlich, weil sie verhältnismäßig leicht hinzugefügt werden kann, nachdem thermische Probleme, beispielsweise während des Testens vor der Herstellung, entdeckt wurden.
  • Ein fünftes Beispiel der vorliegenden Erfindung ist in 9 dargestellt. Nach dem in 2C dargestellten Schritt der ersten Ausführungsform wird die beispielsweise aus AlN bestehende wärmeleitende Isolierschicht auf die oberen Teile der Metallzuleitungen 114 + 130 und das Material 116 mit einer niedrigen Dielektrizitätskonstante aufgebracht. Die wärmeleitende Isolierschicht 128 wird strukturiert und geätzt, so daß Kanäle verbleiben. Eine zweite Begrenzungsschicht wird auf die oberen Teile der Metallzuleitungen 114 + 130 und die wärmeleitende Isolierschicht 128 aufgebracht. Eine Metallschicht wird auf die zweite Begrenzungsschicht aufgebracht (wie in 3A dargestellt ist). Die zweite Begrenzungsschicht und die Metallschicht füllen die Kanäle unter Bildung von Blind-Kontaktlöchern 122 + 134 in der wärmeleitenden Isolierschicht 128, die in Kontakt mit den Metallzuleitungen 114 + 130 steht, wie in 9 dargestellt ist. (Siehe die am 31.05.94 von Numata eingereichte US-Patentanmeldung 08/251 822 "Improving Reliability of Metal Leads in High Speed LSI Semiconductors Using Thermoconductive Dielectric Layer"). Die Joulesche Wärme von den Metallzuleitungen 114 + 130 wird auf die Blind-Kontaktlöcher 122 + 134 und dann auf die wärmeleitende Isolierschicht 128 übertragen, wodurch die Wärmeleitfähigkeit der Struktur verbessert wird und dadurch die Zuverlässigkeit der Metallzuleitungen verbessert wird. Es können dann in anderen Ausführungsformen beschriebene folgende Verarbeitungsschritte ausgeführt werden.
  • Ein sechstes Beispiel ist in den 10A–10C und 11A–11C dargestellt. Gemäß dieser Ausführungsform wird eine erste Begrenzungsschicht 130a, beispielsweise aus Titan, auf das Substrat 112 aufgebracht (10A). Eine erste Metallzwischenverbindungsschicht 114a wird auf die erste Begrenzungsschicht 130a aufgebracht. Vorzugsweise besteht die erste Metallzwischenverbindungsschicht 114a aus einer Trischicht aus TiN/AlCu/TiN. Die Trischicht wird ausgebildet, indem zuerst Titannitrid unter Verwendung eines CVD-(chemische Dampfabscheidung)-Prozesses auf die erste Begrenzungsschicht aufgebracht wird. Zweitens wird AlCu unter Verwendung eines Sputterprozesses auf das Titannitrid aufgebracht, und drittens wird Titannitrid mit einem CVD-Prozeß auf das AlCu aufgebracht.
  • Als nächstes werden Metallzuleitungen 114 + 130 durch selektives Entfernen von Abschnitten der ersten Metallzwischenverbindungsschicht 114a und der ersten Begrenzungsschicht 130a (gestrichelt dargestellt) ausgebildet, wobei Abschnitte des Substrats 112 freigelegt werden (10A). Jede Metallzuleitung 114 + 130 weist einen ersten Metallzwischenverbindungsabschnitt 114 und einen ersten Begrenzungsabschnitt 130 auf. Eine dünne Isolierschicht 132, beispielsweise aus TEOS-Siliciumdioxid, wird auf die Metallzuleitungen 114 + 130 und freiliegenden Abschnitte des Substrats 112 aufgebracht (10B). Das Material 116 mit niedriger Dielektrizitätskonstante, vorzugsweise OSOG, wird auf die dünne Isolierschicht 132 aufgebracht (10C) und kann planarisiert werden. Die Isolierschicht 118, vorzugsweise aus TEOS-Siliciumdioxid, wird auf das Material 116 mit niedriger Dielektrizitätskonstante aufgebracht. Die Isolierschicht 118, das Material 116 mit niedriger Dielektrizitätskonstante und die dünne Isolierschicht 132 werden strukturiert und geätzt, um Kanäle 119 auszubilden, an denen Blind-Kontaktlöcher 122 + 134 gebildet werden (10D). Die zweite Begrenzungsschicht 134 (vorzugsweise eine Bischicht aus Ti/TiN, wobei das Ti zuerst aufgebracht wird) wird auf die Isolierschicht 118, die oberen Teile der Metallzuleitungen 114 + 130 und die freiliegenden Abschnitte des Materials 116 mit niedriger Dielektrizitätskonstante (11A) aufgebracht. Die Metallschicht 120 wird auf die zweite Begrenzungsschicht 134 aufgebracht (11B). Die Metallschicht 120 füllt Kanäle 119 unter Bildung von Blind-Kontaktlöchern 122 + 134. Ein oberer Abschnitt der Metallschicht 120 wird entfernt, wodurch Abschnitte der zweiten Begrenzungsschicht 134, die auf der Isolierschicht 118 liegen, freigelegt werden und Blind-Kontaktlöcher 122 + 134 ausgebildet werden (11C). Jedes Blind-Kontaktloch 122 + 134 weist einen Metallschichtabschnitt 122 und einen zweiten Begrenzungsabschnitt 134 auf. Die Abschnitte der zweiten Begrenzungsschicht 134, die auf der Isolierschicht 118 verbleiben, werden intakt gelassen, bis die nächste Metallzwischenverbindungsschicht aufgebracht wird, so daß die zweite Begrenzungsschicht 134 als eine dünne Metallbegrenzung sowohl für die Blind-Kontaktlöcher 122 + 134 als auch für die nachfolgend gebildeten funktionellen Metallzuleitungen 124 + 134 wirkt (wie beispielsweise in 7 dargestellt ist).
  • Ein Vorteil der Blind-Kontaktlöcher 122 + 134 ist ihre Fähigkeit zum Erzeugen eines vertikalen Wärmeleitungswegs in einer Halbleiterschaltung. Dies ist für herunterskalierte Schaltungen vorteilhaft, bei denen die Fläche in horizontaler Richtung knapp ist.
  • Ein Vorteil der vorliegenden Erfindung gegenüber der ausschließlichen Verwendung von Blind-Zuleitungen (wie in der US-Patentanmeldung 08/250 983 von Numata) besteht darin, daß bei manchen Schaltungen nicht genug Raum vorhanden ist, um Blind-Zuleitungen in der Nähe von Metallzuleitungen zu bilden. Weiterhin weisen die Blind-Zuleitungen, wenngleich sie in der Nähe der Metallzuleitungen liegen, ein dielektrisches Material auf, das zwischen den Blind-Zuleitungen und den Metallzuleitungen liegt: Demgemäß sind Blind-Kontaktlöcher, die einen Metall-zu-Metall-Kontakt zu den Metallzuleitungen aufweisen, hinsichtlich des Ableitens der Jouleschen Wärme von den Metallzuleitungen überlegen.
  • Ein Vorteil der vorliegenden Erfindung gegenüber der ausschließlichen Verwendung einer wärmeleitenden Isolierschicht zum Ableiten eines Teils der Jouleschen Wärme (wie in der US-Patentanmeldung 08/251 822 von Numata) besteht darin, daß keine zusätzlichen Schritte zum Herstellen der Blind-Kontaktlöcher 122 + 134 erforderlich sind. Typischerweise werden funktionelle Kontaktlöcher zwischen Metallschichten eines integrierten Schaltkreises ausgebildet, und die Blind-Kontaktlöcher können gebildet werden, wenn die funktionellen Kontaktlöcher gebildet werden.
  • Die vorliegende Erfindung kann auch bei Halbleitern verwendet werden, bei denen andere Materialien mit niedriger Dielektrizitätskonstante, wie beispielsweise Luftspalte, Aerogele, Xerogele oder fluoriertes Siliciumoxid, verwendet werden. Zum Verringern der kapazitiven Kopplung zwischen benachbarten Zuleitungen werden Materialien mit niedriger Dielektrizitätskonstante, wie reine Polymere (beispielsweise Parylen, Teflon, Polyimid) oder organisches aufgeschleudertes Glas (OSOG, beispielsweise Silsequioxan oder Siloxanglas) untersucht. Es sei auf das Kaanta u. a. am 22. Januar 1991 erteilte US-Patent US-A-4 987 101, worin ein Verfahren zum Herstellen von Gasdielektrika (Luftdielektrika) beschrieben ist, und auf das Sakamoto am 7. April 1992 erteilte US-Patent US-A-S 103 288, worin eine mehrschichtige Verdrahtungsstruktur beschrieben ist, die die Kapazität durch die Verwendung eines porösen Dielektrikums verringert, verwiesen.
  • Die neuartige Struktur und das neuartige Verfahren, die mit der Verwendung von Blind-Kontaktlöchern 122 + 134 einhergehen, um Joulesche Wärme von Metallzuleitungen abzuleiten, sind für sehr kompakte Schaltungen, in denen kein Platz für Blind-Zuleitungen in derselben Metallzwischenverbindung oder in benachbarten Metallzwischenverbindungsschichten vorhanden ist, besonders vorteilhaft. Die vorliegende Erfindung ist auch für Halbleiter vorteilhaft, die im Submikrometerbereich beabstandet sind und bei denen Materialien mit niedriger Dielektrizitätskonstante verwendet werden. Die Blind-Kontaktlöcher 122 + 134 leiten einen Teil der in den Metallzuleitungen erzeugten Jouleschen Wärme ab, wodurch die Zuverlässigkeit der Metallzuleitungen erhöht wird. Die Erfindung ist besonders vorteilhaft für Halbleiter, die Metallzuleitungen mit hohen Seitenverhältnissen (beispielsweise 2 oder darüber) und Materialien mit niedriger Dielektrizitätskonstante (deren Dielektrizitätskonstante insbesondere kleiner als 2 ist), welche thermisch stärker isolieren, in Kombination aufweisen.
  • Wenngleich die Erfindung mit Bezug auf veranschaulichende Ausführungsformen beschrieben wurde, sollte diese Beschreibung nicht in einschränkendem Sinne ausgelegt werden. Verschiedene Modifikationen und Kombinationen der veranschaulichenden Ausführungsformen sowie andere Ausführungsformen der Erfindung werden Fachleuten beim Lesen der Beschreibung einfallen. Es ist daher vorgesehen, daß die anliegenden Ansprüche alle solche Modifikationen oder Ausführungsformen einschließen. Wenngleich die Wirkungen von Materialien mit Dielektrizitätskonstanten von etwa 2,5 und einer damit einhergehenden niedrigen Wärmeleitfähigkeit beispielsweise durch die vorliegende Erfindung verbessert werden, sind die hier offenbarten Blind-Kontaktlöcher 122 + 134 offensichtlich nützlich, um den Wirkungen jeglicher dielektrischer Materialien zwischen Zuleitungen, deren Verwendung zu einer Hitzebeschädigung der Zuleitungen infolge ihrer niedrigen Wärmeleitfähigkeit führen kann, entgegenzuwirken.

Claims (17)

  1. Verfahren zum Ausbilden von Leitern auf einem Halbleiterbauelement, welches aufweist: Ausbilden eines Leiters (114) über einem Substrat (112), wobei die Höhe des Leiters größer ist als seine Breite, Ausbringen eines Materials mit einer Dielektrizitätskonstanten, die kleiner als etwa 3,5 ist, um eine erste Isolierschicht (116) bereitzustellen, die den Leiter isoliert, Ausbringen einer zweiten Isolierschicht (118) über dem Leiter, Ausbilden eines Blind-Kontaktlochs (122) in der zweiten Isolierschicht in Kontakt mit dem Leiter, wobei das Kontaktloch eine Wärmeleitfähigkeit aufweist, wobei Wärme vom Leiter zum Blind-Kontaktloch übertragen und von dem Leiter fortgeleitet werden kann, und Ausbilden einer Blind-Zuleitung (126) in Kontakt mit dem Blind-Kontaktloch über der zweiten Isolierschicht.
  2. Verfahren nach Anspruch 1, welches weiter das Ausbilden eines Leiters mit einem Seitenverhältnis, das größer als 1,5 ist, aufweist.
  3. Verfahren nach einem der vorhergehenden Ansprüche, welches weiter das Aufbringen der Isolierschicht, so daß die zweite Isolierschicht eine Leitfähigkeit aufweist, die größer ist als die Leitfähigkeit des Materials mit einer niedrigen Dielektrizitätskonstanten, aufweist.
  4. Verfahren nach einem der vorhergehenden Ansprüche, welches weiter aufweist: Aufbringen einer Zwischenverbindungsschicht auf ein Substrat und Ätzen der Zwischenverbindungsschicht in einem vorbestimmten Muster zur Bildung des Leiters.
  5. Verfahren nach einem der vorhergehenden Ansprüche, welches weiter aufweist: Ätzen der zweiten Isolierschicht, um einen Kanal (119) in der zweiten Isolierschicht zu belassen, der an eine Fläche des Leiters angrenzt, und Ausbringen einer leitenden Schicht über der Isolierschicht zum Füllen des Kanals, um ein Blind-Kontaktloch auszubilden, das in Kontakt mit der Oberfläche der Leiter steht.
  6. Verfahren nach einem der vorhergehenden Ansprüche, welches weiter das Ausbilden mehrerer Blind-Kontaktlöcher aufweist.
  7. Verfahren nach einem der vorhergehenden Ansprüche, welches weiter das Ausbilden mehrerer Leiter mit einem hohen Seitenverhältnis aufweist.
  8. Verfahren nach einem der vorhergehenden Ansprüche mit dem Schritt des Ausbildens eines weiteren Blind-Kontaktlochs zu einer dritten oder nachfolgend ausgebildeten Isolierschicht, um Wärme von dem Blind-Kontaktloch in der zweiten Isolierschicht fortzuleiten.
  9. Verfahren nach einem der vorhergehenden Ansprüche mit dem Schritt des Ausbildens von Blind-Kontaktlöchern auf entgegengesetzten Flächen des Leiters mit einem hohen Seitenverhältnis.
  10. Halbleiterbauelement, welches aufweist: einen Leiter (114), der über einem Substrat (112) ausgebildet ist, wobei die Höhe des Leiters größer ist als seine Breite, ein Material mit einer Dielektrizitätskonstanten von weniger als etwa 3,5, das zum Bereitstellen einer ersten Isolierschicht (116), die den Leiter isoliert, aufgebracht ist, eine zweite Isolierschicht (118), die auf den Leiter aufgebracht ist, und ein Blind-Kontaktloch (122) in der zweiten Isolierschicht und in Kontakt mit dem Leiter, wobei Wärme von dem Leiter zum Blind-Kontaktloch übertragen werden kann, wobei das Blind-Kontaktloch eine Wärmeleitfähigkeit aufweist, und eine Blind-Zuleitung (126), die in Kontakt mit dem Blind-Kontaktloch steht und auf der zweiten Isolierschicht ausgebildet ist, wobei die Blind-Zuleitung in der Lage ist, die Wärme vom Leiter fortzuleiten.
  11. Halbleiterbauelement nach Anspruch 10, wobei der Leiter ein Seitenverhältnis aufweist, das größer als 1,5 ist.
  12. Halbleiterbauelement nach Anspruch 10 oder 11, wobei die zweite Isolierschicht eine Leitfähigkeit aufweist, die größer als die Leitfähigkeit des Materials mit einer niedrigen Dielektrizitätskonstanten ist.
  13. Halbleiterbauelement nach einem der Ansprüche 10–12 mit mehreren Leitern mit einem hohen Seitenverhältnis.
  14. Halbleiterbauelement nach einem der Ansprüche 10–13 mit mehreren Blind-Kontaktlöchern.
  15. Halbleiterbauelement nach einem der Ansprüche 10–14 mit Blind-Kontaktlöchern, die in entgegengesetzten Flächen des Leiters mit einem hohen Seitenverhältnis ausgebildet sind.
  16. Halbleiterbauelement nach einem der Ansprüche 10–15 mit einer dritten oder nachfolgenden Isolierschicht, um Wärme von dem in der zweiten Isolierschicht ausgebildeten Blind-Kontaktloch fortzuleiten.
  17. Halbleiterbauelement nach einem der Ansprüche 10–16 oder nach dem Verfahren nach einem der Ansprüche 1–9 hergestelltes Halbleiterbauelement, wobei die Isolierschicht aus einem AlN, Si3N4 oder beides enthaltenden wärmeleitfähigen Material besteht.
DE69531085T 1994-07-15 1995-07-14 Verbesserungen in, an oder in Bezug auf Halbleiteranordnungen Expired - Lifetime DE69531085T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/275,570 US5625232A (en) 1994-07-15 1994-07-15 Reliability of metal leads in high speed LSI semiconductors using dummy vias
US275570 1994-07-15

Publications (2)

Publication Number Publication Date
DE69531085D1 DE69531085D1 (de) 2003-07-24
DE69531085T2 true DE69531085T2 (de) 2004-05-13

Family

ID=23052884

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69531085T Expired - Lifetime DE69531085T2 (de) 1994-07-15 1995-07-14 Verbesserungen in, an oder in Bezug auf Halbleiteranordnungen

Country Status (4)

Country Link
US (2) US5625232A (de)
EP (1) EP0692824B1 (de)
JP (1) JPH0883797A (de)
DE (1) DE69531085T2 (de)

Families Citing this family (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344663B1 (en) * 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
JP3847807B2 (ja) * 1995-01-30 2006-11-22 財団法人国際科学振興財団 半導体装置
JP3465411B2 (ja) * 1995-05-30 2003-11-10 ソニー株式会社 半導体装置の層間絶縁膜
US6372534B1 (en) 1995-06-06 2002-04-16 Lg. Philips Lcd Co., Ltd Method of making a TFT array with photo-imageable insulating layer over address lines
US5879955A (en) * 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US6420725B1 (en) * 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
JP2845176B2 (ja) * 1995-08-10 1999-01-13 日本電気株式会社 半導体装置
DE19712233C2 (de) * 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
US5926359A (en) 1996-04-01 1999-07-20 International Business Machines Corporation Metal-insulator-metal capacitor
JP3519214B2 (ja) * 1996-06-20 2004-04-12 株式会社半導体エネルギー研究所 集積回路およびその作製方法
US6143647A (en) * 1997-07-24 2000-11-07 Intel Corporation Silicon-rich block copolymers to achieve unbalanced vias
US6429120B1 (en) 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
US5903058A (en) * 1996-07-17 1999-05-11 Micron Technology, Inc. Conductive bumps on die for flip chip application
US6337266B1 (en) 1996-07-22 2002-01-08 Micron Technology, Inc. Small electrode for chalcogenide memories
US5744865A (en) * 1996-10-22 1998-04-28 Texas Instruments Incorporated Highly thermally conductive interconnect structure for intergrated circuits
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US5786238A (en) * 1997-02-13 1998-07-28 Generyal Dynamics Information Systems, Inc. Laminated multilayer substrates
JPH10242147A (ja) * 1997-02-27 1998-09-11 Toshiba Corp 半導体装置およびその製造方法ならびに半導体記憶装置およびその製造方法
US6670265B2 (en) * 1997-05-12 2003-12-30 Advanced Micro Devices, Inc. Low K dielectic etch in high density plasma etcher
US6031287A (en) * 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US6437441B1 (en) * 1997-07-10 2002-08-20 Kawasaki Microelectronics, Inc. Wiring structure of a semiconductor integrated circuit and a method of forming the wiring structure
US6294455B1 (en) * 1997-08-20 2001-09-25 Micron Technology, Inc. Conductive lines, coaxial lines, integrated circuitry, and methods of forming conductive lines, coaxial lines, and integrated circuitry
US6309956B1 (en) 1997-09-30 2001-10-30 Intel Corporation Fabricating low K dielectric interconnect systems by using dummy structures to enhance process
US6248168B1 (en) * 1997-12-15 2001-06-19 Tokyo Electron Limited Spin coating apparatus including aging unit and solvent replacement unit
EP0924760A3 (de) * 1997-12-19 2001-05-16 Texas Instruments Incorporated Adressübergangs-detektorschaltkreis
US6137155A (en) * 1997-12-31 2000-10-24 Intel Corporation Planar guard ring
US6081032A (en) * 1998-02-13 2000-06-27 Texas Instruments - Acer Incorporated Dual damascene multi-level metallization and interconnection structure
US6211073B1 (en) 1998-02-27 2001-04-03 Micron Technology, Inc. Methods for making copper and other metal interconnections in integrated circuits
JP3114864B2 (ja) * 1998-04-16 2000-12-04 日本電気株式会社 半導体基板における微細コンタクトおよびその形成方法
DE19834234C2 (de) * 1998-07-29 2000-11-30 Siemens Ag Integrierter Halbleiterchip mit Füllstrukturen
US6284656B1 (en) 1998-08-04 2001-09-04 Micron Technology, Inc. Copper metallurgy in integrated circuits
US6479887B1 (en) 1998-08-31 2002-11-12 Amkor Technology, Inc. Circuit pattern tape for wafer-scale production of chip size semiconductor packages
US6428641B1 (en) * 1998-08-31 2002-08-06 Amkor Technology, Inc. Method for laminating circuit pattern tape on semiconductor wafer
US6288442B1 (en) 1998-09-10 2001-09-11 Micron Technology, Inc. Integrated circuit with oxidation-resistant polymeric layer
US6249032B1 (en) * 1998-10-01 2001-06-19 Advanced Micro Devices, Inc. Semiconductor device having patterned metal layer over a polysilicon line and method of fabrication thereof
US6573538B2 (en) 1998-11-12 2003-06-03 International Business Machines Corporation Semiconductor device with internal heat dissipation
US6444564B1 (en) 1998-11-23 2002-09-03 Advanced Micro Devices, Inc. Method and product for improved use of low k dielectric material among integrated circuit interconnect structures
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US20010013660A1 (en) * 1999-01-04 2001-08-16 Peter Richard Duncombe Beol decoupling capacitor
US6331481B1 (en) 1999-01-04 2001-12-18 International Business Machines Corporation Damascene etchback for low ε dielectric
US6071805A (en) * 1999-01-25 2000-06-06 Chartered Semiconductor Manufacturing, Ltd. Air gap formation for high speed IC processing
DE19907127C1 (de) * 1999-02-19 2000-08-10 Siemens Ag Integrierte Halbleiterschaltungsanordnung mit stabilisierten Leiterbahnen
US20020127845A1 (en) * 1999-03-01 2002-09-12 Paul A. Farrar Conductive structures in integrated circuits
US6259115B1 (en) * 1999-03-04 2001-07-10 Advanced Micro Devices, Inc. Dummy patterning for semiconductor manufacturing processes
US6524974B1 (en) 1999-03-22 2003-02-25 Lsi Logic Corporation Formation of improved low dielectric constant carbon-containing silicon oxide dielectric material by reaction of carbon-containing silane with oxidizing agent in the presence of one or more reaction retardants
US6303047B1 (en) 1999-03-22 2001-10-16 Lsi Logic Corporation Low dielectric constant multiple carbon-containing silicon oxide dielectric material for use in integrated circuit structures, and method of making same
US6281583B1 (en) 1999-05-12 2001-08-28 International Business Machines Corporation Planar integrated circuit interconnect
US6265301B1 (en) * 1999-05-12 2001-07-24 Taiwan Semiconductor Manufacturing Company Method of forming metal interconnect structures and metal via structures using photolithographic and electroplating or electro-less plating procedures
US6770975B2 (en) * 1999-06-09 2004-08-03 Alliedsignal Inc. Integrated circuits with multiple low dielectric-constant inter-metal dielectrics
JP4363716B2 (ja) * 1999-06-25 2009-11-11 株式会社東芝 Ｌｓｉの配線構造の設計方法
US6413854B1 (en) * 1999-08-24 2002-07-02 International Business Machines Corp. Method to build multi level structure
US6423628B1 (en) 1999-10-22 2002-07-23 Lsi Logic Corporation Method of forming integrated circuit structure having low dielectric constant material and having silicon oxynitride caps over closely spaced apart metal lines
US6391795B1 (en) 1999-10-22 2002-05-21 Lsi Logic Corporation Low k dielectric composite layer for intergrated circuit structure which provides void-free low k dielectric material between metal lines while mitigating via poisoning
US6756674B1 (en) * 1999-10-22 2004-06-29 Lsi Logic Corporation Low dielectric constant silicon oxide-based dielectric layer for integrated circuit structures having improved compatibility with via filler materials, and method of making same
US6316354B1 (en) 1999-10-26 2001-11-13 Lsi Logic Corporation Process for removing resist mask of integrated circuit structure which mitigates damage to underlying low dielectric constant silicon oxide dielectric layer
TW441017B (en) * 2000-01-13 2001-06-16 Taiwan Semiconductor Mfg Manufacturing method of metal interconnects
US7262130B1 (en) * 2000-01-18 2007-08-28 Micron Technology, Inc. Methods for making integrated-circuit wiring from copper, silver, gold, and other metals
US6420262B1 (en) * 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
US7211512B1 (en) * 2000-01-18 2007-05-01 Micron Technology, Inc. Selective electroless-plated copper metallization
US6346490B1 (en) 2000-04-05 2002-02-12 Lsi Logic Corporation Process for treating damaged surfaces of low k carbon doped silicon oxide dielectric material after plasma etching and plasma cleaning steps
US7061111B2 (en) * 2000-04-11 2006-06-13 Micron Technology, Inc. Interconnect structure for use in an integrated circuit
US6610592B1 (en) * 2000-04-24 2003-08-26 Taiwan Semiconductor Manufacturing Company Method for integrating low-K materials in semiconductor fabrication
US6506678B1 (en) 2000-05-19 2003-01-14 Lsi Logic Corporation Integrated circuit structures having low k porous aluminum oxide dielectric material separating aluminum lines, and method of making same
US6423629B1 (en) * 2000-05-31 2002-07-23 Kie Y. Ahn Multilevel copper interconnects with low-k dielectrics and air gaps
US6365528B1 (en) 2000-06-07 2002-04-02 Lsi Logic Corporation Low temperature process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric-material characterized by improved resistance to oxidation and good gap-filling capabilities
US6346488B1 (en) 2000-06-27 2002-02-12 Lsi Logic Corporation Process to provide enhanced resistance to cracking and to further reduce the dielectric constant of a low dielectric constant dielectric film of an integrated circuit structure by implantation with hydrogen ions
US6492731B1 (en) 2000-06-27 2002-12-10 Lsi Logic Corporation Composite low dielectric constant film for integrated circuit structure
US6350700B1 (en) 2000-06-28 2002-02-26 Lsi Logic Corporation Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure
US6368979B1 (en) 2000-06-28 2002-04-09 Lsi Logic Corporation Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure
US6503827B1 (en) 2000-06-28 2003-01-07 International Business Machines Corporation Method of reducing planarization defects
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6563156B2 (en) 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6395632B1 (en) * 2000-08-31 2002-05-28 Micron Technology, Inc. Etch stop in damascene interconnect structure and method of making
US6489242B1 (en) 2000-09-13 2002-12-03 Lsi Logic Corporation Process for planarization of integrated circuit structure which inhibits cracking of low dielectric constant dielectric material adjacent underlying raised structures
JP3917355B2 (ja) * 2000-09-21 2007-05-23 株式会社東芝 半導体装置およびその製造方法
US6391768B1 (en) 2000-10-30 2002-05-21 Lsi Logic Corporation Process for CMP removal of excess trench or via filler metal which inhibits formation of concave regions on oxide surface of integrated circuit structure
US6423630B1 (en) 2000-10-31 2002-07-23 Lsi Logic Corporation Process for forming low K dielectric material between metal lines
US6537923B1 (en) 2000-10-31 2003-03-25 Lsi Logic Corporation Process for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines
US6420277B1 (en) 2000-11-01 2002-07-16 Lsi Logic Corporation Process for inhibiting crack formation in low dielectric constant dielectric films of integrated circuit structure
US6572925B2 (en) 2001-02-23 2003-06-03 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon containing silicon oxide dielectric material
US6649219B2 (en) 2001-02-23 2003-11-18 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric material characterized by improved resistance to oxidation
US6858195B2 (en) 2001-02-23 2005-02-22 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric material
US6503840B2 (en) 2001-05-02 2003-01-07 Lsi Logic Corporation Process for forming metal-filled openings in low dielectric constant dielectric material while inhibiting via poisoning
WO2002087423A2 (en) * 2001-05-02 2002-11-07 Blanchette Rockefeller Neurosciences Institute Carbonic anhydrase activators for enhancing learning and memory
US6559048B1 (en) 2001-05-30 2003-05-06 Lsi Logic Corporation Method of making a sloped sidewall via for integrated circuit structure to suppress via poisoning
US6562700B1 (en) 2001-05-31 2003-05-13 Lsi Logic Corporation Process for removal of resist mask over low k carbon-doped silicon oxide dielectric material of an integrated circuit structure, and removal of residues from via etch and resist mask removal
US6583026B1 (en) 2001-05-31 2003-06-24 Lsi Logic Corporation Process for forming a low k carbon-doped silicon oxide dielectric material on an integrated circuit structure
US6566171B1 (en) 2001-06-12 2003-05-20 Lsi Logic Corporation Fuse construction for integrated circuit structure having low dielectric constant dielectric material
US6930056B1 (en) 2001-06-19 2005-08-16 Lsi Logic Corporation Plasma treatment of low dielectric constant dielectric material to form structures useful in formation of metal interconnects and/or filled vias for integrated circuit structure
US6559033B1 (en) 2001-06-27 2003-05-06 Lsi Logic Corporation Processing for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines
US6673721B1 (en) * 2001-07-02 2004-01-06 Lsi Logic Corporation Process for removal of photoresist mask used for making vias in low k carbon-doped silicon oxide dielectric material, and for removal of etch residues from formation of vias and removal of photoresist mask
US6723653B1 (en) 2001-08-17 2004-04-20 Lsi Logic Corporation Process for reducing defects in copper-filled vias and/or trenches formed in porous low-k dielectric material
US6881664B2 (en) * 2001-08-28 2005-04-19 Lsi Logic Corporation Process for planarizing upper surface of damascene wiring structure for integrated circuit structures
US6528423B1 (en) 2001-10-26 2003-03-04 Lsi Logic Corporation Process for forming composite of barrier layers of dielectric material to inhibit migration of copper from copper metal interconnect of integrated circuit structure into adjacent layer of low k dielectric material
US6613665B1 (en) 2001-10-26 2003-09-02 Lsi Logic Corporation Process for forming integrated circuit structure comprising layer of low k dielectric material having antireflective properties in an upper surface
US20050065205A1 (en) * 2002-03-07 2005-03-24 Daniel Alkon Methods for Alzheimer's disease treatment and cognitive enhance
US6825229B2 (en) 2002-03-07 2004-11-30 Blanchette Rockefeller Neurosciences Institute Methods for Alzheimer's Disease treatment and cognitive enhancement
US20080004332A1 (en) * 2002-03-07 2008-01-03 Alkon Daniel L Methods for alzheimer's disease treatment and cognitive enhancement
US7152215B2 (en) * 2002-06-07 2006-12-19 Praesagus, Inc. Dummy fill for integrated circuits
US7774726B2 (en) * 2002-06-07 2010-08-10 Cadence Design Systems, Inc. Dummy fill for integrated circuits
JP2004031439A (ja) * 2002-06-21 2004-01-29 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US6995392B2 (en) * 2002-08-07 2006-02-07 International Business Machines Corporation Test structure for locating electromigration voids in dual damascene interconnects
JP4005873B2 (ja) * 2002-08-15 2007-11-14 株式会社東芝 半導体装置
US7268383B2 (en) * 2003-02-20 2007-09-11 Infineon Technologies Ag Capacitor and method of manufacturing a capacitor
US6693357B1 (en) 2003-03-13 2004-02-17 Texas Instruments Incorporated Methods and semiconductor devices with wiring layer fill structures to improve planarization uniformity
US7015582B2 (en) * 2003-04-01 2006-03-21 International Business Machines Corporation Dummy metal fill shapes for improved reliability of hybrid oxide/low-k dielectrics
US7220665B2 (en) 2003-08-05 2007-05-22 Micron Technology, Inc. H2 plasma treatment
JP2005064226A (ja) * 2003-08-12 2005-03-10 Renesas Technology Corp 配線構造
JP2005086186A (ja) * 2003-09-11 2005-03-31 Matsushita Electric Ind Co Ltd 固体撮像装置とその製造方法
JP4615846B2 (ja) * 2003-11-14 2011-01-19 ルネサスエレクトロニクス株式会社 半導体装置
US7087350B2 (en) * 2003-11-24 2006-08-08 Taiwan Semiconductor Manufacturing Co. Ltd. Method for combining via patterns into a single mask
US7420277B2 (en) * 2004-03-16 2008-09-02 Taiwan Semiconductor Manufacturing Company, Ltd System for heat dissipation in semiconductor devices
TW201206425A (en) * 2004-05-18 2012-02-16 Brni Neurosciences Inst Treatment of depressive disorders
WO2006046487A1 (ja) * 2004-10-26 2006-05-04 Rohm Co., Ltd. 半導体装置および半導体装置の製造方法
WO2006061871A1 (ja) * 2004-12-06 2006-06-15 Fujitsu Limited 半導体装置
KR20130122630A (ko) 2005-07-29 2013-11-07 블랜체트 록펠러 뉴로사이언시즈 인스티튜트 단독의 또는 ｐｋｃ 억제제와 배합된 ｐｋｃ 활성화제의 장기 기억 향상을 위한 용도
US7301236B2 (en) * 2005-10-18 2007-11-27 International Business Machines Corporation Increasing electromigration lifetime and current density in IC using vertically upwardly extending dummy via
US20070178389A1 (en) * 2006-02-01 2007-08-02 Yoo Chue S Universal photomask
JP5120913B2 (ja) * 2006-08-28 2013-01-16 国立大学法人東北大学 半導体装置および多層配線基板
US20080108215A1 (en) * 2006-11-07 2008-05-08 Applied Materials, Inc. Integrated circuit interconnect lines having reduced line resistance
US20080136012A1 (en) * 2006-12-08 2008-06-12 Advanced Chip Engineering Technology Inc. Imagine sensor package and forming method of the same
US7608538B2 (en) * 2007-01-05 2009-10-27 International Business Machines Corporation Formation of vertical devices by electroplating
US7858406B2 (en) * 2007-02-06 2010-12-28 Infineon Technologies Ag Semiconductor device test structures and methods
ES2548766T3 (es) * 2007-02-09 2015-10-20 Blanchette Rockefeller Neurosciences Institute Efectos terapéuticos de las briostatinas, briólogos y otras sustancias relacionadas en alteraciones de la memoria inducidas por trauma craneal y por lesiones cerebrales
US7851237B2 (en) * 2007-02-23 2010-12-14 Infineon Technologies Ag Semiconductor device test structures and methods
US9490212B2 (en) * 2009-04-23 2016-11-08 Huilong Zhu High quality electrical contacts between integrated circuit chips
US9646882B2 (en) 2009-04-23 2017-05-09 Huilong Zhu High quality electrical contacts between integrated circuit chips
JP5938712B2 (ja) * 2010-10-19 2016-06-22 パナソニックＩｐマネジメント株式会社 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4840923A (en) * 1986-04-30 1989-06-20 International Business Machine Corporation Simultaneous multiple level interconnection process
JPH01235254A (ja) * 1988-03-15 1989-09-20 Nec Corp 半導体装置及びその製造方法
US4987101A (en) * 1988-12-16 1991-01-22 International Business Machines Corporation Method for providing improved insulation in VLSI and ULSI circuits
JPH02220464A (ja) * 1989-02-22 1990-09-03 Toshiba Corp 半導体装置及びその製造方法
US4933743A (en) * 1989-03-11 1990-06-12 Fairchild Semiconductor Corporation High performance interconnect system for an integrated circuit
JP2856778B2 (ja) * 1989-09-07 1999-02-10 株式会社東芝 半導体装置の配線構造
JPH04174541A (ja) * 1990-03-28 1992-06-22 Nec Corp 半導体集積回路及びその製造方法
US5073814A (en) * 1990-07-02 1991-12-17 General Electric Company Multi-sublayer dielectric layers
JP3047986B2 (ja) * 1990-07-25 2000-06-05 株式会社日立製作所 半導体装置
US5324683A (en) * 1993-06-02 1994-06-28 Motorola, Inc. Method of forming a semiconductor structure having an air region
US5476817A (en) * 1994-05-31 1995-12-19 Texas Instruments Incorporated Method of making reliable metal leads in high speed LSI semiconductors using both dummy leads and thermoconductive layers

Also Published As

Publication number Publication date
DE69531085D1 (de) 2003-07-24
US5625232A (en) 1997-04-29
EP0692824A3 (de) 1997-07-16
EP0692824B1 (de) 2003-06-18
EP0692824A2 (de) 1996-01-17
JPH0883797A (ja) 1996-03-26
US5675187A (en) 1997-10-07

Similar Documents

Publication Publication Date Title
DE69531085T2 (de) Verbesserungen in, an oder in Bezug auf Halbleiteranordnungen
DE102005039323B4 (de) Leitbahnanordnung sowie zugehöriges Herstellungsverfahren
EP0269095B1 (de) Integrierte Halbleiterschaltung mit mindestens zwei aus Aluminium oder einer Aluminium-Verbindung bestehenden Metallisierungsebenen sowie Verfahren zu ihrer Herstellung
DE10196065B3 (de) Verbindungsstruktur für eine integrierte Schaltung, Verfahren zur Herstellung der Verbindungsstruktur und integrierte Schaltung mit der Verbindungsstruktur
DE60126960T2 (de) Verbesserter rissunterbrecher für halbleiterchips
DE102013105635B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112012003959B4 (de) Struktur und Verfahren zum Verringern von vertikaler Rissausbreitung
DE102004005697B4 (de) Herstellungsverfahren für eine widerstandsfähige Via-Struktur und zugehörige Via-Struktur
DE102013104197B3 (de) Gate Kontaktstruktur für FinFET und Verfahren zur Herstellung
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE112004001530B4 (de) Versiegelte Poren in Damascene-Strukturen mit Low-k-Material
DE102005024912A1 (de) Technik zur Herstellung von kupferenthaltenden Leitungen, die in einem Dielektrikum mit kleinem ε eingebettet sind, durch Vorsehen einer Versteifungsschicht
DE102017124072A1 (de) Zusammenschaltungsstruktur für halbleitervorrichtung und verfahren zu ihrer herstellung
DE4239457C2 (de) Halbleiterwaferstruktur und Herstellungsverfahren dafür
DE102006036797B4 (de) Verfahren zur Herstellung einer Einzel-Damaszen Struktur mit Einwegschablone
DE112012002648T5 (de) Lokale Zwischenverbindung mit einem niedrigen Profil und Verfahren zum Herstellen derselben
DE102004033825A1 (de) Verfahren zur Herstellung einer Kondensatoranordnung sowie zugehörige Kondensatoranordnung
DE10056868A1 (de) Halbleiterbauteil mit verringerter Leitungskapazität und verringertem Übersprechrauschen
DE102010030759B4 (de) Halbleiterbauelement mit Metallisierungsstapel mit sehr kleinem ε (ULK) mit reduzierter Wechselwirkung zwischen Chip und Gehäuse
DE102004003863A1 (de) Technik zur Herstellung eingebetteter Metallleitungen mit einer erhöhten Widerstandsfähigkeit gegen durch Belastung hervorgerufenen Materialtransport
DE102014116262B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE102005045060B4 (de) Integrierte Schaltungsanordnung mit mehreren Leitstrukturlagen und Verfahren zu ihrer Herstellung
DE102011010362B4 (de) Halbleiterbauelement mit Durchkontaktierung und Herstellungsverfahren
DE102022100366A1 (de) Vorrichtungen mit siliziumdurchführungen, schutzringe und deren herstellungsverfahren
DE102005045059B4 (de) Integrierte Schaltungsanordnung mit mehreren Leitstrukturlagen und Spule sowie Verfahren zur Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition