JPS6010645A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPS6010645A JPS6010645A JP58118519A JP11851983A JPS6010645A JP S6010645 A JPS6010645 A JP S6010645A JP 58118519 A JP58118519 A JP 58118519A JP 11851983 A JP11851983 A JP 11851983A JP S6010645 A JPS6010645 A JP S6010645A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- film
- semiconductor device
- sealed semiconductor
- aluminum wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Local Oxidation Of Silicon (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は樹脂封止型半導体装置の改良に係り、特に大面
積の半導体ペレットの表面構造に関fるものである。
積の半導体ペレットの表面構造に関fるものである。
樹脂封+)、型半導体装置は、半導体ペレッ)Yリード
フレーム上にマウントし、ワイヤーポンディング7行な
った後、エポキシ樹脂等により封止して製造されるもの
である。
フレーム上にマウントし、ワイヤーポンディング7行な
った後、エポキシ樹脂等により封止して製造されるもの
である。
第1図(a)に従来+7′I樹脂封旧型半導体装置の半
導体ペレットの平面図、同図(b)にそのA−A’断面
図ン示す。第1図において、例えばP型のシ11コン基
板1の表面にはフィールド酸化膜2が形成されており、
このフィールドfil化膜2によって囲まれた素子領域
(図示せず)には例えばNチャンネル−MOSトランジ
スタが形成されろ。また、半導体ペレット周辺部におけ
ろフィールド酸化膜2上にはCVD酸化膜等の一間絶襟
膜3を介して素子領域より延在されたアルミ配線層4と
、このアルミ配線層4に接続するためのポンプイングツ
くット部5が形成されている。さらに全面にわ1こって
ノくツシベーション′膜6が堆積されており、ボンディ
ングバット部5に対応′fろパッシベーション膜6の部
分にはポンディングパッド用窓7が開孔されている。
導体ペレットの平面図、同図(b)にそのA−A’断面
図ン示す。第1図において、例えばP型のシ11コン基
板1の表面にはフィールド酸化膜2が形成されており、
このフィールドfil化膜2によって囲まれた素子領域
(図示せず)には例えばNチャンネル−MOSトランジ
スタが形成されろ。また、半導体ペレット周辺部におけ
ろフィールド酸化膜2上にはCVD酸化膜等の一間絶襟
膜3を介して素子領域より延在されたアルミ配線層4と
、このアルミ配線層4に接続するためのポンプイングツ
くット部5が形成されている。さらに全面にわ1こって
ノくツシベーション′膜6が堆積されており、ボンディ
ングバット部5に対応′fろパッシベーション膜6の部
分にはポンディングパッド用窓7が開孔されている。
上述し1こ如き構造?有丁7)樹脂封止型半導体装置に
おいては、特に25 H712以上の大面積ペレット?
使用した場合、環境あるいは周囲白息f!i、な温度変
化によってパッシベーション膜6のポンディングパッド
用窓7付近の段差部べ〕アルミ配線層40段差部に封+
h樹脂による応力が加わってクラックが発生し易く、蒔
1湿性ケ損うという問題がある。
おいては、特に25 H712以上の大面積ペレット?
使用した場合、環境あるいは周囲白息f!i、な温度変
化によってパッシベーション膜6のポンディングパッド
用窓7付近の段差部べ〕アルミ配線層40段差部に封+
h樹脂による応力が加わってクラックが発生し易く、蒔
1湿性ケ損うという問題がある。
かかるクラックの発生は、特にベレットの四隅において
著しい。さらに、かかるクラックの発生とトモニパツシ
ペーション膜下のアルミ配線)・:i4に変形が生じた
り、極端な場合にはI断線てろ等の問題があり、半導体
装置力性能?低下したり歩留り乞低下させろという問題
があった。
著しい。さらに、かかるクラックの発生とトモニパツシ
ペーション膜下のアルミ配線)・:i4に変形が生じた
り、極端な場合にはI断線てろ等の問題があり、半導体
装置力性能?低下したり歩留り乞低下させろという問題
があった。
そこで、本発明はパッシベーション膜のクラックによる
耐湿性の劣化、アルミ配線層の断線等を防止しつる樹脂
封止型半導体装置乞提供fろことY目自勺とてるもので
ある。
耐湿性の劣化、アルミ配線層の断線等を防止しつる樹脂
封止型半導体装置乞提供fろことY目自勺とてるもので
ある。
上記目的乞達成でろために、本発明による樹脂封止型半
導体装置の主な特徴は、 樹脂封止される半導体表面の配線部分に当該配線部分に
加わる応力?吸収する凹凸部ケ形成した点にある。
導体装置の主な特徴は、 樹脂封止される半導体表面の配線部分に当該配線部分に
加わる応力?吸収する凹凸部ケ形成した点にある。
以下、本発明による樹脂封止型半導体装置の実施例ケ図
面に基づいて説明でろ。
面に基づいて説明でろ。
知2図(、)に本発明による樹脂封止型半導体装置の半
導体ベレットの平面図、同図(b)にそのB −B’断
面図を示で。なお、第1図と重複する部分には同一の符
号7附してその説明は省略でる。 1第2図(本発明)
と第1図(従来)の半導体装[δの異なる点は、アルミ
配置1褒層4に1つまたはそ(3) れ以上の凹欠部8が適宜所定の間隔?置いて設けられて
いる点である。その他は同様にしてパッシベーション膜
6で覆われ、ポンディングパット用窓7が開孔されてい
る。な」6、凹欠部8乞設けろ成形状または開隔等は半
導体ベレットの面積や封止樹脂の厚さ等に応じて設計f
べきである。
導体ベレットの平面図、同図(b)にそのB −B’断
面図を示で。なお、第1図と重複する部分には同一の符
号7附してその説明は省略でる。 1第2図(本発明)
と第1図(従来)の半導体装[δの異なる点は、アルミ
配置1褒層4に1つまたはそ(3) れ以上の凹欠部8が適宜所定の間隔?置いて設けられて
いる点である。その他は同様にしてパッシベーション膜
6で覆われ、ポンディングパット用窓7が開孔されてい
る。な」6、凹欠部8乞設けろ成形状または開隔等は半
導体ベレットの面積や封止樹脂の厚さ等に応じて設計f
べきである。
このように、アルミ配線層4に凹欠部8?設けて凹凸部
乞形成したことにより、封止樹脂の温度変化により生ず
る応力を分散−fろことができ、そのFFN 果パッシ
ベーション膜6にクラック力発生しにくくなり、アルミ
配線j・Δ4の断線の発生ぞ防止−rることができろ。
乞形成したことにより、封止樹脂の温度変化により生ず
る応力を分散−fろことができ、そのFFN 果パッシ
ベーション膜6にクラック力発生しにくくなり、アルミ
配線j・Δ4の断線の発生ぞ防止−rることができろ。
以上の結果は、次θ)、J:’)な実験にエリ4(t;
認された。イなわち、従来(第1図)のペレツ) (8
mM0)と本発明(第2図)のベレット(8πm’ )
’c:それぞれ下記第1表に示f特性乞有′fろA、
B2種頌のエポキシ位杓1旨により封止して・4−2ビ
ン′のD I P ilt!f月旨封止型半導体装置を
製造した。
認された。イなわち、従来(第1図)のペレツ) (8
mM0)と本発明(第2図)のベレット(8πm’ )
’c:それぞれ下記第1表に示f特性乞有′fろA、
B2種頌のエポキシ位杓1旨により封止して・4−2ビ
ン′のD I P ilt!f月旨封止型半導体装置を
製造した。
以下余白
(4)
第1表
製造された半導体装置ケ
〔5°C(5分)−,150℃(30G )−2,5’
C(5分)→−55℃(5分)]を1サイクルとfろ温
度サイクルの試験7行ない、100サイクル経過後にお
けるベレット 表面のノくツシベーション膜のクラック
の発生状況およびアルミ配線の変形を調べた。その結果
?下記の第2表に示f。
C(5分)→−55℃(5分)]を1サイクルとfろ温
度サイクルの試験7行ない、100サイクル経過後にお
けるベレット 表面のノくツシベーション膜のクラック
の発生状況およびアルミ配線の変形を調べた。その結果
?下記の第2表に示f。
第2表
パッシベーション膜 アルミ配線1
のクラックの発生 層の変形 。
例1 ボンディングバット部 無
(エポキシ樹脂A) のみ
例2 無 無
(エポキシ樹脂B)
2を卑仔111
上記!fi2表から明らかなように、従来例1、鉢奏で
はパッシベーション膜にクラックが発生している。なお
、第2表の200〜400μm、100〜200μmは
発生したクラックの先端とダイシングライン間の距離ケ
示している。また、従来例1ではアルミ配線層に変形?
生じている。これに対し、本発明の1111.2ではク
ラックの発生が抑制され、アルミ配線層の変形が防止さ
れている。
はパッシベーション膜にクラックが発生している。なお
、第2表の200〜400μm、100〜200μmは
発生したクラックの先端とダイシングライン間の距離ケ
示している。また、従来例1ではアルミ配線層に変形?
生じている。これに対し、本発明の1111.2ではク
ラックの発生が抑制され、アルミ配線層の変形が防止さ
れている。
第3図は他の実施例Y示で平面図で、凹欠部8′をアル
ミ配線層4の延在方向に連続して複数平行に設けた例で
ある。その他の□l?’4成は同様なのでgB2明は省
略fる。
ミ配線層4の延在方向に連続して複数平行に設けた例で
ある。その他の□l?’4成は同様なのでgB2明は省
略fる。
以上の通り本発明によれば、配線部分に凹凸部を形成し
たことにより封止樹脂の熱変形による応力乞分散でるこ
とかで舘、その結果パッシベーションlagのクラック
の発生を防止し、かつ配−j、;=a部分の変形を防止
で・きる。したがって、耐湿性の向上歩留りの向上ケ期
待できるものである。
たことにより封止樹脂の熱変形による応力乞分散でるこ
とかで舘、その結果パッシベーションlagのクラック
の発生を防止し、かつ配−j、;=a部分の変形を防止
で・きる。したがって、耐湿性の向上歩留りの向上ケ期
待できるものである。
第1図は従来の、1σj脂封止型半導体のペレットの構
造7示すもので、(a)は平面図、(b)はそのA−A
’断面図、 第2図は本発明による樹脂封止型半導体のベレットの構
造ケ示でもので(a)は平面図、(b)はそのB−B′
1新面図、 第3図は他の実施例を示す平面図である。 ■・・・シリコン基板 2・・・フィールド酸化嘆 3・・・層間絶縁層 4・・・アルミ配線層 訃・・ボンディングバット部 6・・・パッシベーション膜 7・・・ポンディングパッド用窓 8.8′・・・凹欠部 出願人代理人 猪 股 清 1 (7) 第1図 第2図 (8)
造7示すもので、(a)は平面図、(b)はそのA−A
’断面図、 第2図は本発明による樹脂封止型半導体のベレットの構
造ケ示でもので(a)は平面図、(b)はそのB−B′
1新面図、 第3図は他の実施例を示す平面図である。 ■・・・シリコン基板 2・・・フィールド酸化嘆 3・・・層間絶縁層 4・・・アルミ配線層 訃・・ボンディングバット部 6・・・パッシベーション膜 7・・・ポンディングパッド用窓 8.8′・・・凹欠部 出願人代理人 猪 股 清 1 (7) 第1図 第2図 (8)
Claims (1)
- 【特許請求の範囲】 1、樹脂封止されろ半導体表面の配線部分に当該配線部
分に加わる応力乞吸収fろ凹凸部を形成(−たことを特
徴とする樹脂封止型半導体装置。 2、特許請求の範囲第1項記載の装置において、前記凹
凸部は配線部分乞複数並列的に互に分離して設けること
により形成したこと?特徴とする樹脂封止型半導体装置
。 3、特許請求の範囲第1項記載の装置において、前記凹
凸部は配線部分に1つまたはそれ以上の数の四部7設け
ろことにより形成したこと?特徴とでる樹脂封止型半導
体装置。 4特許請求の範囲第1項、第2項、第3項記載の装置に
おいて、配線部分はアルミニウム配線層であることケ特
徴とでろ樹脂封止型半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58118519A JPS6010645A (ja) | 1983-06-30 | 1983-06-30 | 樹脂封止型半導体装置 |
DE8484107525T DE3483498D1 (de) | 1983-06-30 | 1984-06-29 | Halbleiteranordnung des harzverkapselungstyps. |
EP84107525A EP0130591B1 (en) | 1983-06-30 | 1984-06-29 | Semiconductor device of resin-seal type |
US06/894,508 US4654692A (en) | 1983-06-30 | 1986-08-06 | Semiconductor device of resin-seal type |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58118519A JPS6010645A (ja) | 1983-06-30 | 1983-06-30 | 樹脂封止型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6010645A true JPS6010645A (ja) | 1985-01-19 |
JPH0228894B2 JPH0228894B2 (ja) | 1990-06-27 |
Family
ID=14738627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58118519A Granted JPS6010645A (ja) | 1983-06-30 | 1983-06-30 | 樹脂封止型半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4654692A (ja) |
EP (1) | EP0130591B1 (ja) |
JP (1) | JPS6010645A (ja) |
DE (1) | DE3483498D1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61129014U (ja) * | 1985-01-30 | 1986-08-13 | ||
JPS6457732A (en) * | 1987-08-28 | 1989-03-06 | Matsushita Electronics Corp | Semiconductor device |
JPH03129738A (ja) * | 1989-07-10 | 1991-06-03 | Nec Corp | 半導体装置 |
JPH06208992A (ja) * | 1988-02-01 | 1994-07-26 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4835591A (en) * | 1987-12-29 | 1989-05-30 | Mitsubishi Denki Kabushiki Kaisha | Wiring arrangement for semiconductor devices |
JPH0274039A (ja) * | 1988-09-09 | 1990-03-14 | Texas Instr Japan Ltd | 電子回路装置 |
JPH02192146A (ja) * | 1989-01-20 | 1990-07-27 | Toshiba Corp | 半導体装置 |
NL8901822A (nl) * | 1989-07-14 | 1991-02-01 | Philips Nv | Geintegreerde schakeling met stroomdetectie. |
US5317194A (en) * | 1989-10-17 | 1994-05-31 | Kabushiki Kaisha Toshiba | Resin-sealed semiconductor device having intermediate silicon thermal dissipation means and embedded heat sink |
DE69233550T2 (de) * | 1991-01-22 | 2006-06-22 | Nec Corp. | Plastikumhüllte integrierte Halbleiterschaltung mit einer Verdrahtungschicht |
US5686356A (en) * | 1994-09-30 | 1997-11-11 | Texas Instruments Incorporated | Conductor reticulation for improved device planarity |
KR0170316B1 (ko) * | 1995-07-13 | 1999-02-01 | 김광호 | 반도체 장치의 패드 설계 방법 |
JP3500308B2 (ja) | 1997-08-13 | 2004-02-23 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 集積回路 |
JP3826022B2 (ja) | 2000-12-15 | 2006-09-27 | キヤノン株式会社 | 配線を有する基板及び電子源及び画像表示装置 |
US20030122258A1 (en) * | 2001-12-28 | 2003-07-03 | Sudhakar Bobba | Current crowding reduction technique using slots |
US6818996B2 (en) * | 2002-12-20 | 2004-11-16 | Lsi Logic Corporation | Multi-level redistribution layer traces for reducing current crowding in flipchip solder bumps |
US7388279B2 (en) * | 2003-11-12 | 2008-06-17 | Interconnect Portfolio, Llc | Tapered dielectric and conductor structures and applications thereof |
US7466021B2 (en) * | 2003-11-17 | 2008-12-16 | Interconnect Portfolio, Llp | Memory packages having stair step interconnection layers |
US7253528B2 (en) * | 2005-02-01 | 2007-08-07 | Avago Technologies General Ip Pte. Ltd. | Trace design to minimize electromigration damage to solder bumps |
US9177914B2 (en) * | 2012-11-15 | 2015-11-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal pad structure over TSV to reduce shorting of upper metal layer |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3766448A (en) * | 1972-02-04 | 1973-10-16 | Gen Instrument Corp | Integrated igfet circuits with increased inversion voltage under metallization runs |
US4438450A (en) * | 1979-11-30 | 1984-03-20 | Bell Telephone Laboratories, Incorporated | Solid state device with conductors having chain-shaped grain structure |
JPS56150830A (en) * | 1980-04-25 | 1981-11-21 | Hitachi Ltd | Semiconductor device |
JPS5772349A (en) * | 1980-10-23 | 1982-05-06 | Nec Corp | Semiconductor integrated circuit device |
DE3115406A1 (de) * | 1981-04-16 | 1982-11-25 | Robert Bosch Gmbh, 7000 Stuttgart | Anordnung zur erhoehung des ausgangsstroms von verstaerkern |
-
1983
- 1983-06-30 JP JP58118519A patent/JPS6010645A/ja active Granted
-
1984
- 1984-06-29 EP EP84107525A patent/EP0130591B1/en not_active Expired
- 1984-06-29 DE DE8484107525T patent/DE3483498D1/de not_active Expired - Lifetime
-
1986
- 1986-08-06 US US06/894,508 patent/US4654692A/en not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61129014U (ja) * | 1985-01-30 | 1986-08-13 | ||
JPS6457732A (en) * | 1987-08-28 | 1989-03-06 | Matsushita Electronics Corp | Semiconductor device |
JPH06208992A (ja) * | 1988-02-01 | 1994-07-26 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JPH03129738A (ja) * | 1989-07-10 | 1991-06-03 | Nec Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
DE3483498D1 (de) | 1990-12-06 |
JPH0228894B2 (ja) | 1990-06-27 |
EP0130591A3 (en) | 1986-09-17 |
EP0130591B1 (en) | 1990-10-31 |
EP0130591A2 (en) | 1985-01-09 |
US4654692A (en) | 1987-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6010645A (ja) | 樹脂封止型半導体装置 | |
JPS58207657A (ja) | 半導体装置及びその製造方法 | |
JPS6221266B2 (ja) | ||
JPS59163841A (ja) | 樹脂封止型半導体装置 | |
JPH03136334A (ja) | 半導体集積回路上の外部電極構造 | |
JP3882648B2 (ja) | 半導体装置およびその製造方法 | |
JPS62112348A (ja) | 半導体装置の製造方法 | |
JPS61292947A (ja) | 半導体装置 | |
JPS63308924A (ja) | 半導体装置 | |
JPS6148939A (ja) | 樹脂封止型半導体装置 | |
JPH07273248A (ja) | 樹脂封止型半導体装置 | |
JPS5852331B2 (ja) | 半導体装置およびその製法 | |
JPS6482652A (en) | Manufacture of semiconductor device | |
JPH0362025B2 (ja) | ||
JPS6112682Y2 (ja) | ||
JPS6179233A (ja) | 半導体装置 | |
JPH06349814A (ja) | 半導体集積回路装置 | |
JPS6110980B2 (ja) | ||
JPH05251497A (ja) | 半導体装置 | |
JPS6244690B2 (ja) | ||
JPH06204362A (ja) | 半導体装置 | |
JPH0669381A (ja) | 半導体集積回路装置 | |
JPS61216445A (ja) | 半導体装置 | |
JPS5849025B2 (ja) | 半導体装置 | |
JPH01244624A (ja) | 半導体装置 |