JPS5849025B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5849025B2 JPS5849025B2 JP53120651A JP12065178A JPS5849025B2 JP S5849025 B2 JPS5849025 B2 JP S5849025B2 JP 53120651 A JP53120651 A JP 53120651A JP 12065178 A JP12065178 A JP 12065178A JP S5849025 B2 JPS5849025 B2 JP S5849025B2
- Authority
- JP
- Japan
- Prior art keywords
- disk
- semiconductor element
- plating layer
- gold
- gold plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
Landscapes
- Die Bonding (AREA)
Description
【発明の詳細な説明】
この発明は半導体素子と放熱板との間に熱膨脹差を吸収
して半導体素子の破損を防止する金属製のディスクを介
在させた半導体装置に関するもので、ディスクに形成し
た金メッキ層の熱処理による下地への拡散を防止せしめ
て接着性を向上させると共に作業性をも向上させること
を目的とする。
して半導体素子の破損を防止する金属製のディスクを介
在させた半導体装置に関するもので、ディスクに形成し
た金メッキ層の熱処理による下地への拡散を防止せしめ
て接着性を向上させると共に作業性をも向上させること
を目的とする。
一般にトランジスタの如き半導体装置は半導体素子を放
熱板上に固庶させた構造が取られているが、半導体素子
はシリコン（Ｓｉ）を主体として形成され、放熱板は銅
（Ｃｕ）等の金属で形威され、両者の熱膨脹率がかなり
異なり、パワートランジスタの如き大型の半導体装置で
は加熱処理時、動作時などにおいて歪みを生じて半導体
素子が割れるといった問題があった。
熱板上に固庶させた構造が取られているが、半導体素子
はシリコン（Ｓｉ）を主体として形成され、放熱板は銅
（Ｃｕ）等の金属で形威され、両者の熱膨脹率がかなり
異なり、パワートランジスタの如き大型の半導体装置で
は加熱処理時、動作時などにおいて歪みを生じて半導体
素子が割れるといった問題があった。
この様な半導体装置では従来より第１図に示す様に半導
体素子１と放熱板２との間に熱膨脹率が半導体素子に近
いディスク３を介在させて固定し、このディスク３によ
り半導体素子１と放熱板２との熱膨脹差を吸収させて半
導体素子１の歪みや割れを防止していた。
体素子１と放熱板２との間に熱膨脹率が半導体素子に近
いディスク３を介在させて固定し、このディスク３によ
り半導体素子１と放熱板２との熱膨脹差を吸収させて半
導体素子１の歪みや割れを防止していた。
前記ディスク３はモリブデン Ｍｏ）やダングステンの
如き金属を用い、放熱板２とは金一錫（Ａｕ一Ｓｎ ）
や銀一錫（Ａｇ−Ｓｎ）、鉛一錫（Ｐｂ−Ｓｎ）等のソ
フトソルダー４ａで固定し、半導体素子１とは金−シリ
コン（Ａｕ−Ｓｉ）や金一ゲルマニウム（ Ａｕ −Ｇ
ｅ ）等のハードソルダ−４ｂ等で固定していた。
如き金属を用い、放熱板２とは金一錫（Ａｕ一Ｓｎ ）
や銀一錫（Ａｇ−Ｓｎ）、鉛一錫（Ｐｂ−Ｓｎ）等のソ
フトソルダー４ａで固定し、半導体素子１とは金−シリ
コン（Ａｕ−Ｓｉ）や金一ゲルマニウム（ Ａｕ −Ｇ
ｅ ）等のハードソルダ−４ｂ等で固定していた。
ところが、モリブデン（Ｍｏ）やタングステンｗ等で構
威されたディスク３はそれ自体ではソルダーとのなじみ
が悪く、また熱処理時に酸化されて固着できないといっ
た欠点があった。
威されたディスク３はそれ自体ではソルダーとのなじみ
が悪く、また熱処理時に酸化されて固着できないといっ
た欠点があった。
そこでディスク３のはんだ付け性を向上させる為にその
表面に金メッキを施すのが良いのであるが、直接ディス
ク３に金メッキを施しただけではディスク３を放熱板２
上にはんだ付けする熱処理時に金ディスク３内に吸収さ
れてしまい半導体素子１との固着が行なえない為に通常
は第２図に示す様にディスク３ｊＣ先ず下地ニッケルメ
ツキ５を施し、更にその表面に金メッキ６を施してある
。
表面に金メッキを施すのが良いのであるが、直接ディス
ク３に金メッキを施しただけではディスク３を放熱板２
上にはんだ付けする熱処理時に金ディスク３内に吸収さ
れてしまい半導体素子１との固着が行なえない為に通常
は第２図に示す様にディスク３ｊＣ先ず下地ニッケルメ
ツキ５を施し、更にその表面に金メッキ６を施してある
。
ところで上記下地ニッケルメツキ５及び金メッキ６は何
れも４〜６μの厚みで附着させてあり、この場合も上記
と同様放熱板２ヘテイスク３をはんだ付けする熱処理時
に金メッキ６が下地ニッケルメッキ５内に拡散吸収され
、金メッキ６がなくなる為に半導体素子１の固着ができ
なかった。
れも４〜６μの厚みで附着させてあり、この場合も上記
と同様放熱板２ヘテイスク３をはんだ付けする熱処理時
に金メッキ６が下地ニッケルメッキ５内に拡散吸収され
、金メッキ６がなくなる為に半導体素子１の固着ができ
なかった。
即ち、半導体素子１とディスク３との固着はディスク３
上に半導体素子１を載せ、これを高温中に晒して半導体
素子１のシリコンとディスク３の金メッキ６との接触面
を反応させ、金−シリコン（Ａｕ−Ｓｉ）の共晶はんだ
（ハードソルダー）４ｂを生成し、これにより両者を固
着させている。
上に半導体素子１を載せ、これを高温中に晒して半導体
素子１のシリコンとディスク３の金メッキ６との接触面
を反応させ、金−シリコン（Ａｕ−Ｓｉ）の共晶はんだ
（ハードソルダー）４ｂを生成し、これにより両者を固
着させている。
その為金メッキ６がなげれば半導体素子１を安定よく固
着させることができない。
着させることができない。
従って従来は放熱板２上にディスク３を固着させた後に
再度金メッキを施していた。
再度金メッキを施していた。
しかし乍らこの場合放熱板２を除いてディスク３上へ部
分的にメッキを施すことは困難で、作業性が非常，に悪
く、又金が高価なことから材料費が高くつくといった欠
点があった。
分的にメッキを施すことは困難で、作業性が非常，に悪
く、又金が高価なことから材料費が高くつくといった欠
点があった。
尚、上記半導体素子１の固着に際して金メッキ６の必要
量は通常２μ以上必要である。
量は通常２μ以上必要である。
この発明は上記従来の欠点に鑑み、これを改良除去した
もので、ディスクに形成する下地ニッケルメッキ層の厚
みを０．５μ以下となし、熱処理時に於ける金メッキ層
の拡散吸収を防止せしめて半導体素子を安定よく固着せ
しめる様になしたものであって、以下この発明の構成を
図面に示す実施例に従って説明すると次の通りである。
もので、ディスクに形成する下地ニッケルメッキ層の厚
みを０．５μ以下となし、熱処理時に於ける金メッキ層
の拡散吸収を防止せしめて半導体素子を安定よく固着せ
しめる様になしたものであって、以下この発明の構成を
図面に示す実施例に従って説明すると次の通りである。
第３図に於いて、７は銅（Ｃｕ ）等の金属板で形或さ
れる放熱板、８はシリコン（Ｓｉ ）を主体として形成
された半導体素子、９は放熱板７と半導体素子８との間
に介在され、半導体素子８の歪みや割れを防止する為、
半導体素子８の熱膨脹率のモリブデン（Ｍｏ）やタング
ステン（Ｗ）等の金属で形成されたディスクで、放熱板
７とディスク９とはソフトソルダー１０で固着され、デ
ィスク９と半導体素子８とはハードソルダ−１１で固着
されている。
れる放熱板、８はシリコン（Ｓｉ ）を主体として形成
された半導体素子、９は放熱板７と半導体素子８との間
に介在され、半導体素子８の歪みや割れを防止する為、
半導体素子８の熱膨脹率のモリブデン（Ｍｏ）やタング
ステン（Ｗ）等の金属で形成されたディスクで、放熱板
７とディスク９とはソフトソルダー１０で固着され、デ
ィスク９と半導体素子８とはハードソルダ−１１で固着
されている。
ディスク９には第４図に示す様に下地ニッケルメッキ層
１２及び金メッキ層１３を形成してはんだ付け性を向上
させてあるが、本発明ではこの下地ニッケルメッキ層１
２の厚みｌを０．５μ以下に設定し、金メッキ層１３の
厚みｒを４〜６μに設定してある。
１２及び金メッキ層１３を形成してはんだ付け性を向上
させてあるが、本発明ではこの下地ニッケルメッキ層１
２の厚みｌを０．５μ以下に設定し、金メッキ層１３の
厚みｒを４〜６μに設定してある。
これはディスク９を放熱板７ヘソフトソルダー１０にて
はんだ付けする熱処理時に金メッキ層１３の下地ニッケ
ルメッキ層１２への拡散を少くして表面に金メッキ層１
３を残存させ、続いて半導体素子８の固着を行なわせる
為である。
はんだ付けする熱処理時に金メッキ層１３の下地ニッケ
ルメッキ層１２への拡散を少くして表面に金メッキ層１
３を残存させ、続いて半導体素子８の固着を行なわせる
為である。
上記下地ニッケルメッキ層１２の厚みｔは熱処理時の条
件によって適宜設定すればよいのであるが、金メッキ層
１３の厚みｒが４〜６μに設定され、これを通常使用さ
れる条件、例えば８００゜Ｃで３０分間熱処理を行う場
合では、下地ニッケルメッキ層１２の厚みｌを０．５μ
以上に設定すると残存する金メッキ層１３の厚みが２μ
を割ってしまい、半導体素子８との固着時、シリコンと
の共晶はんだ（ハードソルダー）を生或することができ
ず安定した固着を得られない。
件によって適宜設定すればよいのであるが、金メッキ層
１３の厚みｒが４〜６μに設定され、これを通常使用さ
れる条件、例えば８００゜Ｃで３０分間熱処理を行う場
合では、下地ニッケルメッキ層１２の厚みｌを０．５μ
以上に設定すると残存する金メッキ層１３の厚みが２μ
を割ってしまい、半導体素子８との固着時、シリコンと
の共晶はんだ（ハードソルダー）を生或することができ
ず安定した固着を得られない。
父下地ニッケルメッキ層１２の厚みが薄い方が金メッキ
層１３の残存量は多くなる。
層１３の残存量は多くなる。
従って下地ニッケルメッキ層１２を０．５μ以下に設定
しておけば、金メッキ層１３の残存量は２μ以上となり
、半導体素子８を安定よく固着できる。
しておけば、金メッキ層１３の残存量は２μ以上となり
、半導体素子８を安定よく固着できる。
以上説明した様にこの発明は半導体素子と放熱板との間
にディスクを介在させた半導体装置に於いて、ディスク
の表面に下地ニッケルメッキ層及び金メッキ層を形成す
ると共にディスクの少なくとも片側の下地ニッケルメッ
キ層の厚みを０．５μ以下に設定したから、放熱板上へ
ディスクをはんだ付けする熱処理時にディスクに形成し
た金メッキ層の下地ニッケルメッキ層内への拡散が少く
、表面に必要量の金メッキ層が残存することになり、再
度金メッキ層を形成することなく半導体素子を固着させ
ることができ、しかも半導体素子の固着時、両者間に十
分な量の金一シリコンの共晶はんだを生成して固着され
るので性能の安定した信頼性の高い半導体装置を得るこ
とができる。
にディスクを介在させた半導体装置に於いて、ディスク
の表面に下地ニッケルメッキ層及び金メッキ層を形成す
ると共にディスクの少なくとも片側の下地ニッケルメッ
キ層の厚みを０．５μ以下に設定したから、放熱板上へ
ディスクをはんだ付けする熱処理時にディスクに形成し
た金メッキ層の下地ニッケルメッキ層内への拡散が少く
、表面に必要量の金メッキ層が残存することになり、再
度金メッキ層を形成することなく半導体素子を固着させ
ることができ、しかも半導体素子の固着時、両者間に十
分な量の金一シリコンの共晶はんだを生成して固着され
るので性能の安定した信頼性の高い半導体装置を得るこ
とができる。
又、熱処理後にディスクに再度金メッキする必要がなく
、量産に適し、作業性が著しく向上する。
、量産に適し、作業性が著しく向上する。
更に、下地ニッケルメッキ及び金メッキの使用量が少な
くなり材料費を削減でき安価に提供できる。
くなり材料費を削減でき安価に提供できる。
第１図はディスクを有する一般的な半導体装置を示す側
面図、第２図は従来のディスクの構造を示す拡大断面図
、第３図は本発明に係かる半導体装置を示す断面図、第
４図は本発明に係かるディスクの拡大断面図である。 Ｉ・・・・・・放熱板、８・・・・・・半導体素子、９
・・・・・・ディスク、１０・・・・・・ソフトソルダ
ー、１１・・・・・・ハードソルダー（金−シリコン共
晶はんだ）、１２・・・・・・下地ニッケルメッキ層、
１３・・・・・・金メッキ層。
面図、第２図は従来のディスクの構造を示す拡大断面図
、第３図は本発明に係かる半導体装置を示す断面図、第
４図は本発明に係かるディスクの拡大断面図である。 Ｉ・・・・・・放熱板、８・・・・・・半導体素子、９
・・・・・・ディスク、１０・・・・・・ソフトソルダ
ー、１１・・・・・・ハードソルダー（金−シリコン共
晶はんだ）、１２・・・・・・下地ニッケルメッキ層、
１３・・・・・・金メッキ層。
Claims (1)
- １ 半導体素子と放熱板との間に金属製のディスクを介
在させた半導体装置に於いて、ディスクの表面に下地ニ
ッケルメッキ層及び金メッキ層を形戊すると共にディス
クの少なくとも片側の下地ニッケルメッキ層の厚みを０
．５μ以下に設定したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53120651A JPS5849025B2 (ja) | 1978-09-29 | 1978-09-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53120651A JPS5849025B2 (ja) | 1978-09-29 | 1978-09-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5546565A JPS5546565A (en) | 1980-04-01 |
| JPS5849025B2 true JPS5849025B2 (ja) | 1983-11-01 |
Family
ID=14791496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53120651A Expired JPS5849025B2 (ja) | 1978-09-29 | 1978-09-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5849025B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61133131U (ja) * | 1985-01-14 | 1986-08-20 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5877273A (ja) * | 1981-11-02 | 1983-05-10 | Hitachi Ltd | レ−ザ−ダイオ−ド |
-
1978
- 1978-09-29 JP JP53120651A patent/JPS5849025B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61133131U (ja) * | 1985-01-14 | 1986-08-20 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5546565A (en) | 1980-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6140703A (en) | Semiconductor metallization structure | |
| US20070117270A1 (en) | Integrated heat spreader with intermetallic layer and method for making | |
| JPS632332A (ja) | ダイボンデイングプロセス | |
| JPH04115558A (ja) | 半導体装置用リードフレーム | |
| JPH08203924A (ja) | 半導体装置 | |
| JP2956786B2 (ja) | 合成ハイブリッド半導体ストラクチャ | |
| US5866951A (en) | Hybrid circuit with an electrically conductive adhesive | |
| JPS5849025B2 (ja) | 半導体装置 | |
| JPH07142518A (ja) | リードフレームならびに半導体チップおよびそれを用いた半導体装置 | |
| JP2980066B2 (ja) | 半導体装置 | |
| JPH08115928A (ja) | 半導体装置およびその製造方法 | |
| JPS61196546A (ja) | フイルムキヤリヤ集積回路とその製造方法 | |
| JP2629653B2 (ja) | 半導体装置 | |
| JP2953163B2 (ja) | 半導体装置実装用基板の製造方法 | |
| JPH03218031A (ja) | 半導体集積回路装置およびそれに用いられるプリフォーム接合材 | |
| JPH0140514B2 (ja) | ||
| JP3036291B2 (ja) | 半導体装置の実装構造 | |
| JPS60143636A (ja) | 電子部品 | |
| JP2809799B2 (ja) | 半導体装置 | |
| JPH08264591A (ja) | Ｔａｂ接続方法 | |
| JPH07122668A (ja) | 半導体装置及びそのパッケージ | |
| JP2796168B2 (ja) | 半導体装置 | |
| JP2797269B2 (ja) | 半導体装置 | |
| JPH0797616B2 (ja) | 半導体装置の製造方法 | |
| JPS6233336Y2 (ja) |