JP2797269B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2797269B2 JP2797269B2 JP4002330A JP233092A JP2797269B2 JP 2797269 B2 JP2797269 B2 JP 2797269B2 JP 4002330 A JP4002330 A JP 4002330A JP 233092 A JP233092 A JP 233092A JP 2797269 B2 JP2797269 B2 JP 2797269B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- ceramic substrate
- lead
- wiring
- polyimide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、よ
り詳しくは、半導体チップをＴＡＢ方式によりセラミッ
ク基板上に接続する構造の半導体装置に関する。
り詳しくは、半導体チップをＴＡＢ方式によりセラミッ
ク基板上に接続する構造の半導体装置に関する。
【０００２】
【従来の技術】ＴＡＢ実装パッケージの半導体装置とし
ては、例えば図３に示すような構造のものが提案されて
いる。
ては、例えば図３に示すような構造のものが提案されて
いる。
【０００３】この装置は、上面に金の配線３１を形成し
たセラミック基板３２と、ＴＡＢによりリード３３が接
続された半導体チップ３４とを有するとともに、リード
３３のアウター部と配線３１とを共晶等によって接続し
たものである。
たセラミック基板３２と、ＴＡＢによりリード３３が接
続された半導体チップ３４とを有するとともに、リード
３３のアウター部と配線３１とを共晶等によって接続し
たものである。
【０００４】この場合、半導体チップ３４の下方にある
リード３３のインナー部と、その直下の配線３１ａとの
短絡を回避するために、リード３３は段状に折り曲げら
れており、この結果、半導体チップ３４はセラミック基
板３２から浮き上がっており、その間に間隙が形成され
ている。
リード３３のインナー部と、その直下の配線３１ａとの
短絡を回避するために、リード３３は段状に折り曲げら
れており、この結果、半導体チップ３４はセラミック基
板３２から浮き上がっており、その間に間隙が形成され
ている。
【０００５】また、セラミック基板３２の上には金属製
のキャップ３５が取り付けられ、その中央部には半導体
チップ３４を露出する開口部３６が形成されており、そ
の開口部３６を通して半導体チップ３４の回路非形成面
にヒートシンク３７が半田付けされている。
のキャップ３５が取り付けられ、その中央部には半導体
チップ３４を露出する開口部３６が形成されており、そ
の開口部３６を通して半導体チップ３４の回路非形成面
にヒートシンク３７が半田付けされている。
【０００６】なお、図中符号３８は、セラミック基板３
２の下面に突出して形成されたリードピンを示してい
る。
２の下面に突出して形成されたリードピンを示してい
る。
【０００７】
【発明が解決しようとする課題】ところで、図４に示す
ように、リード３３のインナー部と半導体チップ３４を
接続する場合には、インナー部の表面のスズと半導体チ
ップ３４表面の金よりなるバンプ３４ａを合金化させて
接続するが、これらの接続後に治具４０が上昇する過程
においてその金・スズ合金が治具４０の下面に引っ張ら
れ（図４(c),(d))この結果、リード３３に導電性突起３
９が生じる。また、配線３１にも異物混入や配線形成時
のエッチング超過による導電性突起３９が図３(b) に示
すように生じる。
ように、リード３３のインナー部と半導体チップ３４を
接続する場合には、インナー部の表面のスズと半導体チ
ップ３４表面の金よりなるバンプ３４ａを合金化させて
接続するが、これらの接続後に治具４０が上昇する過程
においてその金・スズ合金が治具４０の下面に引っ張ら
れ（図４(c),(d))この結果、リード３３に導電性突起３
９が生じる。また、配線３１にも異物混入や配線形成時
のエッチング超過による導電性突起３９が図３(b) に示
すように生じる。
【０００８】しかし、図３(b) に示すように、ヒートシ
ンク３７を半導体チップ３４に半田付けする際に、セラ
ミック基板３２が熱膨張により広がってリード３３のア
ウター部を側方に引っ張るので、そのインナー部の導電
性突起３９が配線３１ａに接触し、リード３３のインナ
ー部とその直下の配線３１ａとがショートし易くなると
いった不都合がある。
ンク３７を半導体チップ３４に半田付けする際に、セラ
ミック基板３２が熱膨張により広がってリード３３のア
ウター部を側方に引っ張るので、そのインナー部の導電
性突起３９が配線３１ａに接触し、リード３３のインナ
ー部とその直下の配線３１ａとがショートし易くなると
いった不都合がある。
【０００９】また、図３(c),(d) に示すように、ヒート
シンク３７を半田３０により取付ける際に、半導体チッ
プ３４が上記理由により下方に沈み込み、これに伴い、
半導体チップ３４上の半田が伸びて、ヒートシンク３７
と部分的な接着状態となり、熱伝導が低下するといった
問題がある。
シンク３７を半田３０により取付ける際に、半導体チッ
プ３４が上記理由により下方に沈み込み、これに伴い、
半導体チップ３４上の半田が伸びて、ヒートシンク３７
と部分的な接着状態となり、熱伝導が低下するといった
問題がある。
【００１０】本発明はこのような問題に鑑みてなされた
ものであって、半導体チップに接続されるインナーリー
ドとその下の基板配線の絶縁状態を良好に保持すること
ができ、しかも半導体チップとヒートシンクの密着状態
を良好にして半導体チップからの熱伝導面積を最適に確
保できる半導体装置を提供することを目的とする。
ものであって、半導体チップに接続されるインナーリー
ドとその下の基板配線の絶縁状態を良好に保持すること
ができ、しかも半導体チップとヒートシンクの密着状態
を良好にして半導体チップからの熱伝導面積を最適に確
保できる半導体装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記した課題は、図１に
例示するように、リード３の一端を接続したバンプ２が
周囲に設けられた半導体チップ１と、少なくとも表面が
ポリイミドによって形成された絶縁性突起部８が前記半
導体チップ１の配置領域に固定形成されるセラミック基
板５と、前記セラミック基板５の前記絶縁性突起部８の
周囲に形成され、かつ、前記リード３の他端を接続する
配線７とを少なくとも備えていることを特徴とする半導
体装置によって解決する。
例示するように、リード３の一端を接続したバンプ２が
周囲に設けられた半導体チップ１と、少なくとも表面が
ポリイミドによって形成された絶縁性突起部８が前記半
導体チップ１の配置領域に固定形成されるセラミック基
板５と、前記セラミック基板５の前記絶縁性突起部８の
周囲に形成され、かつ、前記リード３の他端を接続する
配線７とを少なくとも備えていることを特徴とする半導
体装置によって解決する。
【００１２】 また、上記した課題は、図１、図２(b),
(c),(d) に例示するように、リード３の一端を接続した
バンプ２が周囲に設けられた半導体チップ１と、前記半
導体チップ１の配置領域のうち前記バンプ２に囲まれる
領域で、少なくとも上面がポリイミド８ｂ，１４，１６
のようなクッション性材料により形成された絶縁性突起
部８が形成されたセラミック基板５と、前記セラミック
基板５の前記絶縁性突起部８の周囲に形成され、かつ、
前記リード３の他端を接続する配線７とを少なくとも備
えていることを特徴とする半導体装置によって解決す
る。
(c),(d) に例示するように、リード３の一端を接続した
バンプ２が周囲に設けられた半導体チップ１と、前記半
導体チップ１の配置領域のうち前記バンプ２に囲まれる
領域で、少なくとも上面がポリイミド８ｂ，１４，１６
のようなクッション性材料により形成された絶縁性突起
部８が形成されたセラミック基板５と、前記セラミック
基板５の前記絶縁性突起部８の周囲に形成され、かつ、
前記リード３の他端を接続する配線７とを少なくとも備
えていることを特徴とする半導体装置によって解決す
る。
【００１３】
【作 用】本発明によれば、セラミック基板５の上に配
置される半導体チップ１の下方には絶縁性突起部８が形
成され、半導体チップ１の下方への移動はその突起部８
によって制限されている。
置される半導体チップ１の下方には絶縁性突起部８が形
成され、半導体チップ１の下方への移動はその突起部８
によって制限されている。
【００１４】このため、セラミック基板５に向けた力が
半導体チップ１に加わる場合でも半導体チップ１に接続
されたリード３の端部がその直下の配線７に接触するこ
とはなく、その接続領域におけるリード３と配線７の短
絡は回避される。しかも、半導体チップ１のうちリード
接続面に対して反対側の面とヒートシンクとを接着する
ための半田が下方に伸びることはなくなり、最適な熱伝
導が確保される。
半導体チップ１に加わる場合でも半導体チップ１に接続
されたリード３の端部がその直下の配線７に接触するこ
とはなく、その接続領域におけるリード３と配線７の短
絡は回避される。しかも、半導体チップ１のうちリード
接続面に対して反対側の面とヒートシンクとを接着する
ための半田が下方に伸びることはなくなり、最適な熱伝
導が確保される。
【００１５】 また、半導体チップ１を支持する支持部
は、セラミック基板５に固定された突起部８からなるの
で、支持部の横方向の移動によるリード３の損傷といっ
た不都合が未然に防止される。この場合、セラミック基
板５上の突起部８の上面をポリイミドによって形成して
いるので、中央を突起部８により支持される半導体チッ
プ１は、ポリイミドのα線防止やそのクッション性によ
って保護される。なお、ポリイミドのようなクッション
性突起の上に半導体チップ１を押しつけながらリード３
３の端部をセラミック基板３２上の配線３１に接続する
と、熱膨張が無い状態で、クッション性材料の弾力によ
ってリード３３に引張力が常時加わるので、リード３３
が配線３１やバンプ２から剥がれやすくなる。
は、セラミック基板５に固定された突起部８からなるの
で、支持部の横方向の移動によるリード３の損傷といっ
た不都合が未然に防止される。この場合、セラミック基
板５上の突起部８の上面をポリイミドによって形成して
いるので、中央を突起部８により支持される半導体チッ
プ１は、ポリイミドのα線防止やそのクッション性によ
って保護される。なお、ポリイミドのようなクッション
性突起の上に半導体チップ１を押しつけながらリード３
３の端部をセラミック基板３２上の配線３１に接続する
と、熱膨張が無い状態で、クッション性材料の弾力によ
ってリード３３に引張力が常時加わるので、リード３３
が配線３１やバンプ２から剥がれやすくなる。
【００１６】
【実施例】そこで、以下に本発明の実施例を図面に基づ
いて説明する。 （ａ）本発明の第１実施例の説明 図１は、本発明の第一実施例を示す側面図である。
いて説明する。 （ａ）本発明の第１実施例の説明 図１は、本発明の第一実施例を示す側面図である。
【００１７】図１中符号１は、半導体回路が形成された
半導体チップで、その半導体回路の形成面には金のバン
プ２が取付けられており、各バンプ２にはそれぞれリー
ド３が接続されている。
半導体チップで、その半導体回路の形成面には金のバン
プ２が取付けられており、各バンプ２にはそれぞれリー
ド３が接続されている。
【００１８】そのリード３は、表面を錫により被覆され
た銅箔により形成されたもので、そのインナー部が、上
記したように共晶によりバンプ２に接続され、また、半
導体チップ１の側方に突出するアウター部は、後述する
配線７に接続される。
た銅箔により形成されたもので、そのインナー部が、上
記したように共晶によりバンプ２に接続され、また、半
導体チップ１の側方に突出するアウター部は、後述する
配線７に接続される。
【００１９】５は、上面に金の配線パターンが形成され
たセラミック基板で、その内部には図示しないスルーホ
ールが形成され、このスルーホールによって下面側のリ
ードピン６と上面の配線７とを導通させるように構成さ
れている。
たセラミック基板で、その内部には図示しないスルーホ
ールが形成され、このスルーホールによって下面側のリ
ードピン６と上面の配線７とを導通させるように構成さ
れている。
【００２０】また、セラミック基板５の上面の中央領域
には、平板状、リング状等の絶縁性突起部８が１００μ
ｍ程度に突出して設けられており、その突起部８の上に
は、リード３との接続面を下にした半導体チップ１が配
置され、その状態でリード３のアウター部の錫と配線７
表面の金とが共晶により接続されている。
には、平板状、リング状等の絶縁性突起部８が１００μ
ｍ程度に突出して設けられており、その突起部８の上に
は、リード３との接続面を下にした半導体チップ１が配
置され、その状態でリード３のアウター部の錫と配線７
表面の金とが共晶により接続されている。
【００２１】なお、装置の小型化を図る場合には、突起
８の広さを、半導体チップ１のバンプ２に囲まれる領域
よりも小さくする必要がある。９は、コバールにより形
成されてセラミック基板５の上に載置されるドーム形の
キャップで、このキャップ９は、セラミック基板５の上
に配置された半導体チップ１とほぼ同一の高さに形成さ
れ、またその中央には、半導体チップ１を露出する開口
部１０が形成されている。なお、キャップ９の縁部は、
ロー材によってセラミック基板５に接着されている。
８の広さを、半導体チップ１のバンプ２に囲まれる領域
よりも小さくする必要がある。９は、コバールにより形
成されてセラミック基板５の上に載置されるドーム形の
キャップで、このキャップ９は、セラミック基板５の上
に配置された半導体チップ１とほぼ同一の高さに形成さ
れ、またその中央には、半導体チップ１を露出する開口
部１０が形成されている。なお、キャップ９の縁部は、
ロー材によってセラミック基板５に接着されている。
【００２２】１１は、セラミック、銅タングステン、銅
モリブデン等により形成されるヒートシンクで、その周
囲には冷却用のフィン１２が形成されており、このヒー
トシンク１１は半田によって半導体チップ１の回路非形
成面に接続されている。
モリブデン等により形成されるヒートシンクで、その周
囲には冷却用のフィン１２が形成されており、このヒー
トシンク１１は半田によって半導体チップ１の回路非形
成面に接続されている。
【００２３】このような実施例によれば、半導体チップ
１は、セラミック基板５の上の突起部８によって下方へ
の移動が制限される。従って、半導体チップ１とヒート
シンク１１とを半田付けするための加熱処理の際に、リ
ード３の引っ張り力によって半導体チップ１に下方への
力が加わってもリード３のインナー部が配線７に接続す
ることはなく、その領域においてリード３と配線７のシ
ョートは未然に防止される。
１は、セラミック基板５の上の突起部８によって下方へ
の移動が制限される。従って、半導体チップ１とヒート
シンク１１とを半田付けするための加熱処理の際に、リ
ード３の引っ張り力によって半導体チップ１に下方への
力が加わってもリード３のインナー部が配線７に接続す
ることはなく、その領域においてリード３と配線７のシ
ョートは未然に防止される。
【００２４】しかも、ヒートシンク１１と半導体チップ
１を接続する半田（不図示）が下方に広がることはなく
なり、それらの接続面積が狭くならず、接着が良好にな
って熱伝導が低下することがない。
１を接続する半田（不図示）が下方に広がることはなく
なり、それらの接続面積が狭くならず、接着が良好にな
って熱伝導が低下することがない。
【００２５】（ｂ）その他の実施例の説明 上記した実施例において説明したセラミック基板５の突
起８について、その他の実施例を以下に説明する。
起８について、その他の実施例を以下に説明する。
【００２６】なお、セラミック基板５の上に形成される
配線７には厚膜と薄膜があり、その形成方法の相違によ
って突起の構成が異なるので、それらを分けて説明す
る。 厚膜配線 厚膜の配線は、セラミック基板５の上面を研磨せずに、
その上にペーストを塗布し、その上に配線８を形成する
ものであり、この場合には、図２(a) に示すように、セ
ラミック基板５の上にセラミックの突起部８ａを重ねて
形成する。
配線７には厚膜と薄膜があり、その形成方法の相違によ
って突起の構成が異なるので、それらを分けて説明す
る。 厚膜配線 厚膜の配線は、セラミック基板５の上面を研磨せずに、
その上にペーストを塗布し、その上に配線８を形成する
ものであり、この場合には、図２(a) に示すように、セ
ラミック基板５の上にセラミックの突起部８ａを重ねて
形成する。
【００２７】なお、セラミックの成焼は同時に行えるた
めに、手間がかからない。 薄膜配線 薄膜の配線は、フォトリソグラフィー法等により形成す
るために、配線形成前にセラミック基板５の表面を研磨
して平坦化する必要があり、セラミック基板５と突起８
を同時に形成することはできないので、次のような構造
を採用する。
めに、手間がかからない。 薄膜配線 薄膜の配線は、フォトリソグラフィー法等により形成す
るために、配線形成前にセラミック基板５の表面を研磨
して平坦化する必要があり、セラミック基板５と突起８
を同時に形成することはできないので、次のような構造
を採用する。
【００２８】まず、図２(b) に示すように、セラミック
基板５の上面を研磨した状態で、その中央に流動性のあ
るポリイミドを複数回重ねて塗布し、これを乾燥して突
起部８ｂとする。
基板５の上面を研磨した状態で、その中央に流動性のあ
るポリイミドを複数回重ねて塗布し、これを乾燥して突
起部８ｂとする。
【００２９】また、図２(c) に示すように、ポリイミド
テープ１３を例えば矩形状に形成して、これをセラミッ
ク基板５の中央に載置し、この後に、流動性ポリイミド
１４をそのポリイミドテープ１３の上とその周辺に塗布
し、これらを突起部８ｃとして適用する。
テープ１３を例えば矩形状に形成して、これをセラミッ
ク基板５の中央に載置し、この後に、流動性ポリイミド
１４をそのポリイミドテープ１３の上とその周辺に塗布
し、これらを突起部８ｃとして適用する。
【００３０】さらに、図２(d) に示すように、予めセラ
ミック基板５の中央に凹部５ａを形成してから、その周
囲の配線領域を研磨する。その後に、凹部５ａの深さよ
りも厚いセラミック板１５をその中に載置し、このセラ
ミック板１５の上とその周辺に流体性のポリイミド１６
を塗布してセラミック板１５を固定する。そして、セラ
ミック基板５から突出した部分を突起部８ｄとする。
ミック基板５の中央に凹部５ａを形成してから、その周
囲の配線領域を研磨する。その後に、凹部５ａの深さよ
りも厚いセラミック板１５をその中に載置し、このセラ
ミック板１５の上とその周辺に流体性のポリイミド１６
を塗布してセラミック板１５を固定する。そして、セラ
ミック基板５から突出した部分を突起部８ｄとする。
【００３１】また、図２(e) に示すように、セラミック
基板５の表面を研磨した状態で、その中央に、セラミッ
クよりなる四角いリングを接着し、これを突起部８ｅと
してもよい。
基板５の表面を研磨した状態で、その中央に、セラミッ
クよりなる四角いリングを接着し、これを突起部８ｅと
してもよい。
【００３２】なお、ポリイミドはα線対策に有効であ
り、しかも、クッション性が良く半導体チップ１の保護
に適している。
り、しかも、クッション性が良く半導体チップ１の保護
に適している。
【００３３】
【発明の効果】以上述べたように本発明によれば、セラ
ミック基板の上に配置される半導体チップの下方には絶
縁性突起部が形成され、半導体チップの下方への移動は
その突起部によって制限されているので、セラミック基
板に向けた力が半導体チップに加わるような場合でも、
半導体チップに接続されたリードの端部がその直下の配
線に接触することはなく、その接続領域におけるリード
と配線の短絡を未然に防止できばかりでなく、半導体チ
ップとヒートシンクとを接着する半田が下方に伸びるこ
とはなくなり、その接着も良好になって最適な熱伝導を
確保できる。
ミック基板の上に配置される半導体チップの下方には絶
縁性突起部が形成され、半導体チップの下方への移動は
その突起部によって制限されているので、セラミック基
板に向けた力が半導体チップに加わるような場合でも、
半導体チップに接続されたリードの端部がその直下の配
線に接触することはなく、その接続領域におけるリード
と配線の短絡を未然に防止できばかりでなく、半導体チ
ップとヒートシンクとを接着する半田が下方に伸びるこ
とはなくなり、その接着も良好になって最適な熱伝導を
確保できる。
【００３４】 また、半導体チップを支持する支持部
は、セラミック基板に固定された突起部からなるので、
支持部の横方向の移動によるリードの損傷を未然に防止
できる。この場合、セラミック基板上の突起部の上面を
ポリイミドによって形成しているので、中央を突起部に
より支持される半導体チップを、ポリイミドのα線防止
やそのクッション性によって保護できる。さらに、突起
部の少なくとも上面をクッション性材料によって形成し
ているのでセラミック基板の熱膨張によって半導体チッ
プが下方へ僅かに移動しても、そのクッション性によっ
て半導体チップとセラミック基板の間のリードに無理な
力が加わることを防止できる。
は、セラミック基板に固定された突起部からなるので、
支持部の横方向の移動によるリードの損傷を未然に防止
できる。この場合、セラミック基板上の突起部の上面を
ポリイミドによって形成しているので、中央を突起部に
より支持される半導体チップを、ポリイミドのα線防止
やそのクッション性によって保護できる。さらに、突起
部の少なくとも上面をクッション性材料によって形成し
ているのでセラミック基板の熱膨張によって半導体チッ
プが下方へ僅かに移動しても、そのクッション性によっ
て半導体チップとセラミック基板の間のリードに無理な
力が加わることを防止できる。
【図１】本発明の第１実施例を示す装置の側面図であ
る。
る。
【図２】本発明の第２〜第６実施例を示す装置の要部側
面図である。
面図である。
【図３】従来例を示す装置の側面図及び要部側面図であ
る。
る。
【図４】半導体チップ上のバンプにリードを取付ける工
程の一例を示す側面図である。
程の一例を示す側面図である。
１ 半導体チップ ２ バンプ ３ リード ４ ポリイミドテープ ５ セラミック基板 ６ リードピン ７、７ｂ 配線 ８、８ａ〜８ｅ 突起部 ９ キャップ １０ 開口部 １１ ヒートシンク
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/12
Claims (3)
- 【請求項１】リード（３）の一端を接続したバンプ
（２）が周囲に設けられた半導体チップ（１）と、 少なくとも表面がポリイミドによって形成された絶縁性
突起部（８）が前記半導体チップ（１）の配置領域に固
定形成されるセラミック基板（５）と、 前記セラミック基板（５）の前記絶縁性突起部（８）の
周囲に形成され、かつ、前記リード（３）の他端を接続
する配線（７）とを少なくとも備えていることを特徴と
する半導体装置。 - 【請求項２】リード（３）の一端を接続したバンプ
（２）が周囲に設けられた半導体チップ（１）と、 前記半導体チップ（１）の配置領域のうち前記バンプ
（２）に囲まれる領域で、少なくとも上面がクッション
性材料（８ｂ，１４，１６）により形成された絶縁性突
起部（８）が形成されたセラミック基板（５）と、 前記セラミック基板（５）の前記絶縁性突起部（８）の
周囲に形成され、かつ、前記リード（３）の他端を接続
する配線（７）とを少なくとも備えていることを特徴と
する半導体装置。 - 【請求項３】前記クッション性材料はポリイミドから形
成されていることを特徴とする請求項２に記載の半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4002330A JP2797269B2 (ja) | 1992-01-09 | 1992-01-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4002330A JP2797269B2 (ja) | 1992-01-09 | 1992-01-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05190595A JPH05190595A (ja) | 1993-07-30 |
| JP2797269B2 true JP2797269B2 (ja) | 1998-09-17 |
Family
ID=11526308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4002330A Expired - Fee Related JP2797269B2 (ja) | 1992-01-09 | 1992-01-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2797269B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5294371U (ja) * | 1976-01-12 | 1977-07-14 | ||
| JPH03228339A (ja) * | 1990-02-02 | 1991-10-09 | Mitsubishi Electric Corp | ボンディングツール |
-
1992
- 1992-01-09 JP JP4002330A patent/JP2797269B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05190595A (ja) | 1993-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5644163A (en) | Semiconductor device | |
| JP2548350B2 (ja) | テープ自動結合に使用される熱放散相互接続テープ | |
| JP2671922B2 (ja) | 半導体パッケージ | |
| US6461890B1 (en) | Structure of semiconductor chip suitable for chip-on-board system and methods of fabricating and mounting the same | |
| JP3333409B2 (ja) | 半導体モジュール | |
| JP3259420B2 (ja) | フリップチップの接続構造 | |
| JP2000077563A (ja) | 半導体装置およびその製造方法 | |
| JPH0758258A (ja) | 改良された放熱能力を有する半導体デバイス | |
| JP3094768B2 (ja) | 半導体装置 | |
| JP2956786B2 (ja) | 合成ハイブリッド半導体ストラクチャ | |
| US5866951A (en) | Hybrid circuit with an electrically conductive adhesive | |
| JPH09326450A (ja) | 半導体装置およびその製造方法 | |
| JPH11214448A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2797269B2 (ja) | 半導体装置 | |
| JPH08186200A (ja) | 半導体装置 | |
| JPH0658924B2 (ja) | 半導体デバイスパッケージ及びその製造方法 | |
| JP3686047B2 (ja) | 半導体装置の製造方法 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JP3529507B2 (ja) | 半導体装置 | |
| JPH08148647A (ja) | 半導体装置 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP3078773B2 (ja) | 電子部品およびその製造方法 | |
| JP3522975B2 (ja) | 半導体装置 | |
| JP3331146B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19961126 |
|
| LAPS | Cancellation because of no payment of annual fees |