JPH07273248A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH07273248A
JPH07273248A JP5735094A JP5735094A JPH07273248A JP H07273248 A JPH07273248 A JP H07273248A JP 5735094 A JP5735094 A JP 5735094A JP 5735094 A JP5735094 A JP 5735094A JP H07273248 A JPH07273248 A JP H07273248A
Authority
JP
Japan
Prior art keywords
resin
semiconductor element
semiconductor device
back surface
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5735094A
Other languages
English (en)
Inventor
Keiichi Fujimoto
敬一 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP5735094A priority Critical patent/JPH07273248A/ja
Publication of JPH07273248A publication Critical patent/JPH07273248A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92142Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半導体素子の上に絶縁接着剤を挟んでリード
を載置する構造の樹脂封止型半導体装置において、半田
実装などの加熱時に発生する剥離やクラックを防ぐ。 【構成】 ポリイミド保護膜12の施されている半導体
素子11の裏面に樹脂層13を形成し、主面の上に絶縁
接着剤14を挟んでリードフレーム15を載置し、リー
ドフレーム15と半導体素子11をボンディングワイヤ
ー16で接続して、樹脂17により封止されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、吸湿実装時の半田耐熱
性を向上させた樹脂封止型半導体装置に関するものであ
る。
【0002】
【従来の技術】従来、樹脂封止型半導体装置は、半導体
素子がリードフレーム上のダイパッドに銀ペーストなど
の接着剤で固定され、全体が樹脂により封止されてい
る。近年の大規模集積回路では半導体素子寸法が大きく
なる傾向にあり、従来の構造ではパッケージが大型化す
ることから、ダイパッドがなくリードフレームが絶縁接
着剤を挟んでチップの上側にくる構造(以下LOC構
造)がとられるようになった。
【0003】図2は従来のLOC構造の樹脂封止型半導
体装置の断面図である。図2において、1は半導体素
子、2はポリイミド保護膜、4は絶縁接着剤、5はリー
ドフレーム、6はボンディングワイヤー、7は封止樹脂
である。
【0004】一方、従来型の樹脂封止型半導体装置では
半導体素子1がパッケージ内に占める割合が大きくなっ
ていたことから、半田実装などの加熱時に応力が非常に
大きくなり、封止樹脂7にクラックが発生する。従来こ
のような問題に対して、封止樹脂7の熱膨張係数を下げ
て発生応力を抑えたり、封止樹脂7の吸湿性の低下を図
ってきた。この経験からLOC構造の樹脂封止型半導体
装置においても従来型の樹脂封止型半導体装置と同様の
封止樹脂を用いてきた。
【0005】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では半導体素子1の集積度がさらに進んで大型
化し、パッケージ内に占める半導体素子1の割合が大き
くなったため、半導体素子1にかかる応力が大きくな
る。これによって、半導体素子1の裏面の封止樹脂7と
の界面で剥離が生じ、水分の気化膨張の圧力で樹脂にク
ラックが発生する。
【0006】本発明は、上記従来の問題点を解決するも
ので、チップ裏面と封止樹脂の密着力を増強することを
目的とする。
【0007】
【課題を解決するための手段】上記目的を達成するため
に本発明の樹脂封止型半導体装置は、半導体素子の上に
絶縁接着剤を挟んでリードを載置した構造であって、そ
の半導体素子の裏面全体に樹脂層を形成した。
【0008】また、前記樹脂層がポリイミド樹脂組成物
の高分子樹脂である。
【0009】
【作用】この構成によれば、半導体素子裏面と封止樹脂
の密着力が増強するため、半田実装などの加熱時に発生
する応力に耐えることができる。
【0010】
【実施例】本発明の樹脂封止型半導体装置における一実
施例について、図面を参照しながら説明する。
【0011】図1は本発明による実施例の樹脂封止型半
導体装置の一例である。図1(a)〜(c)はその半導
体装置の組立過程を示し、図1(c)は組立封止した後
の樹脂封止型半導体装置を示している。
【0012】以下、図1に従って組立過程を説明する。
図1(c)において、11は半導体素子、12はポリイ
ミド保護膜、13は樹脂層、14は絶縁接着剤、15は
リードフレーム、16はボンディングワイヤー、17は
封止樹脂である。
【0013】まず、図1(a)に示すように、ポリイミ
ド保護膜12の施してある半導体素子11の裏面に樹脂
層13としてポリイミド樹脂をポッティングで形成し、
10μmの厚さで均一にした。次に図1(b)に示すよ
うに、絶縁接着剤14として50μm厚のポリイミド基
材の両面に25μm厚の接着層を有する接着フィルムを
用いて鉄ニッケル42合金のリードフレーム15と半導
体素子11を接着する。次に図1(c)に示すように、
金、アルミニウムまたは銅などのボンディングワイヤー
16でリードフレーム15と半導体素子1を接続し、樹
脂封止装置でビフェニル−ノボラック系封止樹脂17を
形成する。
【0014】比較例として、図2に示すような従来のL
OC構造の樹脂封止型半導体装置を使用した。これは、
部材の材質や大きさなどは実施例と全く同一で、実施例
で用いた半導体素子の裏面全体に形成するポリイミド樹
脂層のみを省いたものである。
【0015】ここで、図1(c)に示すような本発明に
よる実施例の樹脂封止型半導体装置と比較例の従来型L
OC構造の樹脂封止型半導体装置について半田耐熱性試
験を行った。試験方法は、温度85℃、相対湿度85%
の吸湿槽内で168時間吸湿させた後、260℃の温度
の半田槽に10秒間浸漬させたものである。試料数はそ
れぞれ30個である。
【0016】その結果は以下の通りである。本発明の実
施例の構造の試料では、半導体素子11の主面、裏面と
もに剥離は生じていず、クラックも発生していなかっ
た。比較例である従来の構造の試料では、半導体素子1
1の主面には剥離が認められなかったが、裏面には剥離
が13個あり、その剥離の生じた試料で全てクラックが
発生していた。なお、比較例の従来のLOC構造では、
半導体素子11裏面には保護膜は施されていず、直接シ
リコン(Si)と封止樹脂17が接している形になって
いる。
【0017】Siと封止樹脂17の熱膨張係数には大き
な差があり、半導体素子11がパッケージ内に占める割
合が大きくなっている現在、半田実装などの加熱時には
チップにかかる応力が非常に大きくなる。従来の構造で
は、Siと封止樹脂17との間の密着力ではこの発生応
力に耐えられず、半導体素子11裏面と封止樹脂間で剥
離が生じる。この剥離した空間に水分の気化ガスが溜
り、その膨張に伴って封止樹脂17にクラックが発生す
る。
【0018】これに対して、本発明の実施例の構造で
は、半導体素子11裏面に樹脂層が存在することで封止
樹脂17との密着力が増強し、発生応力に耐えることが
できる。また、どちらの試料についても主面に剥離が生
じなかったのは、半導体素子11主面側に保護膜として
施されたポリイミドが結果として封止樹脂との密着力を
強めたことによる。
【0019】また、本発明の樹脂封止型半導体装置の樹
脂層3はポリイミドに限定されるものではなく、シリコ
ーン樹脂を用いても同様の結果であることは明らかであ
る。実施例では樹脂層3の厚さを10μmにしたが、用
いられる樹脂の熱膨張係数や吸湿率、Siや封止樹脂と
の密着力などの物性値により、5〜100μmの間で任
意に設定すればよい。
【0020】
【発明の効果】本発明によれば、半導体素子裏面に樹脂
層を設けることで封止樹脂との密着力を強くすることが
でき、半田実装などの加熱時に発生する応力に耐え、剥
離やクラック等を防止することができる優れたLOC構
造の樹脂封止型半導体装置を実現するものである。
【図面の簡単な説明】
【図1】(a),(b)は本発明の一実施例におけるL
OC構造の樹脂封止型半導体装置の組立過程を示す断面
図 (c)は組立封止した後の構造を示す断面図
【図2】従来のLOC構造の樹脂封止型半導体装置の断
面図
【符号の説明】
11 半導体素子 12 ポリイミド保護膜 13 樹脂層 14 絶縁接着剤 15 リードフレーム 16 ボンディングワイヤー 17 封止樹脂

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子上に絶縁接着剤を挟んでリー
    ドを載置してなり、且つ前記半導体素子の裏面全体に樹
    脂層を形成したことを特徴とする樹脂封止型半導体装
    置。
  2. 【請求項2】 前記樹脂層がポリイミド樹脂組成物の高
    分子樹脂であることを特徴とする請求項1記載の樹脂封
    止型半導体装置。
JP5735094A 1994-03-28 1994-03-28 樹脂封止型半導体装置 Pending JPH07273248A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5735094A JPH07273248A (ja) 1994-03-28 1994-03-28 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5735094A JPH07273248A (ja) 1994-03-28 1994-03-28 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH07273248A true JPH07273248A (ja) 1995-10-20

Family

ID=13053135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5735094A Pending JPH07273248A (ja) 1994-03-28 1994-03-28 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH07273248A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8772912B2 (en) 2010-01-26 2014-07-08 Denso Corporation Electronic device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8772912B2 (en) 2010-01-26 2014-07-08 Denso Corporation Electronic device

Similar Documents

Publication Publication Date Title
JP2637919B2 (ja) 半導体チップ・モジュールおよび半導体チップ・モジュールを形成する方法
JP2734443B2 (ja) 樹脂封止型半導体装置
US6404066B1 (en) Semiconductor device and process for manufacturing the same
JPH07273248A (ja) 樹脂封止型半導体装置
JPH0680695B2 (ja) 半導体装置
JP3918303B2 (ja) 半導体パッケージ
JPH0345542B2 (ja)
JP2003273357A (ja) 半導体装置およびその製造方法
JPS6313337A (ja) 半導体素子の実装方法
JP2504465B2 (ja) 半導体装置
JP2727605B2 (ja) 半導体装置及びその製造方法
JP2972679B2 (ja) リードフレーム並びに樹脂封止型半導体装置及びその製造方法
KR0180604B1 (ko) 히트싱크의 표면처리방법 및 이를 이용한 반도체 패키지 구조
JPH01283855A (ja) 半導体装置
JPH08222585A (ja) 半導体装置
JP3555790B2 (ja) 半導体装置
JP2865224B2 (ja) 樹脂封止型半導体装置
JPH03296250A (ja) 樹脂封止型半導体装置
JPH05235206A (ja) 樹脂封止型半導体装置
JPH07249727A (ja) 半導体装置
JP2555519Y2 (ja) 表面実装樹脂封止型半導体装置
JPH06216302A (ja) 樹脂封止型半導体装置及びその製造方法
JP2003318345A (ja) 樹脂封止型半導体装置
JPH0685114A (ja) 樹脂封止型半導体装置およびその製造方法
JPS6223118A (ja) 半導体装置