JP2555519Y2 - 表面実装樹脂封止型半導体装置 - Google Patents
表面実装樹脂封止型半導体装置Info
- Publication number
- JP2555519Y2 JP2555519Y2 JP1991085816U JP8581691U JP2555519Y2 JP 2555519 Y2 JP2555519 Y2 JP 2555519Y2 JP 1991085816 U JP1991085816 U JP 1991085816U JP 8581691 U JP8581691 U JP 8581691U JP 2555519 Y2 JP2555519 Y2 JP 2555519Y2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- semiconductor chip
- metal base
- encapsulated semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、樹脂封止型半導体装置
の構造、特に、表面実装用に適した樹脂封止型半導体装
置に関するものである。
の構造、特に、表面実装用に適した樹脂封止型半導体装
置に関するものである。
【０００２】
【従来の技術】樹脂封止型半導体装置の一般的な形状と
して、図１の断面構造図に示すごときものが知られてい
る。図１の１は封止樹脂、２はリ−ド端子、３は金属ベ
−スであり、平滑な金属ベ−ス３上に、ダイオ−ド、ト
ランジスタ、サイリスタなどの半導体チップ４を直接又
は金属板を介して、固着し、リ−ド端子２と半導体チッ
プ４を内部ワイヤ−５で配線し、次いで、エポキシ樹脂
などの封止樹脂１でモ−ルドしている。通常、金属ベ−
ス３やリ−ド端子２はリ−ドフレ−ムによって形成され
る。又、内部ワイヤ−５は板状の接続片を用いることも
ある。なお、パワ−用半導体装置においては、金属ベ−
ス３やリ−ド端子２は銅材を用い、又、太線アルミワイ
ヤ−の使用の関係等により、銅材の表面にニッケルメッ
キ層６を形成するのが一般的である。
して、図１の断面構造図に示すごときものが知られてい
る。図１の１は封止樹脂、２はリ−ド端子、３は金属ベ
−スであり、平滑な金属ベ−ス３上に、ダイオ−ド、ト
ランジスタ、サイリスタなどの半導体チップ４を直接又
は金属板を介して、固着し、リ−ド端子２と半導体チッ
プ４を内部ワイヤ−５で配線し、次いで、エポキシ樹脂
などの封止樹脂１でモ−ルドしている。通常、金属ベ−
ス３やリ−ド端子２はリ−ドフレ−ムによって形成され
る。又、内部ワイヤ−５は板状の接続片を用いることも
ある。なお、パワ−用半導体装置においては、金属ベ−
ス３やリ−ド端子２は銅材を用い、又、太線アルミワイ
ヤ−の使用の関係等により、銅材の表面にニッケルメッ
キ層６を形成するのが一般的である。
【０００３】図１において、金属ベ−ス３の下面、即
ち、半導体チップ４の固着面と反対 （２） の面は樹脂被覆されず、露出して、表面実装におけるろ
う付け部７を形成する。このような半導体装置をプリン
ト配線板等の基板８に表面実装する場合、基板８上に前
記せるろう付け部７をろう材９により固着する。
ち、半導体チップ４の固着面と反対 （２） の面は樹脂被覆されず、露出して、表面実装におけるろ
う付け部７を形成する。このような半導体装置をプリン
ト配線板等の基板８に表面実装する場合、基板８上に前
記せるろう付け部７をろう材９により固着する。
【０００４】従って、半導体装置はろう付け時に２００
℃以上の高温にさらされるため、封止樹脂１と、リ−ド
端子２、金属ベ−ス３又は半導体チップ４の接する面が
熱膨張係数の違いによる熱ストレスにより剥離し、１、
２間、１、３間、又は１、４間にすき間が発生する。そ
のため、実装前、即ち、高温にさらされる前に比して耐
湿信頼性が大幅に低下する欠点があった。（図４の「従
来品サンプル」を参照のこと。）
℃以上の高温にさらされるため、封止樹脂１と、リ−ド
端子２、金属ベ−ス３又は半導体チップ４の接する面が
熱膨張係数の違いによる熱ストレスにより剥離し、１、
２間、１、３間、又は１、４間にすき間が発生する。そ
のため、実装前、即ち、高温にさらされる前に比して耐
湿信頼性が大幅に低下する欠点があった。（図４の「従
来品サンプル」を参照のこと。）
【０００５】
【考案が解決しようとする課題】解決しようとする問題
点は、樹脂封止型半導体装置を基板上にろう付けするこ
とに起因して発生する樹脂と、金属ベ−ス、半導体チッ
プ又はリ−ド端子間の剥離等による耐湿信頼性の低下す
る点である。
点は、樹脂封止型半導体装置を基板上にろう付けするこ
とに起因して発生する樹脂と、金属ベ−ス、半導体チッ
プ又はリ−ド端子間の剥離等による耐湿信頼性の低下す
る点である。
【０００６】
【課題を解決するための手段】本考案は封止樹脂と金属
ベースの接する部分全面にニッケルメッキ層を介してポ
リイミド系樹脂を被着するものであり、これにより樹脂
と金属ベースが剥離するのを防止した。
ベースの接する部分全面にニッケルメッキ層を介してポ
リイミド系樹脂を被着するものであり、これにより樹脂
と金属ベースが剥離するのを防止した。
【０００７】
【実施例】図２は本考案の実施例を示す断面構造図であ
り、図１と同一符号は同一部分をあらわしている。
り、図１と同一符号は同一部分をあらわしている。
【０００８】図２において、ニッケルメッキ層６を表面
に形成した銅材から成る金属ベ−ス３及び半導体チップ
４の封止樹脂１と接触する表面にポリイミド系樹脂１ （３） ０を被着介在させた。実施例では、ポリイミド系樹脂１
０を厚さ数μｍから１０μｍ程度、塗布により被着し
た。
に形成した銅材から成る金属ベ−ス３及び半導体チップ
４の封止樹脂１と接触する表面にポリイミド系樹脂１ （３） ０を被着介在させた。実施例では、ポリイミド系樹脂１
０を厚さ数μｍから１０μｍ程度、塗布により被着し
た。
【０００９】図３はポリイミド系樹脂の塗布と接着強度
の関係を実験により求めたもので、リ−ドフレ−ム状に
形成した金属ベ−ス３を銅材のままのものと、ニッケル
メッキ層６をもつものとに区分して測定した。図３から
本考案構造のＮｉメッキ処理をしたリ−ドフレ−ムにポ
リイミド系樹脂を塗布したものは接着強度が８０Ｋｇ／
ｃｍ2を超えて、測定用リ−ドが破断し、測定不能とな
る程であった。又、銅材のままのリ−ドフレ−ムのも
の、及びＮｉメッキ処理したリ−ドフレ−ムでもポリイ
ミド系樹脂の無いものはいずれも４０Ｋｇ／ｃｍ2以下
となった。なお、銅材のままのリ−ドフレ−ムにポリイ
ミド系樹脂を塗布しても接着強度が低下する原因は、ポ
リイミド系樹脂硬化時に大気中で熱処理された酸素によ
り銅材の表面に強度の弱い酸化膜が成長したためと考え
られる。
の関係を実験により求めたもので、リ−ドフレ−ム状に
形成した金属ベ−ス３を銅材のままのものと、ニッケル
メッキ層６をもつものとに区分して測定した。図３から
本考案構造のＮｉメッキ処理をしたリ−ドフレ−ムにポ
リイミド系樹脂を塗布したものは接着強度が８０Ｋｇ／
ｃｍ2を超えて、測定用リ−ドが破断し、測定不能とな
る程であった。又、銅材のままのリ−ドフレ−ムのも
の、及びＮｉメッキ処理したリ−ドフレ−ムでもポリイ
ミド系樹脂の無いものはいずれも４０Ｋｇ／ｃｍ2以下
となった。なお、銅材のままのリ−ドフレ−ムにポリイ
ミド系樹脂を塗布しても接着強度が低下する原因は、ポ
リイミド系樹脂硬化時に大気中で熱処理された酸素によ
り銅材の表面に強度の弱い酸化膜が成長したためと考え
られる。
【００１０】又、図４に従来品と本考案品の耐湿性試験
結果図を示す。図４は熱処理（２６０℃、１０秒）後の
プレッシャ−クッカ−試験（１２１℃、１００％、２気
圧）の試験時間に対する不良率を示しており、本考案品
が従来品に比し、優れていることがわかる。
結果図を示す。図４は熱処理（２６０℃、１０秒）後の
プレッシャ−クッカ−試験（１２１℃、１００％、２気
圧）の試験時間に対する不良率を示しており、本考案品
が従来品に比し、優れていることがわかる。
【００１１】図２の実施例において、ポリイミド系樹脂
の被着は金属ベ−ス３及び半導体チップ４の表面に形成
したが、必要に応じ、リ−ド端子２の表面に形成しても
よく、又、半導体チップの上には被着しないようにして
もよい。しかして、表面実装におけるはんだ侵漬等のろう
付時に高温にさらされる金属部分には特に、被着するこ
とが望ましい。
の被着は金属ベ−ス３及び半導体チップ４の表面に形成
したが、必要に応じ、リ−ド端子２の表面に形成しても
よく、又、半導体チップの上には被着しないようにして
もよい。しかして、表面実装におけるはんだ侵漬等のろう
付時に高温にさらされる金属部分には特に、被着するこ
とが望ましい。
【００１２】本考案装置はその他、実施例の形状に限定
するものではなく、例えば、半導体チップの複数固着、
他部品との混成固着、リ−ド端子の増減や引出し方向 （４） の変更、金属ベ−スや樹脂の形状変更など、本考案の要
旨の範囲で種々の選択をなし得る。
するものではなく、例えば、半導体チップの複数固着、
他部品との混成固着、リ−ド端子の増減や引出し方向 （４） の変更、金属ベ−スや樹脂の形状変更など、本考案の要
旨の範囲で種々の選択をなし得る。
【００１３】
【考案の効果】以上、説明したように本考案の樹脂封止
型半導体装置は、表面実装時のろう付けによる高温処理
を行っても耐湿信頼性を低下させないため、プリント配
線板等の基板へのろう付けに適したものであり、電子機
器等に利用して、産業上の効果大なるものである。
型半導体装置は、表面実装時のろう付けによる高温処理
を行っても耐湿信頼性を低下させないため、プリント配
線板等の基板へのろう付けに適したものであり、電子機
器等に利用して、産業上の効果大なるものである。
【図１】従来装置の断面構造図である。
【図２】本考案の実施例を示す断面構造図である。
【図３】接着強度試験結果図である。
【図４】耐湿性試験結果図である。
１ 封止樹脂 ２ リ−ド端子 ３ 金属ベ−ス ４ 半導体チップ ５ 内部ワイヤ− ６ ニッケルメッキ層 ７ ろう付け部 ８ 基板 ９ ろう材 １０ ポリイミド系樹脂
Claims (1)
- 【請求項１】 半導体チップと、一面に直接又は金属板
を介して半導体チップを固着し他面にろう付け部を有す
る金属ベースと、リード端子と、封止樹脂とから成る表
面実装樹脂封止型半導体装置において、前記の半導体チ
ップ、金属ベース及びリード端子の封止樹脂と接する全
面に、ニッケルメッキ層を介し、ポリイミド系樹脂を被
着したことを特徴とする表面実装樹脂封止型半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991085816U JP2555519Y2 (ja) | 1991-09-25 | 1991-09-25 | 表面実装樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991085816U JP2555519Y2 (ja) | 1991-09-25 | 1991-09-25 | 表面実装樹脂封止型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0529155U JPH0529155U (ja) | 1993-04-16 |
| JP2555519Y2 true JP2555519Y2 (ja) | 1997-11-26 |
Family
ID=13869385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991085816U Expired - Fee Related JP2555519Y2 (ja) | 1991-09-25 | 1991-09-25 | 表面実装樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2555519Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01145840A (ja) * | 1987-12-01 | 1989-06-07 | Nec Corp | 樹脂封止半導体装置 |
-
1991
- 1991-09-25 JP JP1991085816U patent/JP2555519Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0529155U (ja) | 1993-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100222157B1 (ko) | 반도체 패키지 | |
| US8736052B2 (en) | Semiconductor device including diffusion soldered layer on sintered silver layer | |
| JPH06236946A (ja) | ヒートスプレッダ及びリードとプラスチックパッケージとの間の強化接着を有する半導体デバイス | |
| WO2001059839A1 (en) | Mounting structure for semiconductor chip, semiconductor device, and method of manufacturing semiconductor device | |
| JPH03268351A (ja) | 半導体装置 | |
| JP2895920B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0590451A (ja) | 半導体集積回路及びその実装装置製造方法 | |
| JPS62202548A (ja) | 半導体装置 | |
| JP2501953B2 (ja) | 半導体装置 | |
| JP2734443B2 (ja) | 樹脂封止型半導体装置 | |
| JP2555519Y2 (ja) | 表面実装樹脂封止型半導体装置 | |
| JPH0638458B2 (ja) | チツプキヤリアとその製造方法 | |
| JPH0345542B2 (ja) | ||
| JPS622778Y2 (ja) | ||
| JP2892055B2 (ja) | 樹脂封止型半導体素子 | |
| JPH1197569A (ja) | 半導体パッケージ | |
| JP3215851B2 (ja) | 樹脂封止型半導体装置およびその製造法 | |
| JP2504465B2 (ja) | 半導体装置 | |
| JP2596387B2 (ja) | 樹脂封止型半導体装置 | |
| JPS62249461A (ja) | 樹脂封止型半導体装置 | |
| JPH01296647A (ja) | 樹脂封止形半導体装置 | |
| JPH01166530A (ja) | 樹脂封止型半導体装置 | |
| JPS63250164A (ja) | ハイパワ−用混成集積回路基板とその集積回路 | |
| JPH04251967A (ja) | 樹脂封止型半導体装置 | |
| JPS6329533A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |