JPH08222585A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH08222585A
JPH08222585A JP7025050A JP2505095A JPH08222585A JP H08222585 A JPH08222585 A JP H08222585A JP 7025050 A JP7025050 A JP 7025050A JP 2505095 A JP2505095 A JP 2505095A JP H08222585 A JPH08222585 A JP H08222585A
Authority
JP
Japan
Prior art keywords
semiconductor device
adhesive layer
semiconductor element
lead frame
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7025050A
Other languages
English (en)
Inventor
Taku Nakamura
卓 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7025050A priority Critical patent/JPH08222585A/ja
Publication of JPH08222585A publication Critical patent/JPH08222585A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8212—Aligning
    • H01L2224/82148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/82169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, e.g. nozzle
    • H01L2224/8218—Translational movements
    • H01L2224/82181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

(57)【要約】 【目的】半導体素子と樹脂材の密着性劣化を防止すると
ともに、樹脂クラックを防ぎ、装置の信頼性を向上させ
ることにある。 【構成】素子搭載部２にスリット９を形成したリードフ
レーム上に、フィルム状接着剤層１１を設ける。このフ
ィルム状接着剤層１１により半導体素子１の裏面全体を
覆い、半導体素子１と樹脂との剥離を防止する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
リードフレームの素子搭載部に半導体素子を搭載し、樹
脂封止される半導体装置に関する。
【０００２】
【従来の技術】従来のかかる半導体装置においては、製
造上安価で且つ量産性に適していることから、樹脂封止
型の装置が主流となっている。
【０００３】図３（ａ），（ｂ）はそれぞれ従来の一例
を説明するためのリードフレームの平面図および半導体
装置の断面図である。図３（ａ），（ｂ）に示すよう
に、従来の半導体装置は、リードフレーム３の素子搭載
部（アイランド）２上に銀ペースト等のろう材７を用い
て半導体素子１を固着し、金線などの金属細線４で内部
リード５と電気的に接続を行う。しかる後、素子搭載部
２や内部リード５を含む全体をエポキシ樹脂等の樹脂材
６で封止し、ついで外部リード８を成形加工することに
より、半導体装置を製造している。
【０００４】また、近年の各種電子部品の小型化や薄型
化に伴ない、そこに用いられる半導体装置の信頼性が問
題になっている。すなわち、半導体装置を構成する材料
の熱膨張係数の相違、特にリードフレームと樹脂材の相
違により熱応力が発生し、このために樹脂部にクラック
が起きる等の劣化問題が発生している。
【０００５】この問題を解決するため、例えば特開昭６
２−１３７８５９号公報や特開昭６３−１１４１５４号
公報にも記載されているように、リードフレームに対し
て熱応力緩和の工夫が施されるようになっている。
【０００６】図４は従来の他の例を説明するためのリー
ドフレームの平面図である。図４に示すように、改良型
の半導体装置は、リードフレームの素子搭載部２に対
し、十字状にスリット９を形成している。この半導体装
置は、素子搭載部２にスリット９を形成することにより
熱応力を緩和し、樹脂材にクラックが発生しにくくして
いる。
【０００７】このような素子搭載部２にスリット９を形
成した半導体装置のマウント工程における不良（銀ペー
スト漏れ）発生率（サンプル数：１００個）と、Ｔ／Ｃ
（１０００サイクル）後の樹脂クラック発生率（サンプ
ル数：１００個）と、Ｔ／Ｃ（１０００サイクル）後の
チップクラック発生率（サンプル数：１０００個）と
は、それぞれ１５％，２５％，０．５％程度である。こ
のときのパッケージとしては、２０８ピンＱＦＰ（銅リ
ードフレーム使用／面積２８平方ｍｍ／厚さ３．２ｍ
ｍ）を用いている。
【０００８】
【発明が解決しようとする課題】上述した従来の半導体
装置は、銀ペーストにより半導体素子を素子搭載部に固
着する際、スリットを形成したものにあっては樹脂クラ
ックが多少改善されるものの、スリットなどから銀ペー
ストが漏れ、製造歩留まりを低下させるという問題があ
る。
【０００９】すなわち、スリットから素子搭載部の裏面
に銀ペーストが回り込むと、リードフレームやその他の
装置を汚して不良品となったり、連続作業を出来なくし
たりする。また、かかるスリットはリードフレームと樹
脂材の熱膨張係数の相違による密着性劣化を防ぐ留め金
（フック）の役割を果すものであるにもかかわらず、半
導体素子の裏面（シリコン研削面）と樹脂材との密着性
が悪くなり、半導体装置に温度サイクル試験（Ｔ／Ｃ）
などの冷熱衝撃を加えると、やはり熱応力が発生する。
この過程では、まず半導体素子の裏面と樹脂材が剥離し
て伸展し、遂にはリードフレームと樹脂材が剥離するこ
とになる。このため、樹脂材にクラックが発生し、素子
搭載部にスリットを形成していても装置としての信頼性
が劣化するという欠点がある。
【００１０】かかる欠点を解決する１つの案として、半
導体素子の裏面全部を覆うことが考えられる。しかしな
がら、スリットからの漏れにより銀ペーストの塗布量は
制限されてしまい、半導体素子の裏面全部を覆うことは
困難である。
【００１１】さらに、近年の半導体装置の低熱抵抗化
（熱の放散性向上化）に伴ない、リードフレームの材質
を変更することも検討されている。例えば、リードフレ
ームの材質として従来の鉄・ニッケル合金（４２合金）
から熱放散性に優れる銅合金を使用する傾向にある。と
ころが、銅の熱膨張係数は半導体素子（シリコン）の膨
張係数よりも大きいため、銀ペースト硬化時あるいは冷
熱衝撃試験時の半導体素子に加わる熱応力を吸収するた
めに、銀ペースト塗布量を多くすると同時に、銀ペース
トを厚くしなければならない。このため、半導体素子に
加わる熱応力が大きいと、半導体素子にクラックが発生
し、半導体装置の信頼性が著しく低下してしまう。
【００１２】本発明の目的は、かかる半導体素子と樹脂
材の密着性劣化を防止するとともに、樹脂クラックを防
ぎ、装置の信頼性を向上させることのできる半導体装置
を提供することにある。
【００１３】
【課題を解決するための手段】本発明の半導体装置は、
スリットを形成した素子搭載部と、前記素子搭載部上に
半導体素子を固定するためのフィルム状接着剤層とを有
することを特徴としている。
【００１４】また、このフィルム状接着剤層は、ベース
フィルムを挟んでその両面に設けて構成してもよく、さ
らにこのフィルム状接着剤層は、ベースフィルムをも兼
用して構成してもよい。
【００１５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の一実施例を示す半導体装置
の断面図である。図１に示すように、本実施例の半導体
装置は、スリット９を形成したリードフレームの素子搭
載部２に半導体素子１を固定するにあたり、ポリイミド
樹脂系などからなるベースフィルム１０の両面に熱硬化
タイプの接着剤層１１を設けたフィルム状接着剤層を用
いる。この接着剤層１１の大きさは少なくとも半導体素
子１と同じ大きさのものが必要になる。
【００１６】実際の製造においては、リードフレーム製
造時に接着剤層１１の片方をリードフレームの素子搭載
部２に固着する。ついで、半導体素子１をもう一方の接
着剤層１１に固定し、金線４で内部リード５と半導体素
子１を電気的に接続する。最後に、図示省略した樹脂材
で封止した後、外部リードを成形加工することにより、
半導体装置が得られる。
【００１７】要するに、本実施例では、ベースフィルム
１０を介して両面に接着剤層１１を設けた３層構造のも
のを使用しているが、熱硬化タイプの接着剤層１１のみ
の１層構造でも構わない。その際には、リードフレーム
製造時に予めリードフレームと接着剤層を固着するので
はなく、半導体装置製造時において、同時にリードフレ
ームおよび半導体素子１を接着剤層１１と同時に固着す
る必要がある。
【００１８】かかるフィルム状接着剤層を形成した半導
体装置とすることにより、スリット９から接着剤が漏れ
て歩留りを低下させることもなく、接着剤層１１で半導
体素子１の裏面全体を覆うことにより、半導体素子１の
裏面と樹脂材との剥離を防ぐことが可能になり、装置全
体の信頼性を向上させることができる。また、接着剤層
１１の厚さを自由にコントロールできるため、厚く塗布
することにより、半導体素子１に加わる熱応力を緩和す
ることができ、樹脂クラックを生じないようにすること
ができる。
【００１９】本実施例の半導体装置によれば、生産能力
を従来例と同一としても、マウント工程における不良
（接着剤の漏れ）発生率（サンプル数：１００個）と、
Ｔ／Ｃ（１０００サイクル）後の樹脂クラック発生率
（サンプル数：１００個）と、Ｔ／Ｃ（１０００サイク
ル）後のチップクラック発生率（サンプル数：１０００
個）とを共に０％にすることができる。
【００２０】図２は本発明の他の実施例を説明するため
の半導体装置の断面図である。図２に示すように、本実
施例はフィルム状接着剤層がベースフィルムをも兼用し
たものであり、具体的には熱可塑タイプの接着剤層１１
を単層で用いている。なお、その他の構成については、
前述した一実施例と同様である。
【００２１】本実施例の熱可塑タイプの接着剤層１１を
用いることにより、前述した一実施例の利点に加え、よ
り生産能力を向上させることができる。すなわち、前述
した熱硬化タイプの場合には、仮接着の後に硬化工程
（例えば、１５０度Ｃ、２時間）を要するために製造工
期が長くなるが、熱可塑タイプの場合には、硬化工程が
不要となるからでである。また、本実施例では、硬化時
のガス発生がなくなるので、半導体素子１やリードフレ
ームの汚染も無くなり、半導体装置の耐湿性などの信頼
性を一層向上させることができる。
【００２２】本実施例によれば、マウント工程における
不良発生率と、樹脂クラック発生率およびチップクラッ
ク発生率とを共に０％にすることができるだけでなく、
生産性を約３倍に向上させることができる。
【００２３】
【発明の効果】以上説明したように、本発明の半導体装
置は、半導体素子を搭載するリードフレームの素子搭載
部にスリットを形成し、フィルム状の接着剤層を設ける
ことにより、半導体素子の裏面全体を接着剤層で覆うこ
とができるので、半導体素子が樹脂と剥離せず、しかも
装置全体に冷熱衝撃を加えた際に発生していた樹脂クラ
ックを防ぐことができ、信頼性を向上させることができ
るという効果がある。
【００２４】また、本発明はフィルム状の接着剤層を厚
く形成することにより、半導体素子に加わる熱応力を緩
和することができるという効果がある。
【００２５】さらに、本発明は接着剤層をフィルム状と
することにより、スリットから接着剤が漏れず、接着剤
層を厚くしても歩留りを低下させずに安定量産が可能に
なるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を説明するための半導体装置
の断面図である。
【図２】本発明の他の実施例を説明するための半導体装
置の断面図である。
【図３】従来の一例を説明するためのリードフレームの
平面および半導体装置の断面を表わす図である。
【図４】従来の他の例を説明するためのリードフレーム
の平面図である。
【符号の説明】
１ 半導体素子 ２ 素子搭載部 ４ 金線 ５ 内部リード ９ スリット １０ ベースフィルム １１ 接着剤層

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 スリットを形成した素子搭載部と、前記
    素子搭載部上に半導体素子を固定するためのフィルム状
    接着剤層とを有することを特徴とする半導体装置。
  2. 【請求項２】 前記フィルム状接着剤層は、ベースフィ
    ルムを挟んでその両面に設けた請求項１記載の半導体装
    置。
  3. 【請求項３】 前記フィルム状接着剤層は、ベースフィ
    ルムをも兼用した請求項１記載の半導体装置。
JP7025050A 1995-02-14 1995-02-14 半導体装置 Pending JPH08222585A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7025050A JPH08222585A (ja) 1995-02-14 1995-02-14 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7025050A JPH08222585A (ja) 1995-02-14 1995-02-14 半導体装置

Publications (1)

Publication Number Publication Date
JPH08222585A true JPH08222585A (ja) 1996-08-30

Family

ID=12155103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7025050A Pending JPH08222585A (ja) 1995-02-14 1995-02-14 半導体装置

Country Status (1)

Country Link
JP (1) JPH08222585A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353378A (ja) * 2001-05-22 2002-12-06 Fuji Electric Co Ltd 半導体装置
JP2012049575A (ja) * 2011-12-08 2012-03-08 Fuji Electric Co Ltd 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4326563B2 (ja) * 2003-03-11 2009-09-09 シーメンス メディカル ソリューションズ ユーエスエー インコーポレイテッド コンピュータおよびコンピュータ読み取り可能記録媒体

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4326563B2 (ja) * 2003-03-11 2009-09-09 シーメンス メディカル ソリューションズ ユーエスエー インコーポレイテッド コンピュータおよびコンピュータ読み取り可能記録媒体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353378A (ja) * 2001-05-22 2002-12-06 Fuji Electric Co Ltd 半導体装置
JP2012049575A (ja) * 2011-12-08 2012-03-08 Fuji Electric Co Ltd 半導体装置

Similar Documents

Publication Publication Date Title
US6144108A (en) Semiconductor device and method of fabricating the same
JP2002164492A (ja) インテリジェントパワーモジュールパッケージ
JPH1012773A (ja) 樹脂封止型半導体装置およびその製造方法
JPH0831988A (ja) テープキャリアパッケージの封止構造
JPH03268351A (ja) 半導体装置
KR100366111B1 (ko) 수지봉합형 반도체장치의 구조
JP2734443B2 (ja) 樹脂封止型半導体装置
JPH08222585A (ja) 半導体装置
JP2956617B2 (ja) 樹脂封止型半導体装置
JPS6077446A (ja) 封止半導体装置
JP3446695B2 (ja) 半導体装置
JP2634249B2 (ja) 半導体集積回路モジュール
JP2596387B2 (ja) 樹脂封止型半導体装置
JP2679664B2 (ja) 樹脂封止型半導体装置
JP3528711B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPS60178651A (ja) 半導体装置
KR100308899B1 (ko) 반도체패키지및그제조방법
JPH01282844A (ja) 樹脂封止型半導体装置
JPH0493052A (ja) 半導体集積回路装置
JP2504465B2 (ja) 半導体装置
JP2710207B2 (ja) 半導体装置およびその製造方法
JPH06163812A (ja) 半導体装置および半導体装置の製造方法
JPH06216302A (ja) 樹脂封止型半導体装置及びその製造方法
JPH03296250A (ja) 樹脂封止型半導体装置
JPH0870089A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970701