JPS60178651A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60178651A JPS60178651A JP59033456A JP3345684A JPS60178651A JP S60178651 A JPS60178651 A JP S60178651A JP 59033456 A JP59033456 A JP 59033456A JP 3345684 A JP3345684 A JP 3345684A JP S60178651 A JPS60178651 A JP S60178651A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- resin
- semiconductor
- stress
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
- H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は半導体装置に係シ、特に樹脂封止型半導体装置
の構造に関するものである。
の構造に関するものである。
（従来技術）
従来、樹脂封止型半導体装置はセラミツクツくツケージ
封止型半導体装置と比して安価で、大量生産向きという
理由から、主流の半導体装置となっておシ、特にモール
ド樹脂封止方式が多く用いられている。
封止型半導体装置と比して安価で、大量生産向きという
理由から、主流の半導体装置となっておシ、特にモール
ド樹脂封止方式が多く用いられている。
しかしながらモールド樹脂封止の半導体装置には以下の
如き欠点がめる。
如き欠点がめる。
（１）モールド樹脂は硬化収縮や熱膨張係数が大きく、
半導体素子に対する内部応力が大きい。
半導体素子に対する内部応力が大きい。
（２）モールド樹脂は半導体素子との密着性に乏しく、
熱ストレスによシ牛導体素子とモールド樹脂との界面が
剥離しやすい。
熱ストレスによシ牛導体素子とモールド樹脂との界面が
剥離しやすい。
（３）モールド樹脂の改質材として用いられている充填
材（通常シリカ・・・ｓ ｉｏ、が用いられる）等の添
加剤にはウラン（Ｕ）やトリウム（Ｔｈ）等の放射性元
素を含有しているものがある。
材（通常シリカ・・・ｓ ｉｏ、が用いられる）等の添
加剤にはウラン（Ｕ）やトリウム（Ｔｈ）等の放射性元
素を含有しているものがある。
上記（１）については半導体素子の特性変動や破壊の原
因となる。
因となる。
上記（２）については特に半田浸し等の急激な熱ストレ
スが原因となつて界面の剥離が起こり、耐湿性が極端に
低下することがあった。
スが原因となつて界面の剥離が起こり、耐湿性が極端に
低下することがあった。
上記（３）についてウランやトリウム等より放射される
α粒子が半導体メモリーの記憶内容を反転させるいわゆ
るソフトエラーの原因となる。
α粒子が半導体メモリーの記憶内容を反転させるいわゆ
るソフトエラーの原因となる。
以上（１）〜（３）で説明したように従来の樹脂封止型
半導体装置には信頼性上の欠点があった。
半導体装置には信頼性上の欠点があった。
そこで上記（１）〜（３）の問題点を解決する手段の１
つとして半導体素子表面を低応力でかつ高純度な液状シ
リコ−７Ｊ ＣＲ（Ｊｕｎｃｔｉｏｎ （：ｏａｔｉｎ
ｇＲｅｓｉｎ）等の樹脂で３０〜３００μｍ程度の膜厚
のコーティングを施すことが考えられている。しかしな
がらコーテイング膜とモールド樹脂との熱膨張係数の違
い等が起因して温度サイクルのような環境試験７行なう
と、数十サイクル程度からボンディング、ワイヤーの破
断現象が起こるという欠点があり、実用化には問題があ
った。
つとして半導体素子表面を低応力でかつ高純度な液状シ
リコ−７Ｊ ＣＲ（Ｊｕｎｃｔｉｏｎ （：ｏａｔｉｎ
ｇＲｅｓｉｎ）等の樹脂で３０〜３００μｍ程度の膜厚
のコーティングを施すことが考えられている。しかしな
がらコーテイング膜とモールド樹脂との熱膨張係数の違
い等が起因して温度サイクルのような環境試験７行なう
と、数十サイクル程度からボンディング、ワイヤーの破
断現象が起こるという欠点があり、実用化には問題があ
った。
また別の手段としてモールド樹脂自体を低応力化し、か
つ充填材等の添加剤の見直しを行ないα線束レベルを低
く押える方法も考えられているが、モールド樹脂の低応
力化には限度があること、高純度の原材料を用いること
による高価格化等の問題があり、このような手法も不充
分であった。
つ充填材等の添加剤の見直しを行ないα線束レベルを低
く押える方法も考えられているが、モールド樹脂の低応
力化には限度があること、高純度の原材料を用いること
による高価格化等の問題があり、このような手法も不充
分であった。
（発明の目的）
本発明の目的は上記多数の問題点を一挙に解決し、信頼
性が高い新規な樹脂封止型半導体装置を提供することに
ある。
性が高い新規な樹脂封止型半導体装置を提供することに
ある。
（発明の構成）
上記目的の達成するため本発明の要旨は、樹脂封止型半
導体メモリーにおいて、外部との電気的接続をとるため
のボンディングを行なった後に、ボンディングワイヤー
と半導体素子の接続部であるボンディングボール部の直
上部を被覆しないようにゲル状乃至ゴム状の液状樹脂に
て該半導体素子表面全体に薄膜を形成し、その後メモリ
ー回路の能動域上にα線遮へい層を形成したことを特徴
とする。
導体メモリーにおいて、外部との電気的接続をとるため
のボンディングを行なった後に、ボンディングワイヤー
と半導体素子の接続部であるボンディングボール部の直
上部を被覆しないようにゲル状乃至ゴム状の液状樹脂に
て該半導体素子表面全体に薄膜を形成し、その後メモリ
ー回路の能動域上にα線遮へい層を形成したことを特徴
とする。
（発明の作用）
本発明によれば、ポンディングボール部以下の部分をゲ
ル状乃至ゴム状の低応力液状樹脂にて表面全体をコーテ
ィングしたことによシ、半導体素子へのストレスが無く
すことができ、かつ温度サイクル試験によるボンデイン
ワイヤーの破断を回避することが可能となる。その理由
としては半導体素子に膜厚を変えてコーティングした試
料を調査したところ、コーテイング膜がボンディングボ
ール真上部を被覆したものが％温度サイクル試験で不良
発生しやすく、ボンディングワイヤーの切れる箇所は大
部分が該ボンディングボール真上部であることを見出し
たからである。
ル状乃至ゴム状の低応力液状樹脂にて表面全体をコーテ
ィングしたことによシ、半導体素子へのストレスが無く
すことができ、かつ温度サイクル試験によるボンデイン
ワイヤーの破断を回避することが可能となる。その理由
としては半導体素子に膜厚を変えてコーティングした試
料を調査したところ、コーテイング膜がボンディングボ
ール真上部を被覆したものが％温度サイクル試験で不良
発生しやすく、ボンディングワイヤーの切れる箇所は大
部分が該ボンディングボール真上部であることを見出し
たからである。
またこの傾向は半導体素子へのストレスを低減できるゲ
ル状乃至ゴム状の樹脂の方が著しかった。
ル状乃至ゴム状の樹脂の方が著しかった。
またゲル状乃至ゴム状のコーティングは半田浸し等の急
激な熱ストレスでも界面の剥離を生じることが無く、耐
湿性の向上に効果があった。
激な熱ストレスでも界面の剥離を生じることが無く、耐
湿性の向上に効果があった。
さらにコーテイング後メモリー回路の能動域上にα線遮
へい層を形成したことによシα線によるソフトエラーの
防止もできる。
へい層を形成したことによシα線によるソフトエラーの
防止もできる。
（実施例）
次に本発明について図面を用いて説明する。
従来の半導体装置の断面図は第１図に示すように金や銀
メッキ等の施された半導体素子載置部を有するリードフ
レーム１に半導体メモリー素子２を金属ロー相等で接着
し、紀半導体メモリー素子２とリード部とをボンディン
グワイヤー３で接続した後、モールド樹脂４により封止
されていた。
メッキ等の施された半導体素子載置部を有するリードフ
レーム１に半導体メモリー素子２を金属ロー相等で接着
し、紀半導体メモリー素子２とリード部とをボンディン
グワイヤー３で接続した後、モールド樹脂４により封止
されていた。
このような構造の場合、モールド樹脂４と半導体メモリ
ー素子２とが直接接しているため、モールド樹脂４の熱
膨張や硬化収縮が大きい仁とが原因で半導体メモリー索
子２の特性が変動したり。
ー素子２とが直接接しているため、モールド樹脂４の熱
膨張や硬化収縮が大きい仁とが原因で半導体メモリー索
子２の特性が変動したり。
またモールド樹脂の密着性が乏しいことにより半田浸し
等の急激な熱ストレスによシ半導体メモリー素子２との
界面で剥離を起こし、耐湿性が低下する問題があった。
等の急激な熱ストレスによシ半導体メモリー素子２との
界面で剥離を起こし、耐湿性が低下する問題があった。
さらにモールド樹脂に通常７０ ｗｔ％配合されている
シリカ等の無機充填剤からはα線が放射され、半導体メ
モリー素子の能動域５に当たりた場合、ソフトエラーを
起こすことがあった。
シリカ等の無機充填剤からはα線が放射され、半導体メ
モリー素子の能動域５に当たりた場合、ソフトエラーを
起こすことがあった。
このような問題点を改善するため考えられたのが第２図
に示した従来例である。第２図は半導体メモリー素子１
２上にコーテイング膜１６を従来技術にて３０〜３００
μｍ被覆したものの断面図である。このような構造の場
合、上述の問題点は改善されるものの、温度サイクルの
ような環境試験により、ボンディング・ワイヤーが破断
する現象が起こる。この現象はモールド樹脂１４とコー
ディング膜１６との熱膨張差によるストレスがボンディ
ング・ワイヤー１３の引張り強度の弱くなるボンディン
グボールの真上部１７を引張シ、その際に強度の弱いコ
ーテイング膜では該ポンディグワイヤーの直上部１７を
被覆しても破断を防止しきれないことが原因と考えられ
る。
に示した従来例である。第２図は半導体メモリー素子１
２上にコーテイング膜１６を従来技術にて３０〜３００
μｍ被覆したものの断面図である。このような構造の場
合、上述の問題点は改善されるものの、温度サイクルの
ような環境試験により、ボンディング・ワイヤーが破断
する現象が起こる。この現象はモールド樹脂１４とコー
ディング膜１６との熱膨張差によるストレスがボンディ
ング・ワイヤー１３の引張り強度の弱くなるボンディン
グボールの真上部１７を引張シ、その際に強度の弱いコ
ーテイング膜では該ポンディグワイヤーの直上部１７を
被覆しても破断を防止しきれないことが原因と考えられ
る。
以上説明したように従来技術では信頼性上の大きな欠点
が多数あった。
が多数あった。
これに対して本発明によ・る半導体装置の一実施例は第
３図に示すように、ワイヤーボンディング済の半導体メ
モリー素子２２上にゲル状乃至ゴム状の低応力液状樹脂
の薄膜２６をコーティングしである。その膜厚はボンデ
ィングボールの直上部２７を被機しなければ良いが、調
査の結果５〜１５μｍ程度が使い易かった。また材質と
してはゲル状シリコーン樹脂がストレスの低減の意味か
らも最も好ましい結果が得られたが、本発明の内容を限
定するものではない。
３図に示すように、ワイヤーボンディング済の半導体メ
モリー素子２２上にゲル状乃至ゴム状の低応力液状樹脂
の薄膜２６をコーティングしである。その膜厚はボンデ
ィングボールの直上部２７を被機しなければ良いが、調
査の結果５〜１５μｍ程度が使い易かった。また材質と
してはゲル状シリコーン樹脂がストレスの低減の意味か
らも最も好ましい結果が得られたが、本発明の内容を限
定するものではない。
続いてメモリー素子回路の能動域２５上にα線遮へい層
２８を設け、モールド樹脂封止しである。
２８を設け、モールド樹脂封止しである。
該αｍ遮へい層２８はボンディングワイヤー２３を変形
させることが無く、かつ能動域２５を完全に遮へいして
おシ、さらにα線を元号に阻止できる厚さであればいか
なる形状、大きさ、厚さであっても限定されることはな
い。
させることが無く、かつ能動域２５を完全に遮へいして
おシ、さらにα線を元号に阻止できる厚さであればいか
なる形状、大きさ、厚さであっても限定されることはな
い。
また材質についてはα線発生量の少ない材料であれば有
機材料、無機材料を問わず限定されることはない。
機材料、無機材料を問わず限定されることはない。
なお検討の結果厚さ３０μ以上の／リコーン・ゴム、厚
さ３０μ以上のポリイミドフィルムなどの有機系の材料
が取シ扱い易く、また純度が高くα線量も少ないため、
好ましいものであった。
さ３０μ以上のポリイミドフィルムなどの有機系の材料
が取シ扱い易く、また純度が高くα線量も少ないため、
好ましいものであった。
α線遮へい膜の形成方法は薄膜のコーテイング膜をディ
スペンサー等で滴下した後、硬化前に遮へい膜を貼り付
は同時に硬化させても良いし、別工程にて接着剤等で貼
り付けても良い。
スペンサー等で滴下した後、硬化前に遮へい膜を貼り付
は同時に硬化させても良いし、別工程にて接着剤等で貼
り付けても良い。
（発明の効果）
以上詳述したように本発明の一実施例の新規な半導体装
置では温度サイクル性、樹脂の応力による特性変動、半
田浸し等による耐湿性劣化、α線によるリフトエラー等
の諸問題を一度に解決でき、その効果は非常に大きいも
のである。
置では温度サイクル性、樹脂の応力による特性変動、半
田浸し等による耐湿性劣化、α線によるリフトエラー等
の諸問題を一度に解決でき、その効果は非常に大きいも
のである。
第１図及び第２図は従来の半導体装置の断面図であシ、
第３図は本発明による半導体装置の一実施例を示す断面
図である。 なお図において１．１１．２１・・・・・・リードフレ
ム、２，１２．２２・・・・・・半導体メモリー素子、
３゜１３．２３・・・・・・ボンディング・ワイヤー、
４，１４゜２４・・・・・・モールド樹脂、５，１５．
２５・・・・・・メモリー回路の能動域、１６・・・・
・・従来技術におけるコーティング膜、１７．２７・・
・・・・ボンデインボールボール：直上部、２６・・・
・・・ゲル状乃至ゴム状のコーティング薄膜、２８・・
・・・・αｌｆｉ！遮へい層を各々示す。 第１図 ＋２図 第３図
第３図は本発明による半導体装置の一実施例を示す断面
図である。 なお図において１．１１．２１・・・・・・リードフレ
ム、２，１２．２２・・・・・・半導体メモリー素子、
３゜１３．２３・・・・・・ボンディング・ワイヤー、
４，１４゜２４・・・・・・モールド樹脂、５，１５．
２５・・・・・・メモリー回路の能動域、１６・・・・
・・従来技術におけるコーティング膜、１７．２７・・
・・・・ボンデインボールボール：直上部、２６・・・
・・・ゲル状乃至ゴム状のコーティング薄膜、２８・・
・・・・αｌｆｉ！遮へい層を各々示す。 第１図 ＋２図 第３図
Claims (1)
- 【特許請求の範囲】 （１〕 樹脂封止型半導体メモリーにおいて、外部との
電気的接続をとるためのボンディングを行なった後に、
ボンディングワイヤーと半導体素子との接続部のボンデ
ィングボールの直上部を被覆しないようにゲール状乃至
ゴム状の液状樹脂にて該半導体素子の表面に薄膜を形成
し、その後メモリー回路の能動域上にα線遮へい層を形
成したことを特徴とする半導体装置。 （２）該薄膜が５〜１５μＩｎ厚のゲル状乃至ゴム状シ
リコーン樹脂で形成されていることを特徴とする特許請
求の範囲第（１）項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59033456A JPS60178651A (ja) | 1984-02-24 | 1984-02-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59033456A JPS60178651A (ja) | 1984-02-24 | 1984-02-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60178651A true JPS60178651A (ja) | 1985-09-12 |
Family
ID=12387037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59033456A Pending JPS60178651A (ja) | 1984-02-24 | 1984-02-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60178651A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5866953A (en) * | 1996-05-24 | 1999-02-02 | Micron Technology, Inc. | Packaged die on PCB with heat sink encapsulant |
| US6117797A (en) * | 1998-09-03 | 2000-09-12 | Micron Technology, Inc. | Attachment method for heat sinks and devices involving removal of misplaced encapsulant |
| US6297960B1 (en) | 1998-06-30 | 2001-10-02 | Micron Technology, Inc. | Heat sink with alignment and retaining features |
| US6297548B1 (en) | 1998-06-30 | 2001-10-02 | Micron Technology, Inc. | Stackable ceramic FBGA for high thermal applications |
| US6326687B1 (en) | 1998-09-01 | 2001-12-04 | Micron Technology, Inc. | IC package with dual heat spreaders |
-
1984
- 1984-02-24 JP JP59033456A patent/JPS60178651A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6617684B2 (en) | 1996-05-24 | 2003-09-09 | Micron Technology, Inc. | Packaged die on PCB with heat sink encapsulant |
| US5866953A (en) * | 1996-05-24 | 1999-02-02 | Micron Technology, Inc. | Packaged die on PCB with heat sink encapsulant |
| US6853069B2 (en) | 1996-05-24 | 2005-02-08 | Micron Technology, Inc. | Packaged die on PCB with heat sink encapsulant and methods |
| US6534858B2 (en) | 1996-05-24 | 2003-03-18 | Micron Technology, Inc. | Assembly and methods for packaged die on pcb with heat sink encapsulant |
| US7285442B2 (en) | 1998-06-30 | 2007-10-23 | Micron Technology, Inc. | Stackable ceramic FBGA for high thermal applications |
| US6858926B2 (en) | 1998-06-30 | 2005-02-22 | Micron Technology, Inc. | Stackable ceramic FBGA for high thermal applications |
| US6297960B1 (en) | 1998-06-30 | 2001-10-02 | Micron Technology, Inc. | Heat sink with alignment and retaining features |
| US6297548B1 (en) | 1998-06-30 | 2001-10-02 | Micron Technology, Inc. | Stackable ceramic FBGA for high thermal applications |
| US6760224B2 (en) | 1998-06-30 | 2004-07-06 | Micron Technology, Inc. | Heat sink with alignment and retaining features |
| US6650007B2 (en) | 1998-06-30 | 2003-11-18 | Micron Technology, Inc. | Stackable ceramic fbga for high thermal applications |
| US6525943B2 (en) | 1998-06-30 | 2003-02-25 | Micron Technology, Inc. | Heat sink with alignment and retaining features |
| US6326687B1 (en) | 1998-09-01 | 2001-12-04 | Micron Technology, Inc. | IC package with dual heat spreaders |
| US6518098B2 (en) | 1998-09-01 | 2003-02-11 | Micron Technology, Inc. | IC package with dual heat spreaders |
| US6765291B2 (en) | 1998-09-01 | 2004-07-20 | Micron Technology, Inc. | IC package with dual heat spreaders |
| US6920688B2 (en) | 1998-09-01 | 2005-07-26 | Micron Technology, Inc. | Method for a semiconductor assembly having a semiconductor die with dual heat spreaders |
| US6596565B1 (en) | 1998-09-03 | 2003-07-22 | Micron Technology, Inc. | Chip on board and heat sink attachment methods |
| US6451709B1 (en) | 1998-09-03 | 2002-09-17 | Micron Technology, Inc. | Methodology of removing misplaced encapsulant for attachment of heat sinks in a chip on board package |
| US6806567B2 (en) | 1998-09-03 | 2004-10-19 | Micron Technology, Inc. | Chip on board with heat sink attachment and assembly |
| US6432840B1 (en) | 1998-09-03 | 2002-08-13 | Micron Technology, Inc. | Methodology of removing misplaced encapsulant for attachment of heat sinks in a chip on board package |
| US6229204B1 (en) | 1998-09-03 | 2001-05-08 | Micron Technology, Inc. | Chip on board with heat sink attachment |
| US6117797A (en) * | 1998-09-03 | 2000-09-12 | Micron Technology, Inc. | Attachment method for heat sinks and devices involving removal of misplaced encapsulant |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6249741B2 (ja) | ||
| KR20050071637A (ko) | 광 센서 패키지 | |
| JPS60178651A (ja) | 半導体装置 | |
| TW200522292A (en) | Chip package sturcture | |
| JP2501953B2 (ja) | 半導体装置 | |
| JPS61230344A (ja) | 樹脂封止型半導体装置 | |
| JPS5922349A (ja) | 半導体装置 | |
| JPS6175549A (ja) | 半導体素子を含む電子回路及びその製造方法 | |
| JPS61102758A (ja) | 樹脂封止型半導体装置 | |
| JPS5893359A (ja) | 半導体装置 | |
| JPS6214100B2 (ja) | ||
| JPH0590448A (ja) | 混成集積回路 | |
| JPH1187572A (ja) | 樹脂封止半導体装置およびその製造方法 | |
| JPH0745960Y2 (ja) | 樹脂封止型半導体装置 | |
| JPS61184834A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH05175375A (ja) | 樹脂封止型半導体装置 | |
| JPS598362A (ja) | 半導体装置 | |
| JPS58124251A (ja) | 樹脂封止形半導体装置 | |
| JPS60119765A (ja) | 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム | |
| JPS5988854A (ja) | 半導体装置 | |
| JPH0637221A (ja) | 樹脂封止型半導体装置 | |
| JPS6334965A (ja) | 樹脂封止型半導体装置 | |
| JP2860945B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JPH0720924Y2 (ja) | 半導体装置 | |
| JPS60140832A (ja) | 半導体装置 |