JPS6110980B2 - - Google Patents
Info
- Publication number
- JPS6110980B2 JPS6110980B2 JP52067045A JP6704577A JPS6110980B2 JP S6110980 B2 JPS6110980 B2 JP S6110980B2 JP 52067045 A JP52067045 A JP 52067045A JP 6704577 A JP6704577 A JP 6704577A JP S6110980 B2 JPS6110980 B2 JP S6110980B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor substrate
- moat
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000004065 semiconductor Substances 0.000 claims description 40
- 239000011521 glass Substances 0.000 claims description 23
- 229910000679 solder Inorganic materials 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 238000005219 brazing Methods 0.000 claims 1
- 230000002265 prevention Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 18
- 239000008188 pellet Substances 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 230000008569 process Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 2
- -1 molybdenum Chemical compound 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910000807 Ga alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical compound [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置に係り、特にマウント歪の
少ないガラスパツシベーシヨン形半導体装置に関
する。
少ないガラスパツシベーシヨン形半導体装置に関
する。
サイリスタ、トランジスタ等の半導体装置のパ
ツシベーシヨンにガラスを用いることは、耐熱性
や耐湿性を向上させるのに有効であり、また組立
工程の著るしい合理化が可能であることから近年
特に注目されている。
ツシベーシヨンにガラスを用いることは、耐熱性
や耐湿性を向上させるのに有効であり、また組立
工程の著るしい合理化が可能であることから近年
特に注目されている。
このようなガラスパツシベーシヨン構造の半導
体装置を製造する場合、一般に半導体基板の一表
面側に内面にPN接合端が露出するモート部を形
成し、このモート部内に被覆用ガラスを充填して
半導体基板のPN接合露出部を比較的厚いガラス
層で覆うパツシベーシヨン方法が採られている。
体装置を製造する場合、一般に半導体基板の一表
面側に内面にPN接合端が露出するモート部を形
成し、このモート部内に被覆用ガラスを充填して
半導体基板のPN接合露出部を比較的厚いガラス
層で覆うパツシベーシヨン方法が採られている。
第１図はこのようなガラスパツシベーシヨンを
採用した半導体装置の一例としてサイリスタを示
すもので、１が半導体基板でこの基板１は例えば
Ｎ形エミツタ領域２、Ｐ形ベース領域３、Ｎ形ベ
ース領域４、Ｐ形エミツタ領域５からなるサイリ
スタ素子を含んでいる。そして基板１の表面には
モート部６が形成されこの内部に被覆用ガラスが
充填されてパツシベーシヨン用ガラス層７が形成
されている。このガラス層７は、モート部６の内
部に終端する２つのPN接合J1，J2の各終端部分
をおおつている。
採用した半導体装置の一例としてサイリスタを示
すもので、１が半導体基板でこの基板１は例えば
Ｎ形エミツタ領域２、Ｐ形ベース領域３、Ｎ形ベ
ース領域４、Ｐ形エミツタ領域５からなるサイリ
スタ素子を含んでいる。そして基板１の表面には
モート部６が形成されこの内部に被覆用ガラスが
充填されてパツシベーシヨン用ガラス層７が形成
されている。このガラス層７は、モート部６の内
部に終端する２つのPN接合J1，J2の各終端部分
をおおつている。
ところでこのようにガラスパツシベーシヨンを
行つた場合には、ガラス層７のガラス材料と半導
体基板１の構成材料例えばシリコンとの間の熱膨
脹係数の差により上記ガラス層７およびシリコン
基板１に歪が加わるのは避けることができない。
このようなシリコン基板１をソルダ層８Ａ，８Ｂ
を介して金属ステム９にマウントしようとする
と、さらにシリコン基板１と金属ステム９との間
の熱膨脹係数の差によりシリコン基板１はより一
層大きな歪を受けることになる。
行つた場合には、ガラス層７のガラス材料と半導
体基板１の構成材料例えばシリコンとの間の熱膨
脹係数の差により上記ガラス層７およびシリコン
基板１に歪が加わるのは避けることができない。
このようなシリコン基板１をソルダ層８Ａ，８Ｂ
を介して金属ステム９にマウントしようとする
と、さらにシリコン基板１と金属ステム９との間
の熱膨脹係数の差によりシリコン基板１はより一
層大きな歪を受けることになる。
このような歪は半導体装置組立工程において低
減するように充分検討しなければならない事項で
あるが、とりわけ、ガラスパツシベーシヨン形半
導体装置の組立においては、既に上述のようにガ
ラス層７とシリコン基板１との間に比較的大きな
歪が存在しているために特にマウント工程での歪
の低減については充分に考慮しなければならな
い。
減するように充分検討しなければならない事項で
あるが、とりわけ、ガラスパツシベーシヨン形半
導体装置の組立においては、既に上述のようにガ
ラス層７とシリコン基板１との間に比較的大きな
歪が存在しているために特にマウント工程での歪
の低減については充分に考慮しなければならな
い。
このような歪が大きくなると、シリコン基板１
の特にPN接合が終端するモート部６において亀
裂やガラス７の割れが発生して著るしい耐圧歩留
の低下が見られ、また半導体装置の信頼性が著し
く低減するという欠点が生ずる。
の特にPN接合が終端するモート部６において亀
裂やガラス７の割れが発生して著るしい耐圧歩留
の低下が見られ、また半導体装置の信頼性が著し
く低減するという欠点が生ずる。
従来、上記のようなマウント工程における歪低
減のためには、第１の方法として、上記シリコン
基板１と金属ステム９と間に熱膨脹係数がシリコ
ンに近い例えばモリブデンを介在させてマウント
する方法が提案された。また第２の方法として、
ソルダ層として半田合金等のソフトメタルを用
い、しかも可能な限りその厚さを大にしてソルダ
により歪を緩和させるような方法が提案された。
減のためには、第１の方法として、上記シリコン
基板１と金属ステム９と間に熱膨脹係数がシリコ
ンに近い例えばモリブデンを介在させてマウント
する方法が提案された。また第２の方法として、
ソルダ層として半田合金等のソフトメタルを用
い、しかも可能な限りその厚さを大にしてソルダ
により歪を緩和させるような方法が提案された。
しかしながら上記したようないずれの方法も充
分ではなく、第１および第２の方法を施してもそ
の歪のために、シリコン基板１のサイズは５〜６
mm角位まで制限されるようになる。
分ではなく、第１および第２の方法を施してもそ
の歪のために、シリコン基板１のサイズは５〜６
mm角位まで制限されるようになる。
特に第１の方法は工程が繁雑になると同時に、
材料費がかさむためコスト上昇は避けられない。
材料費がかさむためコスト上昇は避けられない。
また第２の方法においては、熱放散および熱疲
労の点で問題があつた。
労の点で問題があつた。
従つて従来においてはマウント歪の問題を完全
に解決することはできなかつた。
に解決することはできなかつた。
本発明は上記した従来技術の欠点を除去するた
めなされたものでその目的とするところは、マウ
ント歪が著しく低減された半導体装置を提供する
ことにある。
めなされたものでその目的とするところは、マウ
ント歪が著しく低減された半導体装置を提供する
ことにある。
本発明は、ガラスパツシベーシヨン形半導体装
置の組立における半導体基板のマウント後の湾曲
状態を詳細に調査した結果マウント歪は特に基板
の周辺部に集中して加わることを発見し、これに
基きマウント工程においては特に上記周辺部の特
定領域のみは金属ステム面に接着されないような
構造になすことによりマウント歪を緩和するよう
にするものである。ここで、基板周辺部の「特定
領域」とは、モート部の外周に対向する部分をこ
えて半径方向内方に広がるような基板周辺部分を
指している。
置の組立における半導体基板のマウント後の湾曲
状態を詳細に調査した結果マウント歪は特に基板
の周辺部に集中して加わることを発見し、これに
基きマウント工程においては特に上記周辺部の特
定領域のみは金属ステム面に接着されないような
構造になすことによりマウント歪を緩和するよう
にするものである。ここで、基板周辺部の「特定
領域」とは、モート部の外周に対向する部分をこ
えて半径方向内方に広がるような基板周辺部分を
指している。
以下図面を参照して本発明の実施例を説明す
る。第２図は本発明による半導体装置の製造工程
を示すもので、先ず第２図Ａのようにシリコン基
板１に拡散等の必要な手段を施して例えばＮ形エ
ミツタ領域２、Ｐ形ベース領域３、Ｎ形ベース領
域４およびＰ形エミツタ領域５を形成する。そし
て表面は絶縁物層１７例えばSiO2層で覆う。次
に基板１の一表面側にモート部６を形成し、この
内部にガラス粉末を充填後、焼付けてパツシベー
シヨン用ガラス層７を形成する。次に基板１の他
表面側に例えば格子状に切欠部１０を周知のフオ
トエツチング法等により形成する。そして切欠部
１０表面を絶縁物層１７例えばSiO2層で覆うこ
とが好ましい。この切欠部１０は後のマウント工
程においてソルダの付着を防止するように働く。
特にこの凹状切欠部１０は、基板の厚さを減少し
た形で形成されているので、基板とステム面との
間で毛細管現象によりソルダが横方向にぬれ広が
り基板１の側面にまで付着するのを阻止できる点
で有益である。次に、基板の一表面側にアルミニ
ユウム等を蒸着することによりカソード電極１
１、ゲート電極１２を形成し、同様に他表面側に
も上記切欠部１０を含む全面に金を主成分とする
材料１３例えば金一ガリウム合金電極１３を形成
する。ただし上記切欠部１０に絶縁物１７を形成
した場合には切欠部１０表面は除いて形成する。
る。第２図は本発明による半導体装置の製造工程
を示すもので、先ず第２図Ａのようにシリコン基
板１に拡散等の必要な手段を施して例えばＮ形エ
ミツタ領域２、Ｐ形ベース領域３、Ｎ形ベース領
域４およびＰ形エミツタ領域５を形成する。そし
て表面は絶縁物層１７例えばSiO2層で覆う。次
に基板１の一表面側にモート部６を形成し、この
内部にガラス粉末を充填後、焼付けてパツシベー
シヨン用ガラス層７を形成する。次に基板１の他
表面側に例えば格子状に切欠部１０を周知のフオ
トエツチング法等により形成する。そして切欠部
１０表面を絶縁物層１７例えばSiO2層で覆うこ
とが好ましい。この切欠部１０は後のマウント工
程においてソルダの付着を防止するように働く。
特にこの凹状切欠部１０は、基板の厚さを減少し
た形で形成されているので、基板とステム面との
間で毛細管現象によりソルダが横方向にぬれ広が
り基板１の側面にまで付着するのを阻止できる点
で有益である。次に、基板の一表面側にアルミニ
ユウム等を蒸着することによりカソード電極１
１、ゲート電極１２を形成し、同様に他表面側に
も上記切欠部１０を含む全面に金を主成分とする
材料１３例えば金一ガリウム合金電極１３を形成
する。ただし上記切欠部１０に絶縁物１７を形成
した場合には切欠部１０表面は除いて形成する。
次いで第２図Ａの一点鎖線に示すように上記切
欠部１０に沿つてダイヤモンドカツタにより基板
１を切断して第２図Ｂのような個々のペレツトに
分離する。この段階におけるペレツトサイズは厚
さ200μｍ、長さは2.0mm角であり、またモート部
６の巾は200μｍ、深さ50μｍ、ガラス７の厚さ
はモート部６の底部で20μｍである。さらに切欠
部１０のサイズは、横方向寸法ｘ＝250μｍ、縦
方向（厚さ方向）寸法ｔ＝10μｍであり、特に寸
法ｘは、モート部６からペレツト側端部までの距
離ｙより大きくなるように選ばれている。このよ
うに、ペレツト状基板１の裏面においてその外周
部がモート部６の外周に対向する部分をこえて半
径方向内方に広がるように欠除した形になつてい
るのが本発明の主要な特徴である。
欠部１０に沿つてダイヤモンドカツタにより基板
１を切断して第２図Ｂのような個々のペレツトに
分離する。この段階におけるペレツトサイズは厚
さ200μｍ、長さは2.0mm角であり、またモート部
６の巾は200μｍ、深さ50μｍ、ガラス７の厚さ
はモート部６の底部で20μｍである。さらに切欠
部１０のサイズは、横方向寸法ｘ＝250μｍ、縦
方向（厚さ方向）寸法ｔ＝10μｍであり、特に寸
法ｘは、モート部６からペレツト側端部までの距
離ｙより大きくなるように選ばれている。このよ
うに、ペレツト状基板１の裏面においてその外周
部がモート部６の外周に対向する部分をこえて半
径方向内方に広がるように欠除した形になつてい
るのが本発明の主要な特徴である。
次に第２図Ｃのように、予めその表面に金から
なるソルダ層８Ｂを約１μｍの厚さにメツキした
銅ステム９を用意し、その表面上に金を主成分と
するソルダ層８Ｂ，１３を介して、詳しくは金一
シリコン共晶合金を介して上記ペレツト状基板１
をその他表面側でマウントする。次いでペレツト
状基板上の電極とこれに対応したリード部１４と
の間を金等の細線１５により接続した後、樹脂層
１６によりモールドすることによりサイリスタが
完成される。
なるソルダ層８Ｂを約１μｍの厚さにメツキした
銅ステム９を用意し、その表面上に金を主成分と
するソルダ層８Ｂ，１３を介して、詳しくは金一
シリコン共晶合金を介して上記ペレツト状基板１
をその他表面側でマウントする。次いでペレツト
状基板上の電極とこれに対応したリード部１４と
の間を金等の細線１５により接続した後、樹脂層
１６によりモールドすることによりサイリスタが
完成される。
以上のような本実施例による構造によれば、ペ
レツト周辺部は除かれて切欠部が形成されるため
ペレツトマウント工程においてはこの部分のマウ
ントは避けられるので大部分のマウント歪が防止
でき著るしく低減される。その結果マウント工程
で耐圧歩留の低下は見られず、また熱サイクル試
験等を含む全ての信頼性試験でも全く問題はなか
つた。
レツト周辺部は除かれて切欠部が形成されるため
ペレツトマウント工程においてはこの部分のマウ
ントは避けられるので大部分のマウント歪が防止
でき著るしく低減される。その結果マウント工程
で耐圧歩留の低下は見られず、また熱サイクル試
験等を含む全ての信頼性試験でも全く問題はなか
つた。
本実施例のように切欠部を設けないでマウント
した場合には、耐圧は著しく低下するのが見られ
た。すなわちそのようにして組み立てられた半導
体装置はほとんどのものがシヨート不良を示し
た。これらの装置のペレツトを詳細に観察する
と、ペレツトの周辺部に亀裂が生じてモート部６
にまで達し、モート部６のガラス層７にも亀裂が
及んでいるのが見られた。
した場合には、耐圧は著しく低下するのが見られ
た。すなわちそのようにして組み立てられた半導
体装置はほとんどのものがシヨート不良を示し
た。これらの装置のペレツトを詳細に観察する
と、ペレツトの周辺部に亀裂が生じてモート部６
にまで達し、モート部６のガラス層７にも亀裂が
及んでいるのが見られた。
第３図は上記実施例に基く半導体装置の特性を
示すグラフで横軸は切欠部１０の横方向の寸法ｘ
を示し、縦軸は耐圧低下頻度を示している。この
グラフから明らかなように、切欠部の寸法を大に
する程耐圧低下を防止できるのが理解される。な
おグラフ上でｙはモート部の端からペレツト端ま
での寸法を示しており、本実施例の場合20μｍで
あり上記切欠部の寸法ｘがｙよりも大になると著
るしい効果が得られることを意味している。
示すグラフで横軸は切欠部１０の横方向の寸法ｘ
を示し、縦軸は耐圧低下頻度を示している。この
グラフから明らかなように、切欠部の寸法を大に
する程耐圧低下を防止できるのが理解される。な
おグラフ上でｙはモート部の端からペレツト端ま
での寸法を示しており、本実施例の場合20μｍで
あり上記切欠部の寸法ｘがｙよりも大になると著
るしい効果が得られることを意味している。
第４図はまたペレツトの湾曲状態を示すグラフ
で横軸は切欠部の横方向の寸法ｘを示し、縦軸は
曲率半径を示している。寸法ｘを寸法ｙよりも大
にする程ペレツトの反りは小さくなることが理解
される。
で横軸は切欠部の横方向の寸法ｘを示し、縦軸は
曲率半径を示している。寸法ｘを寸法ｙよりも大
にする程ペレツトの反りは小さくなることが理解
される。
第５図は上記寸法ｙの値を150μｍに形成した
場合の耐圧低下頻度を示し、第６図はこの場合の
ペレツトの湾曲状態を示すものである。いずれに
おいても上記同様寸法ｘを寸法ｙよりも大にする
と著しい効果が得られる。
場合の耐圧低下頻度を示し、第６図はこの場合の
ペレツトの湾曲状態を示すものである。いずれに
おいても上記同様寸法ｘを寸法ｙよりも大にする
と著しい効果が得られる。
第７図は本発明の他の実施例を示すもので、第
２図Ｂに対応したペレツト構造を示す。この実施
例においてはペレツト周辺部には何ら凹状切欠部
は設けず、その代りに切欠部に対応した位置にソ
ルダ付着を防止するような絶縁物層１７例えば
SiO2，Si3N4，Al2O3などからなる層を付着する
ようにしたものである。この例の装置でも前述の
ｘ＞ｙの条件が満足されている。
２図Ｂに対応したペレツト構造を示す。この実施
例においてはペレツト周辺部には何ら凹状切欠部
は設けず、その代りに切欠部に対応した位置にソ
ルダ付着を防止するような絶縁物層１７例えば
SiO2，Si3N4，Al2O3などからなる層を付着する
ようにしたものである。この例の装置でも前述の
ｘ＞ｙの条件が満足されている。
この実施例によるペレツトを用いてもマウント
工程においては絶縁物層１７にはソルダは付着し
ないので、その部分のマウントは避けられるので
実質的に切欠部を設けた場合と同様な効果が得ら
れる。
工程においては絶縁物層１７にはソルダは付着し
ないので、その部分のマウントは避けられるので
実質的に切欠部を設けた場合と同様な効果が得ら
れる。
以上説明して明らかなように本発明によれば、
半導体基板（ペレツト）のマウントすべき表面側
の周辺部の特定領域にソルダの付着を防止するよ
うな手段を設けることにより、マウント歪の大部
分を避けることができるようになり、耐圧低下が
少なくかつ信頼性の高い半導体装置が得られるよ
うになつた。
半導体基板（ペレツト）のマウントすべき表面側
の周辺部の特定領域にソルダの付着を防止するよ
うな手段を設けることにより、マウント歪の大部
分を避けることができるようになり、耐圧低下が
少なくかつ信頼性の高い半導体装置が得られるよ
うになつた。
本発明によればマウント歪の緩和ができるだけ
でなく、マウントに際してソルダがペレツト周囲
にまわり込むのを防止することもできるのでシヨ
ート防止にも有効である。この効果はマウント面
との接着を阻止するために凹状切欠部を設けた場
合に特に顕著である。
でなく、マウントに際してソルダがペレツト周囲
にまわり込むのを防止することもできるのでシヨ
ート防止にも有効である。この効果はマウント面
との接着を阻止するために凹状切欠部を設けた場
合に特に顕著である。
また本実施例においては特にサイリスタの場合
に例をあげて説明したが、本発明は、何ら特定の
半導体装置に限定されることなくその他のトラン
ジスタなどの半導体装置に対しても同様に適用で
きることは明らかである。もつとも、上述したよ
うにモート部に終端するPN接合をいくつか含ん
でいるサイリスタに本発明を適用した場合には本
発明の効果ないし利点が特に顕著である。
に例をあげて説明したが、本発明は、何ら特定の
半導体装置に限定されることなくその他のトラン
ジスタなどの半導体装置に対しても同様に適用で
きることは明らかである。もつとも、上述したよ
うにモート部に終端するPN接合をいくつか含ん
でいるサイリスタに本発明を適用した場合には本
発明の効果ないし利点が特に顕著である。
第１図は従来の半導体装置を示す断面図、第２
図Ａ乃至Ｃは本発明の一実施例による半導体装置
の製法を工程順に示す断面図、第３図乃至第６図
はいずれも本発明の一実施例による半導体装置の
特性を示すグラフ、第７図は本発明の他の実施例
による半導体装置を示す断面図である。 １…半導体基板、６…モート部、７…ガラス
層、８Ａ，８Ｂ，１３…ソルダ層、９…金属ステ
ム、１０…切欠部、１４…リード部、１５…細
線、１６…樹脂層、１７…絶縁物層、ｘ…切欠部
１０の横方向寸法、ｔ…切欠部１０の縦方向寸
法、ｙ…モート部６の端から半導体基板１の外端
までの寸法。
図Ａ乃至Ｃは本発明の一実施例による半導体装置
の製法を工程順に示す断面図、第３図乃至第６図
はいずれも本発明の一実施例による半導体装置の
特性を示すグラフ、第７図は本発明の他の実施例
による半導体装置を示す断面図である。 １…半導体基板、６…モート部、７…ガラス
層、８Ａ，８Ｂ，１３…ソルダ層、９…金属ステ
ム、１０…切欠部、１４…リード部、１５…細
線、１６…樹脂層、１７…絶縁物層、ｘ…切欠部
１０の横方向寸法、ｔ…切欠部１０の縦方向寸
法、ｙ…モート部６の端から半導体基板１の外端
までの寸法。
Claims (1)
- 【特許請求の範囲】 １ 一表面側にモート部が形成されてこの内部に
被覆用ガラスが充填されかつ他表面側に前記モー
ト部の外周に対向する部分をこえて内方に広がる
ソルダ付着阻止部が形成された半導体基板と、こ
の半導体基板を電気的および機械的に支持するた
めの金属ステムと、上記半導体基板の他表面を金
属ステムに接着するためのソルダ層とを含んでな
ることを特徴とする半導体装置。 ２ 特許請求の範囲第１項に記載の半導体装置に
おいて、上記半導体基板がシリコンからなり、上
記金属ステムが銅からなり、上記ソルダ層が金を
主成分とするろう材からなることを特徴とする半
導体装置。 ３ 特許請求の範囲第１項に記載の半導体装置に
おいて、上記ソルダ付着阻止部が上記半導体基板
の厚さを部分に減少するように形成された切欠部
を含んでなることを特徴とする半導体装置。 ４ 特許請求の範囲第１項に記載の半導体装置に
おいて、上記半導体基板内には上部モート部に終
端するPN接合を有するサイリスタ素子が形成さ
れてなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6704577A JPS542069A (en) | 1977-06-07 | 1977-06-07 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6704577A JPS542069A (en) | 1977-06-07 | 1977-06-07 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS542069A JPS542069A (en) | 1979-01-09 |
| JPS6110980B2 true JPS6110980B2 (ja) | 1986-04-01 |
Family
ID=13333473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6704577A Granted JPS542069A (en) | 1977-06-07 | 1977-06-07 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS542069A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0722076U (ja) * | 1993-09-16 | 1995-04-21 | 川崎重工業株式会社 | ロータリピストンポンプ |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57181133A (en) * | 1981-04-30 | 1982-11-08 | Nec Home Electronics Ltd | Semiconductor device |
| JPS57202779A (en) * | 1981-06-08 | 1982-12-11 | Toshiba Corp | Semiconductor device |
-
1977
- 1977-06-07 JP JP6704577A patent/JPS542069A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0722076U (ja) * | 1993-09-16 | 1995-04-21 | 川崎重工業株式会社 | ロータリピストンポンプ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS542069A (en) | 1979-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3339274A (en) | Top contact for surface protected semiconductor devices | |
| US3591839A (en) | Micro-electronic circuit with novel hermetic sealing structure and method of manufacture | |
| US3952404A (en) | Beam lead formation method | |
| US4996586A (en) | Crimp-type semiconductor device having non-alloy structure | |
| US7368815B2 (en) | Semiconductor device which prevents light from entering therein | |
| US20070025684A1 (en) | Connection Structure Semiconductor Chip and Electronic Component Including the Connection Structure and Methods for Producing the Connection Structure | |
| US4141135A (en) | Semiconductor process using lapped substrate and lapped low resistivity semiconductor carrier | |
| WO2016189643A1 (ja) | 半導体装置の製造方法 | |
| JP2956786B2 (ja) | 合成ハイブリッド半導体ストラクチャ | |
| CN108346700B (zh) | 半导体装置及其制造方法 | |
| JPS6110980B2 (ja) | ||
| JP2687017B2 (ja) | ショットキバリア半導体装置 | |
| US3292056A (en) | Thermally stable semiconductor device with an intermediate plate for preventing flashover | |
| JP3261912B2 (ja) | バンプ付き半導体装置およびその製造方法 | |
| CN1983573B (zh) | 半导体器件及其制造方法 | |
| US10950566B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| JP7149907B2 (ja) | 半導体装置および半導体素子 | |
| JP3882648B2 (ja) | 半導体装置およびその製造方法 | |
| US4171528A (en) | Solderable zener diode | |
| US4609936A (en) | Semiconductor chip with direct-bonded external leadframe | |
| JPH05218454A (ja) | 半導体装置 | |
| US3353073A (en) | Magnesium-aluminum alloy contacts for semiconductor devices | |
| JPH0786484A (ja) | 樹脂封止型半導体装置 | |
| US3068383A (en) | Electric semiconductor device | |
| JPS6325507B2 (ja) |