JPS6325507B2 - - Google Patents
Info
- Publication number
- JPS6325507B2 JPS6325507B2 JP54125396A JP12539679A JPS6325507B2 JP S6325507 B2 JPS6325507 B2 JP S6325507B2 JP 54125396 A JP54125396 A JP 54125396A JP 12539679 A JP12539679 A JP 12539679A JP S6325507 B2 JPS6325507 B2 JP S6325507B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- sio
- barrier
- substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000004888 barrier function Effects 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- 230000035882 stress Effects 0.000 description 5
- 239000010936 titanium Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は大電力用シヨツトキーダイオードに関
する。
する。
シヨツトキーダイオードは第１図に示すように
例えばＰ型Si半導体基板（チツプ）１の一主面の
表面に形成したSiO2膜のごとき絶縁膜２の開口
部を通してＰ型Siとシヨツトキバリアをつくる金
属Ｗ膜３をSi表面に接合させ、このＷ膜上にTi、
Ag−Pd等の電極金属４を接続して第１電極とす
るとともにSi基板の他主面（P+層）５に第２の
電極を形成した構造を有する。このシヨツトキー
ダイオードの大電力化に伴ない、半導体チツプの
大型化が必要となるとバリア接合面を取囲む
SiO2膜２の面積も広くなるため、SiO2とSiチツ
プの熱膨張率の差異に基づくストレスも無視でき
ないほど大きくなり、このことがダイオードの動
作特性に相当の悪影響を及ぼし、設計値通りの電
気的特性が得られないことがあつた。又SiO2膜
自体が熱ストレスのためにき裂を生じて劣化する
おそれがあつた。また、比較的高い周波数（数Ｋ
〜数ＭHz）の帯域でシヨツトキーダイオードを使
用する場合には、シヨツトキーバリア周辺部に電
流が集中して実効的なシヨツトキーバリア面積が
小さくなり、順方向電圧降下の増大を招く欠点が
ある。
例えばＰ型Si半導体基板（チツプ）１の一主面の
表面に形成したSiO2膜のごとき絶縁膜２の開口
部を通してＰ型Siとシヨツトキバリアをつくる金
属Ｗ膜３をSi表面に接合させ、このＷ膜上にTi、
Ag−Pd等の電極金属４を接続して第１電極とす
るとともにSi基板の他主面（P+層）５に第２の
電極を形成した構造を有する。このシヨツトキー
ダイオードの大電力化に伴ない、半導体チツプの
大型化が必要となるとバリア接合面を取囲む
SiO2膜２の面積も広くなるため、SiO2とSiチツ
プの熱膨張率の差異に基づくストレスも無視でき
ないほど大きくなり、このことがダイオードの動
作特性に相当の悪影響を及ぼし、設計値通りの電
気的特性が得られないことがあつた。又SiO2膜
自体が熱ストレスのためにき裂を生じて劣化する
おそれがあつた。また、比較的高い周波数（数Ｋ
〜数ＭHz）の帯域でシヨツトキーダイオードを使
用する場合には、シヨツトキーバリア周辺部に電
流が集中して実効的なシヨツトキーバリア面積が
小さくなり、順方向電圧降下の増大を招く欠点が
ある。
本発明は上記した従来技術の欠点を取除くため
になされたものであり、その目的は大電力用シヨ
ツトキーダイオードのストレスによる電気的特性
及び信頼性の確保にある。
になされたものであり、その目的は大電力用シヨ
ツトキーダイオードのストレスによる電気的特性
及び信頼性の確保にある。
上記した目的を達成するため本発明は、第２
図、第２Ａ図を参照し半導体基板主面で表面絶縁
膜を複数の島２ａ，２ｂ……に分割し、各島ごと
に絶縁膜の開口部を通じてそれぞれシヨツトキバ
リア３ａ，３ｂ……を形成するとともに、各バリ
ア金属に共通に接続する電極４を設けたことを特
徴とする。
図、第２Ａ図を参照し半導体基板主面で表面絶縁
膜を複数の島２ａ，２ｂ……に分割し、各島ごと
に絶縁膜の開口部を通じてそれぞれシヨツトキバ
リア３ａ，３ｂ……を形成するとともに、各バリ
ア金属に共通に接続する電極４を設けたことを特
徴とする。
第３図ａ〜ｆは本発明によるシヨツトキーダイ
オードの製造プロセスをウエハ段階で示すもので
ある。
オードの製造プロセスをウエハ段階で示すもので
ある。
(a) 例えばP+型Si基板１を用意し、その一主面
上にＰ型エピタキシヤル層６を成長させ、表面
酸化してSiO2膜２を形成する。
上にＰ型エピタキシヤル層６を成長させ、表面
酸化してSiO2膜２を形成する。
(b) b′ホトエツチングによりSiO2膜を複数個の部
分２ａ，２ｂ，……に分割する。
分２ａ，２ｂ，……に分割する。
(c) 全面にリン処理を行なうことにより、SiO2
膜表面はリンガラス層７で覆われるとともに露
出するSi基板表面にｎ反転層８が形成される。
膜表面はリンガラス層７で覆われるとともに露
出するSi基板表面にｎ反転層８が形成される。
(d) d′コンタクト・ホトエツチングにより、分割
された各SiO2膜にコンタクト孔９ａ，９ｂ…
…をあける。このコンタクト孔は図d′に示すよ
うにチツプの中心に寄るように配置するとよ
い。
された各SiO2膜にコンタクト孔９ａ，９ｂ…
…をあける。このコンタクト孔は図d′に示すよ
うにチツプの中心に寄るように配置するとよ
い。
(e) Ｐ型Siに対してシヨツトキーバリヤをつくる
金属３ａ，３ｂ、例えばＷ（タングステン）Ti
（チタン）をスパツタ・蒸着等により被着させ、
コンタクト孔の近傍をのこして周辺部をホトエ
ツチングにより除去する。
金属３ａ，３ｂ、例えばＷ（タングステン）Ti
（チタン）をスパツタ・蒸着等により被着させ、
コンタクト孔の近傍をのこして周辺部をホトエ
ツチングにより除去する。
(f) f′バリア金属の周辺部にCVD、SiO2膜１０等
を形成した後、Ad−Pdのごとき電極金属４を
メツキし、充分厚く形成することで４個所のバ
リヤ金属にそれぞれ接続し、かつ１体に連続す
るバンプ４を形成する。なおn+基板底面側に
もNi等の金属膜５を形成する。
を形成した後、Ad−Pdのごとき電極金属４を
メツキし、充分厚く形成することで４個所のバ
リヤ金属にそれぞれ接続し、かつ１体に連続す
るバンプ４を形成する。なおn+基板底面側に
もNi等の金属膜５を形成する。
この後、図示されないが、ウエハをスクライビ
ングして個々のチツプに切断し、通常のDHD（ダ
ブルヒートシンクダイオード）封止を行なつてダ
イオードを完成する。
ングして個々のチツプに切断し、通常のDHD（ダ
ブルヒートシンクダイオード）封止を行なつてダ
イオードを完成する。
以上実施例で述べた本発明によれば、パツシベ
ーシヨン（SiO2膜）及びバリアとなる電極部分
が分割されて小区域となつているため膨張率の相
異その他によつて生じるストレスが分散され、ス
トレスによる電気的特性の悪影響がなく、設計値
に近いダイオード特性が実現できるとともに
SiO2膜についてもストレスによるき裂がなくそ
の劣化や破壊をまぬかれ、信頼性あるシヨツトキ
ーダイオードを提供できる。また、本発明のよう
にシヨツトキーバリアを複数に分割して形成して
おくと、シヨツトキーバリアの総周辺長が長くな
るため、高周波の用途に使用しても実効的シヨツ
トキーバリア面積の低下は生じなくなり、順方向
電圧降下の増大を抑えることができる。
ーシヨン（SiO2膜）及びバリアとなる電極部分
が分割されて小区域となつているため膨張率の相
異その他によつて生じるストレスが分散され、ス
トレスによる電気的特性の悪影響がなく、設計値
に近いダイオード特性が実現できるとともに
SiO2膜についてもストレスによるき裂がなくそ
の劣化や破壊をまぬかれ、信頼性あるシヨツトキ
ーダイオードを提供できる。また、本発明のよう
にシヨツトキーバリアを複数に分割して形成して
おくと、シヨツトキーバリアの総周辺長が長くな
るため、高周波の用途に使用しても実効的シヨツ
トキーバリア面積の低下は生じなくなり、順方向
電圧降下の増大を抑えることができる。
本発明は前記実施例に限定されない。すなわち
SiO2膜の分割のパターン、コンタクト孔のパタ
ーンは自由に選ぶことができる。又、Si基板の導
電型をＰ型からｎ型に変えた場合にも当然本発明
は適用できる。
SiO2膜の分割のパターン、コンタクト孔のパタ
ーンは自由に選ぶことができる。又、Si基板の導
電型をＰ型からｎ型に変えた場合にも当然本発明
は適用できる。
第１図は従来のシヨツトキーダイオードの平面
図、第１Ａ図は第１図のＡ−Ａ視断面図、第２図
は本発明によるシヨツトキーダイオードの平面
図、第２Ａ図は第２図のＡ−Ａ視断面図、第３図
ａ〜ｆは本発明によるシヨツトキーダイオードの
製造プロセスを示す各工程の断面図、同図b′，
d′，f′はｂ，ｄ，ｆに対応する平面図である。 １……Si基板、２……SiO2膜、３……半導体
と金属との接合部、４……バンプ電極、５……電
極、６……Ｐ型エピタキシヤル層、７……リンガ
ラス層、８……ｎ反転層、９ａ，９ｂ……，１０
……CVD膜。
図、第１Ａ図は第１図のＡ−Ａ視断面図、第２図
は本発明によるシヨツトキーダイオードの平面
図、第２Ａ図は第２図のＡ−Ａ視断面図、第３図
ａ〜ｆは本発明によるシヨツトキーダイオードの
製造プロセスを示す各工程の断面図、同図b′，
d′，f′はｂ，ｄ，ｆに対応する平面図である。 １……Si基板、２……SiO2膜、３……半導体
と金属との接合部、４……バンプ電極、５……電
極、６……Ｐ型エピタキシヤル層、７……リンガ
ラス層、８……ｎ反転層、９ａ，９ｂ……，１０
……CVD膜。
Claims (1)
- １ 半導体基板と、半導体基板の一主面上に互い
に分離して設けられ、それぞれが開口部を有する
複数の絶縁膜と、それぞれ各絶縁膜の開口部を被
うように設けられ開口部において半導体基板表面
に接合してシヨツトキーバリアを形成する複数の
金属膜と、各金属膜相互を電気的に接続する手段
とを具備することを特徴とするシヨツトキーダイ
オード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12539679A JPS5650581A (en) | 1979-10-01 | 1979-10-01 | Schottky diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12539679A JPS5650581A (en) | 1979-10-01 | 1979-10-01 | Schottky diode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5650581A JPS5650581A (en) | 1981-05-07 |
| JPS6325507B2 true JPS6325507B2 (ja) | 1988-05-25 |
Family
ID=14909096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12539679A Granted JPS5650581A (en) | 1979-10-01 | 1979-10-01 | Schottky diode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5650581A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01262654A (ja) * | 1988-04-14 | 1989-10-19 | Toshiba Corp | 半導体装置 |
| JPH065736B2 (ja) * | 1989-12-15 | 1994-01-19 | 株式会社東芝 | ショットキー・ダイオード |
| JP4512121B2 (ja) * | 2007-07-27 | 2010-07-28 | 旭化成東光パワーデバイス株式会社 | ショットキーバリアダイオードの製造方法およびショットキーバリアダイオード |
| JP6045971B2 (ja) * | 2013-04-19 | 2016-12-14 | 新電元工業株式会社 | 半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS583303Y2 (ja) * | 1977-12-16 | 1983-01-20 | ソニー株式会社 | シヨツトキバリアダイオ−ド |
| JPS55105964U (ja) * | 1979-01-19 | 1980-07-24 |
-
1979
- 1979-10-01 JP JP12539679A patent/JPS5650581A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5650581A (en) | 1981-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4141135A (en) | Semiconductor process using lapped substrate and lapped low resistivity semiconductor carrier | |
| JP6941693B2 (ja) | 半導体デバイス及びその製造方法 | |
| JPH02130959A (ja) | 半導体装置 | |
| JP5280611B2 (ja) | 半導体デバイスの製造方法、および得られるデバイス | |
| JPS6325507B2 (ja) | ||
| US4698901A (en) | Mesa semiconductor device | |
| JP2687017B2 (ja) | ショットキバリア半導体装置 | |
| FR2659494A1 (fr) | Composant semiconducteur de puissance, dont la puce est montee a l'envers. | |
| JP2000223517A (ja) | 半導体装置 | |
| JPH01103867A (ja) | トランジスタ | |
| US5855954A (en) | Composite structure for manufacturing a microelectronic component and a process for manufacturing the composite structure | |
| JP3346368B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05218454A (ja) | 半導体装置 | |
| JPS6241433B2 (ja) | ||
| JP3142318B2 (ja) | 半導体装置 | |
| GB2090060A (en) | A Method of Producing Semiconductor Components | |
| JPH104100A (ja) | 電子部品 | |
| JPS5984468A (ja) | 半導体装置 | |
| JPH01501027A (ja) | 半導体構成要素 | |
| JP3520649B2 (ja) | 半導体装置 | |
| JPS6110980B2 (ja) | ||
| JP2737654B2 (ja) | 集積回路の製造方法 | |
| JPH08306701A (ja) | 半導体装置 | |
| JPH03246945A (ja) | 半導体装置 | |
| JP2513455B2 (ja) | 半導体装置の製造方法 |