JPH01103867A - トランジスタ - Google Patents

トランジスタ

Info

Publication number
JPH01103867A
JPH01103867A JP62262226A JP26222687A JPH01103867A JP H01103867 A JPH01103867 A JP H01103867A JP 62262226 A JP62262226 A JP 62262226A JP 26222687 A JP26222687 A JP 26222687A JP H01103867 A JPH01103867 A JP H01103867A
Authority
JP
Japan
Prior art keywords
insulating film
electrodes
region
film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62262226A
Other languages
English (en)
Inventor
Michimaro Koike
小池　理麿
Shigeto Maruo
丸尾　成人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP62262226A priority Critical patent/JPH01103867A/ja
Publication of JPH01103867A publication Critical patent/JPH01103867A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）Ｍ業上の利用分野 本発明は格子状のエミッタ領域、また格子状のベース領
域を有したトランジスタに関するものである。
（ロ）従来の技術 従来の格子状のエミッタ領域（またはベース領域）を有
する技術としては、例えば特願昭６２−１７５１４５号
（第２図）がある。ここで格子状のベース領域を有する
構造のものは、格子状のエミッタ領域を有する構造のも
のと、対応を逆にすれば良い。
従来のトランジスタ（２１）は、先ずＮ型のシリコン半
導体基板よりなるコレクタ領域＜２２）と、とのコレク
タ領域（２２）内に形成されるベース領域（２３）と、
このベース領域（２３）に格子状に形成されるエミッタ
領域（２４）とがある。
ここでは前記ベース領域（２３）のほぼ全面に格子状の
エミッタ領域（２４）が形成され、ベース領域（２３〉
のベース取出領域（２５）・・・（２５）は格子状のエ
ミッタ領域（２４）内に多数島状に一定間隔で配置され
ている。
次に前記半導体基板（２２）上に熱酸化法等で形成きれ
る第１のシリコン酸化膜（２６）と、この第１のシリコ
ン酸化膜（２６）を、蝕刻法により開孔して形成され、
ベース領域（２５）・・・（２５）およびエミッタ領域
（２４）を寧出した第１および第２のコンタクトホール
（２７）・・・＜２７＞　、　（２８）とがある。
ここで第１のコンタクトホール（２７）・・・（２７）
は、ベース領域が多数島状に形成されているため多数島
状に形成されている。また第２のコンタクトホール（２
８）は、エミッタ領域が格子状に形成されているので格
子状にするか、または櫛歯状に形成される。
次に前記第１および第２のコンタクトホール（２７）・
・・（２７）　、　（２８）を介して前記ベース領域（
２５）・・・（２５）およびエミッタ領域（２４）とオ
ーミックコンタクトする第１層目の第１および第２の電
極（２９）　、　（３０）がある。
この第１の電極（２９）のボンディング領域と対応しな
い領域は多数島状に形成され、更にボンディング領域と
対応する領域は前記第１のコンタクトホール（２７）・
・・（２７）を複数個含んだストライブ状の形の電極と
して形成される。
一方第２の電極（３ｏ）は、ボンディング領域下はスト
ライブ状となるが、それ以外は格子状となっている。
更に前記半導体基板上に被覆される第２のシリコン酸化
膜（３１）と、この第２のシリコン酸化膜（３１）に蝕
刻法で開孔され、前記第１および第２の電極（２９）　
、　（３０）と夫々コンタクトする第３および第４のコ
ンタクトホールと、この第３および第４のコンタクトホ
ールを介して夫々櫛歯状に形成される第２層目の第３お
よび第４の電極（３２）　、　（３３）とがある。
このコンタクトホールは、前記第１の電極（２９）と同
じ形状で形成され、ボンディング領域下はストライブ状
となり、それ以外は多数島状となる。
一方第４のコンタクトホールは格子状となっている。ま
た第３および第４の電極（３２）　、　（３３）は櫛歯
状に形成されており、第３の電極（３２）のボンディン
グ領域は櫛歯の根の領域が浅くなっており電極の形成さ
れる面積が広くなっている。また第４の電極（３３）も
同じ形状で対向して形成している。最後に半導体基板の
裏面にコレクタ電極となる第５の電極がある。
以上格子状のエミッタを有するトランジスタで説明した
が、逆の関係となる格子状のベースを有するトランジス
タも同様な説明となるので記述を省略する。
（ハ）発明が解決しようとする問題点 ここで前記第２のシリコン酸化膜（３１）は、前記第１
および第２の電極（２９）　、　（３０）上に成長させ
るため、熱酸化膜が形成できないことから、ＣＶＤ法等
で成長させている。一方、第２のシリコン酸化膜の代り
に、シリコン窒化膜を使用しても良い。しかし大電流を
取出すため電極は厚く、シリコン酸化膜やシリコン窒化
膜は、第３層目に形成されるので段差がありステップ・
カバレージが悪い問題点を有していた。
一方第２のシリコン酸化膜（３１）の代りに、ステップ
・カバレージの優れるポリイミド系樹脂を被覆しても、
ワイヤボンドの際、特に超音波ボンディング時に、ボン
ディング領域の電極が剥れる問題を有しており、ステッ
プ・カバレージに良好で且つ剥れにくい構成を設計する
ことができなかった。
（ニ）問題点を解決するための手段 半導体基板（２〉表面に多数の島状形状を露出する第１
の拡散領域（３）・・・（３）と、この第１の拡散領域
（３）・・・（３）の多数の島状形状を囲む格子状の第
２の拡散領域（４）と、前記半導体基板（２）全面を覆
う第１の絶縁膜（６）と、この第１の絶縁膜（６）を介
して第１および第２の拡散領域（３）・・・（３）　、
　（４）と夫々オーミックコンタクトする第１および第
２の電極（９）・・・（９）　、　（１０）と、この第
１および第２の電極（９）・・・（９）　、　（１０）
を覆うように半導体基板（２）全面に形成きれる第２の
絶縁膜（１２）と、この第２の絶縁膜（１２）を介して
前記第１および第２の電極（９）・・・（９）　、　（
１０）と夫々オーミックコンタクトする第３および第４
の電極（１４）　、　（１５）とを備え、前記第２の絶
縁膜（１２）にはステップ・カバレージの良い膜を用い
、少なくとも前記第３および第４の電極（１４）　、　
（１５）のボンディング領域に対応する前記第２の絶縁
膜（１２）の下層と上層に、この第２の絶縁膜（１２）
と第３および第４の電極（１４）、　（１５）、第２の
絶縁膜（１２）と第１および第２の電極（９）・・・（
９）。
（１０）と夫々密着性が良い第３および第４の絶縁膜（
１１）　、　（１３）を設けることで解決するものであ
る。
（＊）作用 本発明は、このステップ・カバレージの良いポリイミド
系樹脂でなる第２の絶縁膜（１２）を用い、この樹脂（
１２）やアルミ電極（９）　、　（１０）　、　（１４
）　、　（１５）と密着性の良い絶縁膜（１１）　、　
（１３）、ここではＣＶＤ法で形成したシリコン酸化膜
を、ボンディング領域（第３図の点線領域）に対応する
第２の絶縁膜（１２）の上層と下層に形成する。
従って第１および第２の電極（９）・・・（９）　、　
（１０）と樹脂（１２）は密着性が良くなり、また第３
および第４の電極（１４）　、　（１５）と樹脂（１２
）も密着性が良くなるので、ワイヤ・ポンドの際に膜が
剥れることが無くなる。
（へ）実施例 以下に本発明の実施例を第１図を参照しながら詳述する
。
本発明によるトランジスタ（１）は、Ｎ型のシリコン半
導体基板よりなるコレクタ領域（２）と、とのコレクタ
領域（２）内に形成される第１の拡散領域であるベース
領域（３）と、このベース領域（３）に格子状に形成き
れる第２の拡散領域であるエミッタ領域（４）とがある
。
ここでは、前記ベース領域（３）のほぼ全面に格子状の
エミッタ領域（４）が形成され、ベース領域（３）のベ
ース取出領域（５）・・・（５）は格子状のエミッタ領
域（４）に囲まれて多数島状に一定間隔で配置されてい
る。
次に前記半導体基板（２）上に熱酸化法等で形成される
第１の絶縁膜であるシリコン酸化膜（６）と、このシリ
コン酸化膜（６）を蝕刻法により、開孔して形成され、
ベース領域（５）・・・（５）およびエミッタ領域（４
）とオーミックコンタクトするための第１および第２の
コンタクトホール（７）・・・（７）。
（８）とがある。
ここで第１のコンタクトホール（７）・・・（７）はベ
ース領域が多数島状に形成されているため多数島状に形
成されている。また第２のコンタクトホール（８）はエ
ミッタ領域が格子状に形成されているので格子状にする
か、または櫛歯状に形成される。
次に前記第１および第２のコンタクトホール（７）・・
・（７）、（８）を介して、前記ベース領域（５）・・
・（５）およびエミッタ領域（４）とオーミックコンタ
クトする第１層目の第１および第２の電極（９）・・・
（９）。
（１０）があり、夫々約２．５μｍの厚さで形成されて
いる。
この第１の電極（９）・・・（９）のボンディング領域
に対応する領域外は多数島状に形成され、ボンディング
領域に対応する領域は前記第１のコンタクトホール（７
）・・・（７）を複数個含んだストライブ状の電極とし
て形成される。従ってこのストライブ状の電極は、面積
を大きくとっであるため、更にこの上層に電極を形成し
ても接合面積を大きくとれるので、接着強度を大きくと
れる。
一方第２の電極（１０）のボンディング領域に対応する
領域は、ストライブ状となるが、それ以外は格子状とな
っている。
更に前記半導体基板（２）のボンディング領域およびそ
の周辺に対応する領域に、ＣＶＤ法で約１０００人の厚
さに形成され、シリコン酸化膜より成る第３の絶縁膜（
１１）と、この第３の絶縁膜（１１）および半導体基板
（２）上に形成される、ポリイミド系樹脂より成る約２
μｍの厚さの第２の絶縁膜（１２）と、前記第３の絶縁
膜（１１）と対応する領域の第２の絶縁膜（１２）上に
、ＣＶＤ法で約１０００人の厚さに形成され、シリコン
酸化膜より成る第４の絶縁膜（１３）と、この第４の絶
縁膜（１３）上に形成され、前記第１および第２の電極
（９）・・・（９）　、　（１０）と夫々オーミックコ
ンタクトする第３および第４の電極（１４）　、　（１
５）とがある。
ここで本発明の特徴とする所は、前記第２乃至第４の絶
縁膜（１２）　、　（１１）　、　（１３）にある。こ
こで第３図は前記第３および第４の電極（１４）　、　
（１５）のみを示したトランジスタの平面図であり、点
線で示した領域に第３および第４の絶縁膜（ｎ＞　、　
（１３）を形成し、第３および第４の絶縁膜（１１）　
、　（１３）の間に形成される第２の絶縁膜（１２）、
つまりステップ・カバレージの良いポリイミド系樹脂を
半導体基板全面に被覆することにある。
前記第３および第４の絶縁膜（１１）　、　（１３）は
、電極であるアルミニウムと密着性が良く、また第２の
絶縁膜（１２）であるポリイミド系樹脂と密着性が良い
。従ってアルミニウムより成る金属細線を超音波ポンデ
ィングした時に、膜の剥れが生じなくなる。またポンデ
ィング領域のみ第３および第４の絶縁膜（１１）　、　
（１３）を形成した方が、コンタクト・ホールのエツチ
ングの時に、容易にエツチングできる。
ここで前記第１および第２の電極（９〉・・・（９）　
、　（１０〉とオーミックコンタクトするために、夫々
第３および第４のコンタクト・ホールが形成される。
この第３のコンタクト・ホールのポンディング領域は方
形状であり、それ以外の第３のコンタクト・ホールは第
１の電極と同様に多数島状である。
また第４のコンタクト・ホールは櫛歯状に形成されてい
る。また第３および第４の電極（１４）　、　（１５）
は第３図に示す如く、相互に対向し櫛歯形状となってい
る。
最後に半導体基板の裏面にコレクタ電極となる第５の電
極がある。
以上格子状のエミッタを有するトランジスタで説明した
が、逆の関係となる格子状のベースを有するトランジス
タも同様な説明となるので記述を省略する。
（ト）発明の効果 以上述べた如く、本発明のトランジスタ（１）は、第２
の絶縁膜（１２）でステップ・カバレージを良好にする
ことができ、更に第３および第４の絶縁膜（１１）　、
　（１３）で、第１層目の電極（９）・・・（９）、と
第２の絶縁膜（１２）　、　（１０）および第２層目の
電極（１４）　、　（１５）と第２の絶縁膜（１２）と
の密着性を良好にすることができるので、膜の剥れが無
くアルミニウムの細線を超音波ポンディングできる。
【図面の簡単な説明】
第１図は本発明のトランジスタの断面図、第２図は従来
のトランジスタの断面図、第３図は本発明のトランジス
タの概略平面図である。 （１）はトランジスタ、（２）はコレクタ領域、（３）
はベース領域、　（４）はエミッタ領域、　（５）はベ
ース取出領域、　（６）は第１の絶縁膜、　（７）は第
１のコンタクトホール、（８）は第２のコンタクトホー
ル、　（９）は第１の電極、　（１０）は第２の電極、
　（１１〉は第３の絶縁膜、　（１２）は第２の絶縁膜
、　（１３）は第４の絶縁膜、　（１４）は第３の電極
、　（１５）は第４の電極である。

Claims (1)

    【特許請求の範囲】
  1. （１）半導体基板表面に多数の島状形状を露出する第１
    の拡散領域と、この第１の拡散領域の多数の島状形状を
    囲む格子状の第２の拡散領域と、前記半導体基板全面を
    覆う第１の絶縁膜と、この第１の絶縁膜を介して第１お
    よび第２の拡散領域と夫々オーミックコンタクトする第
    １および第２の電極と、この第１および第２の電極を覆
    うように半導体基板全面に形成される第２の絶縁膜と、
    この第２の絶縁膜を介して前記第１および第２の電極と
    夫々オーミックコンタクトする第３および第４の電極と
    を備え、前記第２の絶縁膜にはステップ・カバレージの
    良い膜を用い、前記第３および第４の電極のボンディン
    グ領域に対応する前記第２の絶縁膜の下層と上層に、こ
    の第２の絶縁膜と第３および第４の電極、第２絶縁膜と
    第１および第２の電極と夫々密着性が良い第３および第
    ４の絶縁膜を設けたことを特徴とするトランジスタ。
JP62262226A 1987-10-16 1987-10-16 トランジスタ Pending JPH01103867A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62262226A JPH01103867A (ja) 1987-10-16 1987-10-16 トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62262226A JPH01103867A (ja) 1987-10-16 1987-10-16 トランジスタ

Publications (1)

Publication Number Publication Date
JPH01103867A true JPH01103867A (ja) 1989-04-20

Family

ID=17372830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62262226A Pending JPH01103867A (ja) 1987-10-16 1987-10-16 トランジスタ

Country Status (1)

Country Link
JP (1) JPH01103867A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204277A (ja) * 1992-09-10 1994-07-22 Texas Instr Inc <Ti> ワイヤボンディングの方法およびそれにより作られた集積回路デバイス
JPH08153719A (ja) * 1994-11-29 1996-06-11 Yazaki Corp 半導体装置
JPH08306701A (ja) * 1995-04-27 1996-11-22 Sanyo Electric Co Ltd 半導体装置
JP2003124212A (ja) * 2001-10-09 2003-04-25 Sanken Electric Co Ltd 半導体装置およびその製造方法
JP2003133321A (ja) * 2001-10-19 2003-05-09 Mitsubishi Heavy Ind Ltd バイポーラトランジスタ
JP2004186439A (ja) * 2002-12-03 2004-07-02 Sanken Electric Co Ltd 半導体装置およびその製造方法
JP2018206938A (ja) * 2017-06-05 2018-12-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204277A (ja) * 1992-09-10 1994-07-22 Texas Instr Inc <Ti> ワイヤボンディングの方法およびそれにより作られた集積回路デバイス
JPH08153719A (ja) * 1994-11-29 1996-06-11 Yazaki Corp 半導体装置
JPH08306701A (ja) * 1995-04-27 1996-11-22 Sanyo Electric Co Ltd 半導体装置
JP2003124212A (ja) * 2001-10-09 2003-04-25 Sanken Electric Co Ltd 半導体装置およびその製造方法
JP2003133321A (ja) * 2001-10-19 2003-05-09 Mitsubishi Heavy Ind Ltd バイポーラトランジスタ
JP2004186439A (ja) * 2002-12-03 2004-07-02 Sanken Electric Co Ltd 半導体装置およびその製造方法
JP2018206938A (ja) * 2017-06-05 2018-12-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US5614762A (en) Field effect transistors having comb-shaped electrode assemblies
JPH01103867A (ja) トランジスタ
JPH05226339A (ja) 樹脂封止半導体装置
JP3213507B2 (ja) 半導体装置
JPS6218060A (ja) 半導体装置
JPH03101233A (ja) 電極構造及びその製造方法
JP2530932B2 (ja) 電界効果型トランジスタ及びその製造方法
JPH05243323A (ja) 半導体装置およびその製造方法
JPH0440275Y2 (ja)
JPH0682630B2 (ja) 半導体素子の多層電極の製造方法
JPS5929486A (ja) 半導体レ−ザ素子の製造方法
JPH01319974A (ja) 半導体装置
JPS6325507B2 (ja)
JPH10112540A (ja) Ｇｔｏサイリスタのための陰極装置
JPS5927074Y2 (ja) 発光装置
JPH03246945A (ja) 半導体装置
JPH05136198A (ja) 半導体装置
JPH0440271Y2 (ja)
JPS6227734B2 (ja)
JPS62136072A (ja) シヨツトキ−バリアダイオ−ドの製造方法
JPS62122290A (ja) 発光素子
JPS62219934A (ja) 半導体装置
JPH01133362A (ja) トランジスタ
JPH0393232A (ja) 半導体装置
JPH0529375A (ja) 半導体装置