JPH01103867A - トランジスタ - Google Patents
トランジスタInfo
- Publication number
- JPH01103867A JPH01103867A JP62262226A JP26222687A JPH01103867A JP H01103867 A JPH01103867 A JP H01103867A JP 62262226 A JP62262226 A JP 62262226A JP 26222687 A JP26222687 A JP 26222687A JP H01103867 A JPH01103867 A JP H01103867A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- electrodes
- region
- film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 17
- 238000009792 diffusion process Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 14
- 238000000034 method Methods 0.000 abstract description 8
- 229910052782 aluminium Inorganic materials 0.000 abstract description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 7
- 229920001721 polyimide Polymers 0.000 abstract description 6
- 239000009719 polyimide resin Substances 0.000 abstract description 6
- 239000011347 resin Substances 0.000 abstract description 6
- 229920005989 resin Polymers 0.000 abstract description 6
- 238000005530 etching Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000000605 extraction Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)M業上の利用分野
本発明は格子状のエミッタ領域、また格子状のベース領
域を有したトランジスタに関するものである。
域を有したトランジスタに関するものである。
(ロ)従来の技術
従来の格子状のエミッタ領域(またはベース領域)を有
する技術としては、例えば特願昭62−175145号
(第2図)がある。ここで格子状のベース領域を有する
構造のものは、格子状のエミッタ領域を有する構造のも
のと、対応を逆にすれば良い。
する技術としては、例えば特願昭62−175145号
(第2図)がある。ここで格子状のベース領域を有する
構造のものは、格子状のエミッタ領域を有する構造のも
のと、対応を逆にすれば良い。
従来のトランジスタ(21)は、先ずN型のシリコン半
導体基板よりなるコレクタ領域<22)と、とのコレク
タ領域(22)内に形成されるベース領域(23)と、
このベース領域(23)に格子状に形成されるエミッタ
領域(24)とがある。
導体基板よりなるコレクタ領域<22)と、とのコレク
タ領域(22)内に形成されるベース領域(23)と、
このベース領域(23)に格子状に形成されるエミッタ
領域(24)とがある。
ここでは前記ベース領域(23)のほぼ全面に格子状の
エミッタ領域(24)が形成され、ベース領域(23〉
のベース取出領域(25)・・・(25)は格子状のエ
ミッタ領域(24)内に多数島状に一定間隔で配置され
ている。
エミッタ領域(24)が形成され、ベース領域(23〉
のベース取出領域(25)・・・(25)は格子状のエ
ミッタ領域(24)内に多数島状に一定間隔で配置され
ている。
次に前記半導体基板(22)上に熱酸化法等で形成きれ
る第1のシリコン酸化膜(26)と、この第1のシリコ
ン酸化膜(26)を、蝕刻法により開孔して形成され、
ベース領域(25)・・・(25)およびエミッタ領域
(24)を寧出した第1および第2のコンタクトホール
(27)・・・<27> 、 (28)とがある。
る第1のシリコン酸化膜(26)と、この第1のシリコ
ン酸化膜(26)を、蝕刻法により開孔して形成され、
ベース領域(25)・・・(25)およびエミッタ領域
(24)を寧出した第1および第2のコンタクトホール
(27)・・・<27> 、 (28)とがある。
ここで第1のコンタクトホール(27)・・・(27)
は、ベース領域が多数島状に形成されているため多数島
状に形成されている。また第2のコンタクトホール(2
8)は、エミッタ領域が格子状に形成されているので格
子状にするか、または櫛歯状に形成される。
は、ベース領域が多数島状に形成されているため多数島
状に形成されている。また第2のコンタクトホール(2
8)は、エミッタ領域が格子状に形成されているので格
子状にするか、または櫛歯状に形成される。
次に前記第1および第2のコンタクトホール(27)・
・・(27) 、 (28)を介して前記ベース領域(
25)・・・(25)およびエミッタ領域(24)とオ
ーミックコンタクトする第1層目の第1および第2の電
極(29) 、 (30)がある。
・・(27) 、 (28)を介して前記ベース領域(
25)・・・(25)およびエミッタ領域(24)とオ
ーミックコンタクトする第1層目の第1および第2の電
極(29) 、 (30)がある。
この第1の電極(29)のボンディング領域と対応しな
い領域は多数島状に形成され、更にボンディング領域と
対応する領域は前記第1のコンタクトホール(27)・
・・(27)を複数個含んだストライブ状の形の電極と
して形成される。
い領域は多数島状に形成され、更にボンディング領域と
対応する領域は前記第1のコンタクトホール(27)・
・・(27)を複数個含んだストライブ状の形の電極と
して形成される。
一方第2の電極(3o)は、ボンディング領域下はスト
ライブ状となるが、それ以外は格子状となっている。
ライブ状となるが、それ以外は格子状となっている。
更に前記半導体基板上に被覆される第2のシリコン酸化
膜(31)と、この第2のシリコン酸化膜(31)に蝕
刻法で開孔され、前記第1および第2の電極(29)
、 (30)と夫々コンタクトする第3および第4のコ
ンタクトホールと、この第3および第4のコンタクトホ
ールを介して夫々櫛歯状に形成される第2層目の第3お
よび第4の電極(32) 、 (33)とがある。
膜(31)と、この第2のシリコン酸化膜(31)に蝕
刻法で開孔され、前記第1および第2の電極(29)
、 (30)と夫々コンタクトする第3および第4のコ
ンタクトホールと、この第3および第4のコンタクトホ
ールを介して夫々櫛歯状に形成される第2層目の第3お
よび第4の電極(32) 、 (33)とがある。
このコンタクトホールは、前記第1の電極(29)と同
じ形状で形成され、ボンディング領域下はストライブ状
となり、それ以外は多数島状となる。
じ形状で形成され、ボンディング領域下はストライブ状
となり、それ以外は多数島状となる。
一方第4のコンタクトホールは格子状となっている。ま
た第3および第4の電極(32) 、 (33)は櫛歯
状に形成されており、第3の電極(32)のボンディン
グ領域は櫛歯の根の領域が浅くなっており電極の形成さ
れる面積が広くなっている。また第4の電極(33)も
同じ形状で対向して形成している。最後に半導体基板の
裏面にコレクタ電極となる第5の電極がある。
た第3および第4の電極(32) 、 (33)は櫛歯
状に形成されており、第3の電極(32)のボンディン
グ領域は櫛歯の根の領域が浅くなっており電極の形成さ
れる面積が広くなっている。また第4の電極(33)も
同じ形状で対向して形成している。最後に半導体基板の
裏面にコレクタ電極となる第5の電極がある。
以上格子状のエミッタを有するトランジスタで説明した
が、逆の関係となる格子状のベースを有するトランジス
タも同様な説明となるので記述を省略する。
が、逆の関係となる格子状のベースを有するトランジス
タも同様な説明となるので記述を省略する。
(ハ)発明が解決しようとする問題点
ここで前記第2のシリコン酸化膜(31)は、前記第1
および第2の電極(29) 、 (30)上に成長させ
るため、熱酸化膜が形成できないことから、CVD法等
で成長させている。一方、第2のシリコン酸化膜の代り
に、シリコン窒化膜を使用しても良い。しかし大電流を
取出すため電極は厚く、シリコン酸化膜やシリコン窒化
膜は、第3層目に形成されるので段差がありステップ・
カバレージが悪い問題点を有していた。
および第2の電極(29) 、 (30)上に成長させ
るため、熱酸化膜が形成できないことから、CVD法等
で成長させている。一方、第2のシリコン酸化膜の代り
に、シリコン窒化膜を使用しても良い。しかし大電流を
取出すため電極は厚く、シリコン酸化膜やシリコン窒化
膜は、第3層目に形成されるので段差がありステップ・
カバレージが悪い問題点を有していた。
一方第2のシリコン酸化膜(31)の代りに、ステップ
・カバレージの優れるポリイミド系樹脂を被覆しても、
ワイヤボンドの際、特に超音波ボンディング時に、ボン
ディング領域の電極が剥れる問題を有しており、ステッ
プ・カバレージに良好で且つ剥れにくい構成を設計する
ことができなかった。
・カバレージの優れるポリイミド系樹脂を被覆しても、
ワイヤボンドの際、特に超音波ボンディング時に、ボン
ディング領域の電極が剥れる問題を有しており、ステッ
プ・カバレージに良好で且つ剥れにくい構成を設計する
ことができなかった。
(ニ)問題点を解決するための手段
半導体基板(2〉表面に多数の島状形状を露出する第1
の拡散領域(3)・・・(3)と、この第1の拡散領域
(3)・・・(3)の多数の島状形状を囲む格子状の第
2の拡散領域(4)と、前記半導体基板(2)全面を覆
う第1の絶縁膜(6)と、この第1の絶縁膜(6)を介
して第1および第2の拡散領域(3)・・・(3) 、
(4)と夫々オーミックコンタクトする第1および第
2の電極(9)・・・(9) 、 (10)と、この第
1および第2の電極(9)・・・(9) 、 (10)
を覆うように半導体基板(2)全面に形成きれる第2の
絶縁膜(12)と、この第2の絶縁膜(12)を介して
前記第1および第2の電極(9)・・・(9) 、 (
10)と夫々オーミックコンタクトする第3および第4
の電極(14) 、 (15)とを備え、前記第2の絶
縁膜(12)にはステップ・カバレージの良い膜を用い
、少なくとも前記第3および第4の電極(14) 、
(15)のボンディング領域に対応する前記第2の絶縁
膜(12)の下層と上層に、この第2の絶縁膜(12)
と第3および第4の電極(14)、 (15)、第2の
絶縁膜(12)と第1および第2の電極(9)・・・(
9)。
の拡散領域(3)・・・(3)と、この第1の拡散領域
(3)・・・(3)の多数の島状形状を囲む格子状の第
2の拡散領域(4)と、前記半導体基板(2)全面を覆
う第1の絶縁膜(6)と、この第1の絶縁膜(6)を介
して第1および第2の拡散領域(3)・・・(3) 、
(4)と夫々オーミックコンタクトする第1および第
2の電極(9)・・・(9) 、 (10)と、この第
1および第2の電極(9)・・・(9) 、 (10)
を覆うように半導体基板(2)全面に形成きれる第2の
絶縁膜(12)と、この第2の絶縁膜(12)を介して
前記第1および第2の電極(9)・・・(9) 、 (
10)と夫々オーミックコンタクトする第3および第4
の電極(14) 、 (15)とを備え、前記第2の絶
縁膜(12)にはステップ・カバレージの良い膜を用い
、少なくとも前記第3および第4の電極(14) 、
(15)のボンディング領域に対応する前記第2の絶縁
膜(12)の下層と上層に、この第2の絶縁膜(12)
と第3および第4の電極(14)、 (15)、第2の
絶縁膜(12)と第1および第2の電極(9)・・・(
9)。
(10)と夫々密着性が良い第3および第4の絶縁膜(
11) 、 (13)を設けることで解決するものであ
る。
11) 、 (13)を設けることで解決するものであ
る。
(*)作用
本発明は、このステップ・カバレージの良いポリイミド
系樹脂でなる第2の絶縁膜(12)を用い、この樹脂(
12)やアルミ電極(9) 、 (10) 、 (14
) 、 (15)と密着性の良い絶縁膜(11) 、
(13)、ここではCVD法で形成したシリコン酸化膜
を、ボンディング領域(第3図の点線領域)に対応する
第2の絶縁膜(12)の上層と下層に形成する。
系樹脂でなる第2の絶縁膜(12)を用い、この樹脂(
12)やアルミ電極(9) 、 (10) 、 (14
) 、 (15)と密着性の良い絶縁膜(11) 、
(13)、ここではCVD法で形成したシリコン酸化膜
を、ボンディング領域(第3図の点線領域)に対応する
第2の絶縁膜(12)の上層と下層に形成する。
従って第1および第2の電極(9)・・・(9) 、
(10)と樹脂(12)は密着性が良くなり、また第3
および第4の電極(14) 、 (15)と樹脂(12
)も密着性が良くなるので、ワイヤ・ポンドの際に膜が
剥れることが無くなる。
(10)と樹脂(12)は密着性が良くなり、また第3
および第4の電極(14) 、 (15)と樹脂(12
)も密着性が良くなるので、ワイヤ・ポンドの際に膜が
剥れることが無くなる。
(へ)実施例
以下に本発明の実施例を第1図を参照しながら詳述する
。
。
本発明によるトランジスタ(1)は、N型のシリコン半
導体基板よりなるコレクタ領域(2)と、とのコレクタ
領域(2)内に形成される第1の拡散領域であるベース
領域(3)と、このベース領域(3)に格子状に形成き
れる第2の拡散領域であるエミッタ領域(4)とがある
。
導体基板よりなるコレクタ領域(2)と、とのコレクタ
領域(2)内に形成される第1の拡散領域であるベース
領域(3)と、このベース領域(3)に格子状に形成き
れる第2の拡散領域であるエミッタ領域(4)とがある
。
ここでは、前記ベース領域(3)のほぼ全面に格子状の
エミッタ領域(4)が形成され、ベース領域(3)のベ
ース取出領域(5)・・・(5)は格子状のエミッタ領
域(4)に囲まれて多数島状に一定間隔で配置されてい
る。
エミッタ領域(4)が形成され、ベース領域(3)のベ
ース取出領域(5)・・・(5)は格子状のエミッタ領
域(4)に囲まれて多数島状に一定間隔で配置されてい
る。
次に前記半導体基板(2)上に熱酸化法等で形成される
第1の絶縁膜であるシリコン酸化膜(6)と、このシリ
コン酸化膜(6)を蝕刻法により、開孔して形成され、
ベース領域(5)・・・(5)およびエミッタ領域(4
)とオーミックコンタクトするための第1および第2の
コンタクトホール(7)・・・(7)。
第1の絶縁膜であるシリコン酸化膜(6)と、このシリ
コン酸化膜(6)を蝕刻法により、開孔して形成され、
ベース領域(5)・・・(5)およびエミッタ領域(4
)とオーミックコンタクトするための第1および第2の
コンタクトホール(7)・・・(7)。
(8)とがある。
ここで第1のコンタクトホール(7)・・・(7)はベ
ース領域が多数島状に形成されているため多数島状に形
成されている。また第2のコンタクトホール(8)はエ
ミッタ領域が格子状に形成されているので格子状にする
か、または櫛歯状に形成される。
ース領域が多数島状に形成されているため多数島状に形
成されている。また第2のコンタクトホール(8)はエ
ミッタ領域が格子状に形成されているので格子状にする
か、または櫛歯状に形成される。
次に前記第1および第2のコンタクトホール(7)・・
・(7)、(8)を介して、前記ベース領域(5)・・
・(5)およびエミッタ領域(4)とオーミックコンタ
クトする第1層目の第1および第2の電極(9)・・・
(9)。
・(7)、(8)を介して、前記ベース領域(5)・・
・(5)およびエミッタ領域(4)とオーミックコンタ
クトする第1層目の第1および第2の電極(9)・・・
(9)。
(10)があり、夫々約2.5μmの厚さで形成されて
いる。
いる。
この第1の電極(9)・・・(9)のボンディング領域
に対応する領域外は多数島状に形成され、ボンディング
領域に対応する領域は前記第1のコンタクトホール(7
)・・・(7)を複数個含んだストライブ状の電極とし
て形成される。従ってこのストライブ状の電極は、面積
を大きくとっであるため、更にこの上層に電極を形成し
ても接合面積を大きくとれるので、接着強度を大きくと
れる。
に対応する領域外は多数島状に形成され、ボンディング
領域に対応する領域は前記第1のコンタクトホール(7
)・・・(7)を複数個含んだストライブ状の電極とし
て形成される。従ってこのストライブ状の電極は、面積
を大きくとっであるため、更にこの上層に電極を形成し
ても接合面積を大きくとれるので、接着強度を大きくと
れる。
一方第2の電極(10)のボンディング領域に対応する
領域は、ストライブ状となるが、それ以外は格子状とな
っている。
領域は、ストライブ状となるが、それ以外は格子状とな
っている。
更に前記半導体基板(2)のボンディング領域およびそ
の周辺に対応する領域に、CVD法で約1000人の厚
さに形成され、シリコン酸化膜より成る第3の絶縁膜(
11)と、この第3の絶縁膜(11)および半導体基板
(2)上に形成される、ポリイミド系樹脂より成る約2
μmの厚さの第2の絶縁膜(12)と、前記第3の絶縁
膜(11)と対応する領域の第2の絶縁膜(12)上に
、CVD法で約1000人の厚さに形成され、シリコン
酸化膜より成る第4の絶縁膜(13)と、この第4の絶
縁膜(13)上に形成され、前記第1および第2の電極
(9)・・・(9) 、 (10)と夫々オーミックコ
ンタクトする第3および第4の電極(14) 、 (1
5)とがある。
の周辺に対応する領域に、CVD法で約1000人の厚
さに形成され、シリコン酸化膜より成る第3の絶縁膜(
11)と、この第3の絶縁膜(11)および半導体基板
(2)上に形成される、ポリイミド系樹脂より成る約2
μmの厚さの第2の絶縁膜(12)と、前記第3の絶縁
膜(11)と対応する領域の第2の絶縁膜(12)上に
、CVD法で約1000人の厚さに形成され、シリコン
酸化膜より成る第4の絶縁膜(13)と、この第4の絶
縁膜(13)上に形成され、前記第1および第2の電極
(9)・・・(9) 、 (10)と夫々オーミックコ
ンタクトする第3および第4の電極(14) 、 (1
5)とがある。
ここで本発明の特徴とする所は、前記第2乃至第4の絶
縁膜(12) 、 (11) 、 (13)にある。こ
こで第3図は前記第3および第4の電極(14) 、
(15)のみを示したトランジスタの平面図であり、点
線で示した領域に第3および第4の絶縁膜(n> 、
(13)を形成し、第3および第4の絶縁膜(11)
、 (13)の間に形成される第2の絶縁膜(12)、
つまりステップ・カバレージの良いポリイミド系樹脂を
半導体基板全面に被覆することにある。
縁膜(12) 、 (11) 、 (13)にある。こ
こで第3図は前記第3および第4の電極(14) 、
(15)のみを示したトランジスタの平面図であり、点
線で示した領域に第3および第4の絶縁膜(n> 、
(13)を形成し、第3および第4の絶縁膜(11)
、 (13)の間に形成される第2の絶縁膜(12)、
つまりステップ・カバレージの良いポリイミド系樹脂を
半導体基板全面に被覆することにある。
前記第3および第4の絶縁膜(11) 、 (13)は
、電極であるアルミニウムと密着性が良く、また第2の
絶縁膜(12)であるポリイミド系樹脂と密着性が良い
。従ってアルミニウムより成る金属細線を超音波ポンデ
ィングした時に、膜の剥れが生じなくなる。またポンデ
ィング領域のみ第3および第4の絶縁膜(11) 、
(13)を形成した方が、コンタクト・ホールのエツチ
ングの時に、容易にエツチングできる。
、電極であるアルミニウムと密着性が良く、また第2の
絶縁膜(12)であるポリイミド系樹脂と密着性が良い
。従ってアルミニウムより成る金属細線を超音波ポンデ
ィングした時に、膜の剥れが生じなくなる。またポンデ
ィング領域のみ第3および第4の絶縁膜(11) 、
(13)を形成した方が、コンタクト・ホールのエツチ
ングの時に、容易にエツチングできる。
ここで前記第1および第2の電極(9〉・・・(9)
、 (10〉とオーミックコンタクトするために、夫々
第3および第4のコンタクト・ホールが形成される。
、 (10〉とオーミックコンタクトするために、夫々
第3および第4のコンタクト・ホールが形成される。
この第3のコンタクト・ホールのポンディング領域は方
形状であり、それ以外の第3のコンタクト・ホールは第
1の電極と同様に多数島状である。
形状であり、それ以外の第3のコンタクト・ホールは第
1の電極と同様に多数島状である。
また第4のコンタクト・ホールは櫛歯状に形成されてい
る。また第3および第4の電極(14) 、 (15)
は第3図に示す如く、相互に対向し櫛歯形状となってい
る。
る。また第3および第4の電極(14) 、 (15)
は第3図に示す如く、相互に対向し櫛歯形状となってい
る。
最後に半導体基板の裏面にコレクタ電極となる第5の電
極がある。
極がある。
以上格子状のエミッタを有するトランジスタで説明した
が、逆の関係となる格子状のベースを有するトランジス
タも同様な説明となるので記述を省略する。
が、逆の関係となる格子状のベースを有するトランジス
タも同様な説明となるので記述を省略する。
(ト)発明の効果
以上述べた如く、本発明のトランジスタ(1)は、第2
の絶縁膜(12)でステップ・カバレージを良好にする
ことができ、更に第3および第4の絶縁膜(11) 、
(13)で、第1層目の電極(9)・・・(9)、と
第2の絶縁膜(12) 、 (10)および第2層目の
電極(14) 、 (15)と第2の絶縁膜(12)と
の密着性を良好にすることができるので、膜の剥れが無
くアルミニウムの細線を超音波ポンディングできる。
の絶縁膜(12)でステップ・カバレージを良好にする
ことができ、更に第3および第4の絶縁膜(11) 、
(13)で、第1層目の電極(9)・・・(9)、と
第2の絶縁膜(12) 、 (10)および第2層目の
電極(14) 、 (15)と第2の絶縁膜(12)と
の密着性を良好にすることができるので、膜の剥れが無
くアルミニウムの細線を超音波ポンディングできる。
第1図は本発明のトランジスタの断面図、第2図は従来
のトランジスタの断面図、第3図は本発明のトランジス
タの概略平面図である。 (1)はトランジスタ、(2)はコレクタ領域、(3)
はベース領域、 (4)はエミッタ領域、 (5)はベ
ース取出領域、 (6)は第1の絶縁膜、 (7)は第
1のコンタクトホール、(8)は第2のコンタクトホー
ル、 (9)は第1の電極、 (10)は第2の電極、
(11〉は第3の絶縁膜、 (12)は第2の絶縁膜
、 (13)は第4の絶縁膜、 (14)は第3の電極
、 (15)は第4の電極である。
のトランジスタの断面図、第3図は本発明のトランジス
タの概略平面図である。 (1)はトランジスタ、(2)はコレクタ領域、(3)
はベース領域、 (4)はエミッタ領域、 (5)はベ
ース取出領域、 (6)は第1の絶縁膜、 (7)は第
1のコンタクトホール、(8)は第2のコンタクトホー
ル、 (9)は第1の電極、 (10)は第2の電極、
(11〉は第3の絶縁膜、 (12)は第2の絶縁膜
、 (13)は第4の絶縁膜、 (14)は第3の電極
、 (15)は第4の電極である。
Claims (1)
- (1)半導体基板表面に多数の島状形状を露出する第1
の拡散領域と、この第1の拡散領域の多数の島状形状を
囲む格子状の第2の拡散領域と、前記半導体基板全面を
覆う第1の絶縁膜と、この第1の絶縁膜を介して第1お
よび第2の拡散領域と夫々オーミックコンタクトする第
1および第2の電極と、この第1および第2の電極を覆
うように半導体基板全面に形成される第2の絶縁膜と、
この第2の絶縁膜を介して前記第1および第2の電極と
夫々オーミックコンタクトする第3および第4の電極と
を備え、前記第2の絶縁膜にはステップ・カバレージの
良い膜を用い、前記第3および第4の電極のボンディン
グ領域に対応する前記第2の絶縁膜の下層と上層に、こ
の第2の絶縁膜と第3および第4の電極、第2絶縁膜と
第1および第2の電極と夫々密着性が良い第3および第
4の絶縁膜を設けたことを特徴とするトランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62262226A JPH01103867A (ja) | 1987-10-16 | 1987-10-16 | トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62262226A JPH01103867A (ja) | 1987-10-16 | 1987-10-16 | トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01103867A true JPH01103867A (ja) | 1989-04-20 |
Family
ID=17372830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62262226A Pending JPH01103867A (ja) | 1987-10-16 | 1987-10-16 | トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01103867A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06204277A (ja) * | 1992-09-10 | 1994-07-22 | Texas Instr Inc <Ti> | ワイヤボンディングの方法およびそれにより作られた集積回路デバイス |
JPH08153719A (ja) * | 1994-11-29 | 1996-06-11 | Yazaki Corp | 半導体装置 |
JPH08306701A (ja) * | 1995-04-27 | 1996-11-22 | Sanyo Electric Co Ltd | 半導体装置 |
JP2003124212A (ja) * | 2001-10-09 | 2003-04-25 | Sanken Electric Co Ltd | 半導体装置およびその製造方法 |
JP2003133321A (ja) * | 2001-10-19 | 2003-05-09 | Mitsubishi Heavy Ind Ltd | バイポーラトランジスタ |
JP2004186439A (ja) * | 2002-12-03 | 2004-07-02 | Sanken Electric Co Ltd | 半導体装置およびその製造方法 |
JP2018206938A (ja) * | 2017-06-05 | 2018-12-27 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
1987
- 1987-10-16 JP JP62262226A patent/JPH01103867A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06204277A (ja) * | 1992-09-10 | 1994-07-22 | Texas Instr Inc <Ti> | ワイヤボンディングの方法およびそれにより作られた集積回路デバイス |
JPH08153719A (ja) * | 1994-11-29 | 1996-06-11 | Yazaki Corp | 半導体装置 |
JPH08306701A (ja) * | 1995-04-27 | 1996-11-22 | Sanyo Electric Co Ltd | 半導体装置 |
JP2003124212A (ja) * | 2001-10-09 | 2003-04-25 | Sanken Electric Co Ltd | 半導体装置およびその製造方法 |
JP2003133321A (ja) * | 2001-10-19 | 2003-05-09 | Mitsubishi Heavy Ind Ltd | バイポーラトランジスタ |
JP2004186439A (ja) * | 2002-12-03 | 2004-07-02 | Sanken Electric Co Ltd | 半導体装置およびその製造方法 |
JP2018206938A (ja) * | 2017-06-05 | 2018-12-27 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5614762A (en) | Field effect transistors having comb-shaped electrode assemblies | |
JPH01103867A (ja) | トランジスタ | |
JPH05226339A (ja) | 樹脂封止半導体装置 | |
JP3213507B2 (ja) | 半導体装置 | |
JPS6218060A (ja) | 半導体装置 | |
JPH03101233A (ja) | 電極構造及びその製造方法 | |
JP2530932B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
JPH05243323A (ja) | 半導体装置およびその製造方法 | |
JPH0440275Y2 (ja) | ||
JPH0682630B2 (ja) | 半導体素子の多層電極の製造方法 | |
JPS5929486A (ja) | 半導体レ−ザ素子の製造方法 | |
JPH01319974A (ja) | 半導体装置 | |
JPS6325507B2 (ja) | ||
JPH10112540A (ja) | Gtoサイリスタのための陰極装置 | |
JPS5927074Y2 (ja) | 発光装置 | |
JPH03246945A (ja) | 半導体装置 | |
JPH05136198A (ja) | 半導体装置 | |
JPH0440271Y2 (ja) | ||
JPS6227734B2 (ja) | ||
JPS62136072A (ja) | シヨツトキ−バリアダイオ−ドの製造方法 | |
JPS62122290A (ja) | 発光素子 | |
JPS62219934A (ja) | 半導体装置 | |
JPH01133362A (ja) | トランジスタ | |
JPH0393232A (ja) | 半導体装置 | |
JPH0529375A (ja) | 半導体装置 |