JP3142318B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3142318B2 JP3142318B2 JP03223506A JP22350691A JP3142318B2 JP 3142318 B2 JP3142318 B2 JP 3142318B2 JP 03223506 A JP03223506 A JP 03223506A JP 22350691 A JP22350691 A JP 22350691A JP 3142318 B2 JP3142318 B2 JP 3142318B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- semiconductor
- semiconductor substrate
- solid material
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置、特に、半導
体基板の表面を凹凸状とした半導体装置の構造に関する
ものである。
体基板の表面を凹凸状とした半導体装置の構造に関する
ものである。
【０００２】
【従来の技術】半導体基板の表面に凹凸状の所謂、トレ
ンチ溝を形成し、その内面壁にＰ又はＮ型半導体絶縁
層、あるいは、金属層を形成した高機能半導体装置が種
々製作されている。
ンチ溝を形成し、その内面壁にＰ又はＮ型半導体絶縁
層、あるいは、金属層を形成した高機能半導体装置が種
々製作されている。
【０００３】図１に、トレンチ溝を形成した代表的な半
導体装置の断面構造図を示す。１は一導電型半導体の低
抵抗層（例えばＮ+）、２は一導電型半導体（例えば
Ｎ）、３は逆導電型半導体（例えばＰ+）、４は電極金
属、５は凸部、６は凹部、１０はオ−ミック電極であ
る。６の凹部はトレンチ溝であり、使用目的に応じて、
Ｖ形、Ｕ形その他種々の形状の凹部が形成される。凹部
６の開（２）口部幅と深さの関係、更に、隣り合う凹部
６にはさまれた凸部５の幅はその形成技術が進むにつれ
て、狭い幅で、より深く形成する傾向にあり、溝の開口
部幅及び凸部幅が１μｍで、凹部深さが５〜１０μｍ程
度の形状が開発されている。
導体装置の断面構造図を示す。１は一導電型半導体の低
抵抗層（例えばＮ+）、２は一導電型半導体（例えば
Ｎ）、３は逆導電型半導体（例えばＰ+）、４は電極金
属、５は凸部、６は凹部、１０はオ−ミック電極であ
る。６の凹部はトレンチ溝であり、使用目的に応じて、
Ｖ形、Ｕ形その他種々の形状の凹部が形成される。凹部
６の開（２）口部幅と深さの関係、更に、隣り合う凹部
６にはさまれた凸部５の幅はその形成技術が進むにつれ
て、狭い幅で、より深く形成する傾向にあり、溝の開口
部幅及び凸部幅が１μｍで、凹部深さが５〜１０μｍ程
度の形状が開発されている。
【０００４】しかして、凸部幅が狭く、凹部深さが深く
なる程、半導体装置を完成させるまでに必要な電極付
け、リ−ド線ボンディング、放熱板へのダイボンディン
グ等のハンドリングが困難となり、凸部５の破損の原因
となる。なお、凸部５が破損すると半導体装置として電
気的特性及び機能をそこなう。
なる程、半導体装置を完成させるまでに必要な電極付
け、リ−ド線ボンディング、放熱板へのダイボンディン
グ等のハンドリングが困難となり、凸部５の破損の原因
となる。なお、凸部５が破損すると半導体装置として電
気的特性及び機能をそこなう。
【０００５】
【発明が解決しようとする課題】解決しようとする問題
点は、半導体基板の表面を凹凸状に形成し、少なくとも
凸部に電極金属を設けた半導体装置において、凸部の幅
が狭く、高さが高い半導体基板の製作時又は使用時にお
ける凸部の破損の原因を除去し、電気特性が安定し、信
頼性の高い半導体装置を得ることである。
点は、半導体基板の表面を凹凸状に形成し、少なくとも
凸部に電極金属を設けた半導体装置において、凸部の幅
が狭く、高さが高い半導体基板の製作時又は使用時にお
ける凸部の破損の原因を除去し、電気特性が安定し、信
頼性の高い半導体装置を得ることである。
【０００６】
【課題を解決するための手段】本発明は、凸部上の電極
金属の上面及び凹部の表面開口部を含む少なくとも内部
の一部にわたり、ほぼ同一の金属、合金又は絶縁材料等
による固体材料層を凹部を閉塞し、かつ、連結するごと
く、配設することを主要な特徴とし、その目的とする半導
体装置を実現する。
金属の上面及び凹部の表面開口部を含む少なくとも内部
の一部にわたり、ほぼ同一の金属、合金又は絶縁材料等
による固体材料層を凹部を閉塞し、かつ、連結するごと
く、配設することを主要な特徴とし、その目的とする半導
体装置を実現する。
【０００７】
【実施例】図２は、本発明装置の実施例１の断面構造図
であって、図１と同一符号は同一部分である。７は金、
銀等の金属膜、８は低融点ハンダから成る固体材料層、
９は外部リ−ド電極である。金属膜７は電極金属４の凹
凸表面上に形成し、低融点ハンダ８に対し表面張力を小
とする金属であり、凹部６の底部まで溶融ハンダ８を侵
入せしめる。更に、８と外部リ−ド電極９を低抵抗金属
（３）結合させる。
であって、図１と同一符号は同一部分である。７は金、
銀等の金属膜、８は低融点ハンダから成る固体材料層、
９は外部リ−ド電極である。金属膜７は電極金属４の凹
凸表面上に形成し、低融点ハンダ８に対し表面張力を小
とする金属であり、凹部６の底部まで溶融ハンダ８を侵
入せしめる。更に、８と外部リ−ド電極９を低抵抗金属
（３）結合させる。
【０００８】従って、低融点ハンダ８は斜線で図示する
ように、凹部６の表面開口部を含む内部を閉塞し、又、
凸部５に設けた電極金属４及び金属膜７の上面にわたっ
て連結して設けられる。なお、１１は溶融ハンダ８が凹
部６に侵入する際、何等かの原因により、発生する空洞
である。
ように、凹部６の表面開口部を含む内部を閉塞し、又、
凸部５に設けた電極金属４及び金属膜７の上面にわたっ
て連結して設けられる。なお、１１は溶融ハンダ８が凹
部６に侵入する際、何等かの原因により、発生する空洞
である。
【０００９】図２のごとく、低融点ハンダ８による空洞
１１の有無にかかわらず、凹部６の表面開口部から凹部
内部側の少なくとも一部に及んで閉塞するようにし、
又、８は凸部５に設けた金属膜７を形成した電極金属を
相互に連結するように構成する。
１１の有無にかかわらず、凹部６の表面開口部から凹部
内部側の少なくとも一部に及んで閉塞するようにし、
又、８は凸部５に設けた金属膜７を形成した電極金属を
相互に連結するように構成する。
【００１０】図２の構造により、凸部５に加わる水平方
向の応力は低融点ハンダから成る固体材料層８により、
両側から打消し合い、半導体装置としての熱膨張応力に
対する安定性や組立時の取扱いに対する安定性が改善さ
れる。
向の応力は低融点ハンダから成る固体材料層８により、
両側から打消し合い、半導体装置としての熱膨張応力に
対する安定性や組立時の取扱いに対する安定性が改善さ
れる。
【００１１】次に、図２の構造の具体的製作例を詳述す
る。Ｎ型シリコン基板１及び２に公知のドライエッチン
グ法により、溝幅２μｍ、溝深さ４μｍ、凸部５幅１.５
μｍ、長さ３ｍｍのトレンチ溝６をストライプ状に約５
２０本形成し、トレンチ溝６の内壁にのみＰ型をボロン
原子の気層拡散で約０.２５μｍの深さに形成し、凸部
５に１μｍ幅のＮ型のチャネル領域を形成する。次に、
凸部５の拡散マスクのシリコン酸化膜を除去した後、Ｎ
型シリコンとはショットキ接合を形成する電極金属４、
例えば、チタン、クロム、モリブデン等を、真空蒸着又
はスパッタ法にて、約２０００オングストロ−ム堆積形
成する。この時、前記トレンチ溝６の内部にまで金属が
入射するようにシリコン基板を自転、公転させて形成す
る。このようにして、３.４ｍｍ×３.４ｍｍのショット
キバリア整流装置のチップの基本的構造は完成した。次
に、前記ショットキバリア電極金属４に続いて、約５０
０（４）０オングストロ−ム厚さのＮｉ等の金属を真空
蒸着し、さらに約５００オングスロ−ムの金又は銀の金
属膜７を形成する。次いで、低融点ハンダ８は溶融処理
により、図２の斜線図示のごとく、凹部６と凸部５の金
属膜７上に凹部６を閉塞し、かつ、連結して形成され
る。又、外部電極リ−ド線９と低抵抗金属結合される。
る。Ｎ型シリコン基板１及び２に公知のドライエッチン
グ法により、溝幅２μｍ、溝深さ４μｍ、凸部５幅１.５
μｍ、長さ３ｍｍのトレンチ溝６をストライプ状に約５
２０本形成し、トレンチ溝６の内壁にのみＰ型をボロン
原子の気層拡散で約０.２５μｍの深さに形成し、凸部
５に１μｍ幅のＮ型のチャネル領域を形成する。次に、
凸部５の拡散マスクのシリコン酸化膜を除去した後、Ｎ
型シリコンとはショットキ接合を形成する電極金属４、
例えば、チタン、クロム、モリブデン等を、真空蒸着又
はスパッタ法にて、約２０００オングストロ−ム堆積形
成する。この時、前記トレンチ溝６の内部にまで金属が
入射するようにシリコン基板を自転、公転させて形成す
る。このようにして、３.４ｍｍ×３.４ｍｍのショット
キバリア整流装置のチップの基本的構造は完成した。次
に、前記ショットキバリア電極金属４に続いて、約５０
０（４）０オングストロ−ム厚さのＮｉ等の金属を真空
蒸着し、さらに約５００オングスロ−ムの金又は銀の金
属膜７を形成する。次いで、低融点ハンダ８は溶融処理
により、図２の斜線図示のごとく、凹部６と凸部５の金
属膜７上に凹部６を閉塞し、かつ、連結して形成され
る。又、外部電極リ−ド線９と低抵抗金属結合される。
【００１２】図３は、実施例２の断面構造図であって、
固体材料層８として、アルミニウムを選択して実施した
場合である。即ち、ショットキバリア電極金属４をトレ
ンチ溝６の内壁に形成した後、アルミニウムを公知のス
パッタ法で堆積する。スパッタ堆積の初期にはトレンチ
溝６の両側の内壁面及びトレンチ溝６底部にはスパッタ
金属が回り込んでアルミニウム金属層を形成するが、ト
レンチ開口部はトレンチ溝６底部に入射するスパッタ金
属量より多いから、トレンチ開口部はスパッタ処理時間
と共にアルミニウム金属がせり出して来て、ついにはト
レンチ溝６開口断面を閉塞する。トレンチ溝６が深かっ
たり、開口部が狭い場合にトレンチ溝６内部には断面が
略三角形の空洞１１が形成される場合があるが、少なく
ともトレンチ溝６の開口断面が閉塞される時にはトレン
チ溝６の内壁に橋渡しされたアルミニウム層８が形成さ
れる。トレンチ溝開口部が閉塞された後も約３〜１０μ
ｍのアルミニウム層を引き続きスパッタ堆積する。外部
リ−ド電極９がアルミニウム線や金線の場合は上記アル
ミニウム層８の上に直接超音波ボンディングが可能とな
る。外部リ−ド電極９との接続を低融点ハンダ合金で行
うには、アルミニウム層８の上にＣｒ、Ｎｉの順序でさ
らにスパッタ処理にて金属膜を形成し、ハンダ合金を溶
融させる。図３の構造においても図２と同様の構成とな
り、同様の効果を得る。
固体材料層８として、アルミニウムを選択して実施した
場合である。即ち、ショットキバリア電極金属４をトレ
ンチ溝６の内壁に形成した後、アルミニウムを公知のス
パッタ法で堆積する。スパッタ堆積の初期にはトレンチ
溝６の両側の内壁面及びトレンチ溝６底部にはスパッタ
金属が回り込んでアルミニウム金属層を形成するが、ト
レンチ開口部はトレンチ溝６底部に入射するスパッタ金
属量より多いから、トレンチ開口部はスパッタ処理時間
と共にアルミニウム金属がせり出して来て、ついにはト
レンチ溝６開口断面を閉塞する。トレンチ溝６が深かっ
たり、開口部が狭い場合にトレンチ溝６内部には断面が
略三角形の空洞１１が形成される場合があるが、少なく
ともトレンチ溝６の開口断面が閉塞される時にはトレン
チ溝６の内壁に橋渡しされたアルミニウム層８が形成さ
れる。トレンチ溝開口部が閉塞された後も約３〜１０μ
ｍのアルミニウム層を引き続きスパッタ堆積する。外部
リ−ド電極９がアルミニウム線や金線の場合は上記アル
ミニウム層８の上に直接超音波ボンディングが可能とな
る。外部リ−ド電極９との接続を低融点ハンダ合金で行
うには、アルミニウム層８の上にＣｒ、Ｎｉの順序でさ
らにスパッタ処理にて金属膜を形成し、ハンダ合金を溶
融させる。図３の構造においても図２と同様の構成とな
り、同様の効果を得る。
【００１３】図４は実施例３の断面構造図であって、固
体材料層８として、シリコン基板の構成原子であるシリ
コンを主成分とした多結晶又は非晶質状のシリコンとボ
ロン又はアルミニウム又はリン原子を不純物として含む
合金層を選択して（５）実施した場合である。
体材料層８として、シリコン基板の構成原子であるシリ
コンを主成分とした多結晶又は非晶質状のシリコンとボ
ロン又はアルミニウム又はリン原子を不純物として含む
合金層を選択して（５）実施した場合である。
【００１４】前記の合金層８は公知のＣＶＤ法で堆積し
た構造であり、シリコンに対し、ボロン又はアルミニウ
ム又はリンを１０18〜１０22原子／ｃｍ3以上含有する
多結晶又は非晶質シリコンであり、金属的性質を強く示
す合金となり、低抵抗電極を形成する。又、この合金層
は熱膨張係数もシリコン基板とほとんど同一となり、本
発明の目的を有効に達成する。
た構造であり、シリコンに対し、ボロン又はアルミニウ
ム又はリンを１０18〜１０22原子／ｃｍ3以上含有する
多結晶又は非晶質シリコンであり、金属的性質を強く示
す合金となり、低抵抗電極を形成する。又、この合金層
は熱膨張係数もシリコン基板とほとんど同一となり、本
発明の目的を有効に達成する。
【００１５】
【００１６】本発明装置の実施の態様としては種々のも
のがある。例えば、本発明の発明者１名を含む特願平２
−５５９８４「ショットキバリアダイオ−ド」で提案さ
れた凹凸形状の半導体表面の凹部にはバリア高さ（φ
B）の高い金属、凸部にはφBの低い金属を設けたものに
ついても前記の実施例と同様に実施できる。なお、半導
体基板に別の機能をもった複数の凹部を形成した半導体
装置にも適用できることはもちろんである。
のがある。例えば、本発明の発明者１名を含む特願平２
−５５９８４「ショットキバリアダイオ−ド」で提案さ
れた凹凸形状の半導体表面の凹部にはバリア高さ（φ
B）の高い金属、凸部にはφBの低い金属を設けたものに
ついても前記の実施例と同様に実施できる。なお、半導
体基板に別の機能をもった複数の凹部を形成した半導体
装置にも適用できることはもちろんである。
【００１７】図３の実施例２における固体材料層８をタ
ングステン又はモリブデンに選択するとシリコン基板と
熱膨張係数が近似して、信頼性等に、更に効果的であっ
た。
ングステン又はモリブデンに選択するとシリコン基板と
熱膨張係数が近似して、信頼性等に、更に効果的であっ
た。
【００１８】図４の実施例３において、多量に不純物を
含む金属性の多結晶又は非晶質シリコン層から成る固体
材料層８の上に外部リ−ド電極９と接続するため、図
（６）示しないが約３〜５μｍのアルミニウム層をスパ
ッタ堆積形成し、アルミニウム線や金線をボンディング
してもよい。又、図４に示すように大電流用としては広
い断面積をもつ銅から成る外部リ−ド電極９を低融点ハ
ンダ１３で接続するため、多結晶又は非晶質シリコン合
金層から成る固体材料層８の上にＮｉ等のハンダと合金
を形成する金属層１２を形成する。
含む金属性の多結晶又は非晶質シリコン層から成る固体
材料層８の上に外部リ−ド電極９と接続するため、図
（６）示しないが約３〜５μｍのアルミニウム層をスパ
ッタ堆積形成し、アルミニウム線や金線をボンディング
してもよい。又、図４に示すように大電流用としては広
い断面積をもつ銅から成る外部リ−ド電極９を低融点ハ
ンダ１３で接続するため、多結晶又は非晶質シリコン合
金層から成る固体材料層８の上にＮｉ等のハンダと合金
を形成する金属層１２を形成する。
【００１９】本発明装置の構造は、半導体基板の凸部に
対し、対称形に同一の熱膨張をもち、同じ量の応力が働
き、打ち消し合うことが必要であるから、少なくとも一
つ以上の凹部を埋める固体材料層は電気的に同一機能を
求める領域については、同一の固体材料層であることが
望ましい。又、熱的に同等であることからそれらが相互
に連結されて、できるだけ同等の条件に形成されること
が必要である。
対し、対称形に同一の熱膨張をもち、同じ量の応力が働
き、打ち消し合うことが必要であるから、少なくとも一
つ以上の凹部を埋める固体材料層は電気的に同一機能を
求める領域については、同一の固体材料層であることが
望ましい。又、熱的に同等であることからそれらが相互
に連結されて、できるだけ同等の条件に形成されること
が必要である。
【００２０】電極金属としては、ショットキバリアを形
成する金属であっても、又、オ−ミック接触を形成する
金属のいずれでもよく、その他、本発明の構成要件を満
足する変形、付加、材料の変換等の変更を行っても本発
明の範囲に含まれるものである。
成する金属であっても、又、オ−ミック接触を形成する
金属のいずれでもよく、その他、本発明の構成要件を満
足する変形、付加、材料の変換等の変更を行っても本発
明の範囲に含まれるものである。
【００２１】
【発明の効果】以上のごとく、本発明により、半導体基
板の表面に形成した凸部に対する熱的、機械的等の応力
による損傷を防止し、電気的特性が安定し、かつ、信頼
性の高い半導体装置を得ることができ、各種の電気機器
等に利用して、その効果極めて大なるものである。
板の表面に形成した凸部に対する熱的、機械的等の応力
による損傷を防止し、電気的特性が安定し、かつ、信頼
性の高い半導体装置を得ることができ、各種の電気機器
等に利用して、その効果極めて大なるものである。
【図１】 従来の半導体装置の断面構造図である。
【図２】 本発明の実施例１の断面構造図である。
【図３】 本発明の実施例２の断面構造図である。
【図４】 本発明の実施例３の断面構造図である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/43 H01L 29/47 H01L 29/872
Claims (2)
- 【請求項１】半導体基板の表面を凹凸状に形成し、該凹
部内面壁に該半導体基板と反対の導電型の半導体層３を
形成すると共に、該凹凸表面上に電極金属４を設けた半
導体装置において、該電極金属表面上に金属膜７を設け
且つ該凸部上の金属膜７の上面及び該凸部をはさむ該凹
部の表面開口部を含む少なくとも該内面部の一部にわた
り該凹部を該半導体基板とほぼ近似の熱膨張係数の固体
材料層により閉塞すると共に、連結するごとく配設し、
且つ、該固体材料層上に外部リード電極が結合された事
を特徴とする半導体装置。 - 【請求項２】固体材料層を、半導体基板の構成原子を主
成分とする合金層とした事を特徴とする請求項１の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03223506A JP3142318B2 (ja) | 1991-08-08 | 1991-08-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03223506A JP3142318B2 (ja) | 1991-08-08 | 1991-08-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0548081A JPH0548081A (ja) | 1993-02-26 |
| JP3142318B2 true JP3142318B2 (ja) | 2001-03-07 |
Family
ID=16799216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03223506A Expired - Fee Related JP3142318B2 (ja) | 1991-08-08 | 1991-08-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3142318B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4120340A3 (en) * | 2021-07-12 | 2023-06-07 | Renesas Electronics Corporation | Semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014130922A (ja) * | 2012-12-28 | 2014-07-10 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1991
- 1991-08-08 JP JP03223506A patent/JP3142318B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4120340A3 (en) * | 2021-07-12 | 2023-06-07 | Renesas Electronics Corporation | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0548081A (ja) | 1993-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4141135A (en) | Semiconductor process using lapped substrate and lapped low resistivity semiconductor carrier | |
| US4042951A (en) | Gold-germanium alloy contacts for a semiconductor device | |
| EP0022001A1 (fr) | Transistor à effet de champ vertical de puissance pour hautes fréquences, et procédé de réalisation d'un tel transistor | |
| JP3142318B2 (ja) | 半導体装置 | |
| US6157077A (en) | Semiconductor device with plated heat sink and partially plated side surfaces | |
| JP2687017B2 (ja) | ショットキバリア半導体装置 | |
| JPS6236400B2 (ja) | ||
| KR102832888B1 (ko) | 최적화된 흡수 속도를 갖는 검출 구조물을 제조하는 방법 및 그러한 구조물 | |
| JPH04293268A (ja) | 半導体装置とその製造方法 | |
| JP2708798B2 (ja) | 炭化ケイ素の電極形成方法 | |
| EP0080953B1 (fr) | Montage en boîtier pressé de composants de puissance à structure d'électrodes ramifiée | |
| JPS6381948A (ja) | 多層配線半導体装置 | |
| JPH08125270A (ja) | 積層型半導体レーザ | |
| JPH0580157B2 (ja) | ||
| JP3076633B2 (ja) | 半導体装置 | |
| JPS6227547B2 (ja) | ||
| JPS6325507B2 (ja) | ||
| JP3337758B2 (ja) | 半導体装置の製造方法 | |
| JP2697165B2 (ja) | 半導体装置の製造方法 | |
| EP0266093B1 (en) | Process of making a high power multi-layer semiconductive switching device with multiple parallel contacts | |
| JPS5984468A (ja) | 半導体装置 | |
| US6924546B2 (en) | Low-capacity vertical diode | |
| TW381330B (en) | Method of forming cooling system on wafer back | |
| JP3062514B2 (ja) | 薄膜トランジスタ | |
| JPS5845833B2 (ja) | シヨツトキバリヤ半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |