JPS583303Y2 - シヨツトキバリアダイオ−ド - Google Patents
シヨツトキバリアダイオ−ドInfo
- Publication number
- JPS583303Y2 JPS583303Y2 JP1977168351U JP16835177U JPS583303Y2 JP S583303 Y2 JPS583303 Y2 JP S583303Y2 JP 1977168351 U JP1977168351 U JP 1977168351U JP 16835177 U JP16835177 U JP 16835177U JP S583303 Y2 JPS583303 Y2 JP S583303Y2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- metal electrode
- semi
- barrier diode
- insulating region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【考案の詳細な説明】
本考案は、たとえばSHF帯等の高周波用ショットキバ
リアダイオードに関するものである。
リアダイオードに関するものである。
一般にダイオードの周波数特性の目安となるしゃ断簡波
数fcは、 たたし、 Cj:接合部容量 R5:直列抵抗 と表わせる。
数fcは、 たたし、 Cj:接合部容量 R5:直列抵抗 と表わせる。
したがって高周波用途には、foを大きくする必要から
Cj、Rsを小さくしなければならない。
Cj、Rsを小さくしなければならない。
このため、従来の高周波用ショットキバリアダイオード
は、第1図のような構成していた。
は、第1図のような構成していた。
この第1図では、半導体基板として、N++型QaAs
基体1上にN十型GaAs層2をエピタキシャル成長形
成したものを使用している。
基体1上にN十型GaAs層2をエピタキシャル成長形
成したものを使用している。
このエピタキシャル成長したGaAs層2の表面5i0
2等の絶縁膜3を被着形成し、絶縁膜3の表面からGa
As層2の表面に達するショットキ接合用の窓部4を形
成し、さらにこのショットキ接合及びポンディングパッ
ドとなる金属電極5を形成している。
2等の絶縁膜3を被着形成し、絶縁膜3の表面からGa
As層2の表面に達するショットキ接合用の窓部4を形
成し、さらにこのショットキ接合及びポンディングパッ
ドとなる金属電極5を形成している。
この場合、R5を小さくするために、エピタキシャル成
長GaBs層2は1〜3X1017σ3程度の不純物濃
度としており(GaAs基体1は1〜2 X 10’a
cm−3程度)、またCjを小さくするために、窓部
4のd を7〜157zmφとしている。
長GaBs層2は1〜3X1017σ3程度の不純物濃
度としており(GaAs基体1は1〜2 X 10’a
cm−3程度)、またCjを小さくするために、窓部
4のd を7〜157zmφとしている。
この窓部4の直径d・がこのように小さいと外部導出端
子の接続が困難であるので、ポンディングパッドとなる
金属電極5を絶縁膜3の上まで延長して配置するいわゆ
るオーバレイ構造をとっている。
子の接続が困難であるので、ポンディングパッドとなる
金属電極5を絶縁膜3の上まで延長して配置するいわゆ
るオーバレイ構造をとっている。
しかし、オーバレイ構造は絶縁膜3上の金属電極5とエ
ピタキシャル成長Ga A s層2の表面との間の浮遊
容量が増大するため、金属電極5の直径d、をあまり大
きくすることができず、現実には15〜30μ扉φ程度
としているにすきず、ボンディング作業能率は低い。
ピタキシャル成長Ga A s層2の表面との間の浮遊
容量が増大するため、金属電極5の直径d、をあまり大
きくすることができず、現実には15〜30μ扉φ程度
としているにすきず、ボンディング作業能率は低い。
また浮遊容量の低減を図るために、絶縁膜3の厚みを増
大することも行なわれているが、この場合には絶縁膜3
とGaAs基板等との熱膨張率が異なることなどにより
、絶縁膜3とGaAs層2との境界面の応力(いわゆる
界面ストレス)が増大し、特性に悪影響を存ぼす。
大することも行なわれているが、この場合には絶縁膜3
とGaAs基板等との熱膨張率が異なることなどにより
、絶縁膜3とGaAs層2との境界面の応力(いわゆる
界面ストレス)が増大し、特性に悪影響を存ぼす。
本考案は、このような欠点を克服すべくなされたもので
あり、Cj(浮遊容量も含む)を小さくしたままで、ポ
ンディングパッド(金属電極)面積を大きくしかも平面
で構成でき、界面ストレスも低減でき、さらにRsの低
減も図り得るようなショットキバリアダイオードの提供
を目的とする。
あり、Cj(浮遊容量も含む)を小さくしたままで、ポ
ンディングパッド(金属電極)面積を大きくしかも平面
で構成でき、界面ストレスも低減でき、さらにRsの低
減も図り得るようなショットキバリアダイオードの提供
を目的とする。
次に、本考案に係るショットキバリアダイオードの好ま
しい実施例について、第2図ないし第4図を参照しなが
ら説明する。
しい実施例について、第2図ないし第4図を参照しなが
ら説明する。
第2図A−Eは、実施例のショツ1−キバリアダイオー
ドを製造工程に沿って示す断面図である。
ドを製造工程に沿って示す断面図である。
まず、第2図Aに示すように、−導電型で高不純物濃度
の半導体基体として、たとえば不純物濃度が1〜2×1
0th−3程度のN++型のG a A s基体11を
用意し、このGaAs基体11の一主面(第2図Aの上
面、これを単に表面と称す)上に、同導電型で基体11
よりも低いたとえば1〜3×1017CrrL−程度の
不純物濃度の層として、N平型のGaAs層12をエピ
タキシャル気相成長法等により形成している。
の半導体基体として、たとえば不純物濃度が1〜2×1
0th−3程度のN++型のG a A s基体11を
用意し、このGaAs基体11の一主面(第2図Aの上
面、これを単に表面と称す)上に、同導電型で基体11
よりも低いたとえば1〜3×1017CrrL−程度の
不純物濃度の層として、N平型のGaAs層12をエピ
タキシャル気相成長法等により形成している。
このエピタキシャル成長層12上に、第2図Bに示すよ
うに、5I02等の絶縁膜13を、気相成長法等により
被着形成し、この絶縁膜13を所定形状のエツチングパ
ターンにより選択的にフォトエツチング処理し、第2図
Cのように複数個の窓部14を形成する。
うに、5I02等の絶縁膜13を、気相成長法等により
被着形成し、この絶縁膜13を所定形状のエツチングパ
ターンにより選択的にフォトエツチング処理し、第2図
Cのように複数個の窓部14を形成する。
このときの窓部14の形状および配列パターンとしては
、たとえば第3図に示すように、たとえば直径が数μm
〜十数jtm程度の円形状の窓部14を複数個、蜂の巣
状(ハニカム状)に配列して形成している。
、たとえば第3図に示すように、たとえば直径が数μm
〜十数jtm程度の円形状の窓部14を複数個、蜂の巣
状(ハニカム状)に配列して形成している。
次に、残存している絶縁膜13をマスクとして第2図り
の矢印方向からイオン注入処理を行ない上記窓部14の
下方に選択的な半絶縁領域15を形成する。
の矢印方向からイオン注入処理を行ない上記窓部14の
下方に選択的な半絶縁領域15を形成する。
この場合、注入イオンとしては、I■+(プロトンイオ
ン)やCr3+(クロムイオン)等が甲いられ、これら
の注入イオンの濃度をたとえばIQ”cyyt”以上と
して、半絶縁領域15の固有抵抗がたとえば108Qc
rrL以上となるようにする。
ン)やCr3+(クロムイオン)等が甲いられ、これら
の注入イオンの濃度をたとえばIQ”cyyt”以上と
して、半絶縁領域15の固有抵抗がたとえば108Qc
rrL以上となるようにする。
また半絶縁領域15の深さとしては少なくともエピタキ
シャル成長層12を超えてN−++型のG a A s
基体11に対するように形成される。
シャル成長層12を超えてN−++型のG a A s
基体11に対するように形成される。
またイオン注入後は、全面を5i02やSI 3 N4
等で覆い(いわゆるキャッピング)、活性化のための加
熱処理(アニール処理)を行なう。
等で覆い(いわゆるキャッピング)、活性化のための加
熱処理(アニール処理)を行なう。
次に、GaAs基体11の裏面をラッピング処理し、A
u−Ge等のオーミック接触用金属電極16を被着形成
した後、加熱処理してオーミック接触部を合金構造とす
る(いわゆるオーミックアロイの形成)。
u−Ge等のオーミック接触用金属電極16を被着形成
した後、加熱処理してオーミック接触部を合金構造とす
る(いわゆるオーミックアロイの形成)。
また、エピタキシアル成長層12の表面には、上記半絶
縁領域15を含むようなJ(径の、たとえば直径が数十
l1m以上の円形の窓部1γを形成し、次にW、Mo、
Ti 、Ni、Au、Pt%のショットキ接合用の金属
層を被着した後、)第1・エツチング処理等により上記
窓部17を覆う形状の金属電極18を形成する。
縁領域15を含むようなJ(径の、たとえば直径が数十
l1m以上の円形の窓部1γを形成し、次にW、Mo、
Ti 、Ni、Au、Pt%のショットキ接合用の金属
層を被着した後、)第1・エツチング処理等により上記
窓部17を覆う形状の金属電極18を形成する。
このとき、上記エピタキシャル成長層12の表面で上記
半絶縁領域15以外の部分と、金属電極18との接触面
においてショツ1−キ接合が形成される。
半絶縁領域15以外の部分と、金属電極18との接触面
においてショツ1−キ接合が形成される。
(第21]Eおよび第4図参照)。
このようにして得られた第2図Eおよび第4図に示すよ
うにショットキバリアダイオードは、N”GaAs基体
11と、この基体11の表面上に成長形成されたN平型
のエピタキシャル成長層12とこの成長層12の表面か
ら上記基体11に達するように選択的に形成された半絶
縁領域15と、この半絶縁領域15および上記成長層1
2の表面1−に被着形成された金属電極18と、上記基
体11の裏面に被着形成された金属電極16とを備えて
構成されている。
うにショットキバリアダイオードは、N”GaAs基体
11と、この基体11の表面上に成長形成されたN平型
のエピタキシャル成長層12とこの成長層12の表面か
ら上記基体11に達するように選択的に形成された半絶
縁領域15と、この半絶縁領域15および上記成長層1
2の表面1−に被着形成された金属電極18と、上記基
体11の裏面に被着形成された金属電極16とを備えて
構成されている。
したがって、ショットキ接合面となるのは、成長層12
表面で金属電極18との接触面の・うち、上記半絶縁領
域15の表面部分を除去した面であるから、ボンデング
バッドとなる金属電極18の面積を広くしても、接触面
での半絶縁領域15の面積の比率を大きくすればショッ
トキ接合面積を小さく抑えることができ、接合容量を小
さくできる。
表面で金属電極18との接触面の・うち、上記半絶縁領
域15の表面部分を除去した面であるから、ボンデング
バッドとなる金属電極18の面積を広くしても、接触面
での半絶縁領域15の面積の比率を大きくすればショッ
トキ接合面積を小さく抑えることができ、接合容量を小
さくできる。
しかも、絶縁膜13hに金属電極18を延長して配置す
る必要性がなくなるため、浮遊容量は非常に小さくでき
る。
る必要性がなくなるため、浮遊容量は非常に小さくでき
る。
さらに、ショットキ接合部のペリフェリ(周囲長)が長
くでき、マルチエミッタと同様な構造となり、R5の低
減が図れる。
くでき、マルチエミッタと同様な構造となり、R5の低
減が図れる。
さらに、ポンディングパッドとなる金属電極18が成長
膜12の表面上に形成され、5i02等の絶縁膜13を
厚くする必要がないため、従来のように境界面に余分な
応力が加わらず、界面ストレスによる信頼性劣化の問題
が除去できる。
膜12の表面上に形成され、5i02等の絶縁膜13を
厚くする必要がないため、従来のように境界面に余分な
応力が加わらず、界面ストレスによる信頼性劣化の問題
が除去できる。
なお、本考案は上記実施例のみに限定されるものではな
く、たとえば選択的に形成される半絶縁領域15は、円
形のハニカムパターン以外に種々の形状および配置パタ
ーンがとり得る。
く、たとえば選択的に形成される半絶縁領域15は、円
形のハニカムパターン以外に種々の形状および配置パタ
ーンがとり得る。
第1図は従来例を示す断面図、第2図A −Eは本考案
の一実施例を製造工程に沿って示す断面図第3図は第2
図Cの平面図、第4図は第2図Eの一部切欠平面図であ
る。 11・・・・・・N+型GaA s基体、12・・・・
・・N十型GaAsエピタキシャル成長層、15・・・
・・・半絶縁領域、18・・・・・・ショットキ接合用
金属電極。
の一実施例を製造工程に沿って示す断面図第3図は第2
図Cの平面図、第4図は第2図Eの一部切欠平面図であ
る。 11・・・・・・N+型GaA s基体、12・・・・
・・N十型GaAsエピタキシャル成長層、15・・・
・・・半絶縁領域、18・・・・・・ショットキ接合用
金属電極。
Claims (1)
- 一導電型の高不純物濃度半導体基体と、該基体の表面上
に成長形成された同導電型で基体よりも低い不純物濃度
の成長層と、該成長層の表面から上記基体に達するよう
に選択的に形成された半絶縁領域と、この半絶縁領域お
よび上記成長層の表面上に被着形成されたショットキ接
合用金属電極と、上記基体裏面に被着形成されたオーミ
ック接合用金属電極とを備えることを特徴とするショッ
トキバリアダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977168351U JPS583303Y2 (ja) | 1977-12-16 | 1977-12-16 | シヨツトキバリアダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977168351U JPS583303Y2 (ja) | 1977-12-16 | 1977-12-16 | シヨツトキバリアダイオ−ド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5494160U JPS5494160U (ja) | 1979-07-03 |
| JPS583303Y2 true JPS583303Y2 (ja) | 1983-01-20 |
Family
ID=29169412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1977168351U Expired JPS583303Y2 (ja) | 1977-12-16 | 1977-12-16 | シヨツトキバリアダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583303Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5650581A (en) * | 1979-10-01 | 1981-05-07 | Hitachi Ltd | Schottky diode |
| JPS58212184A (ja) * | 1982-02-04 | 1983-12-09 | Sanyo Electric Co Ltd | 半導体集積回路に組込まれるシヨツトキ−バリアダイオ−ド |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS493229A (ja) * | 1972-04-22 | 1974-01-12 |
-
1977
- 1977-12-16 JP JP1977168351U patent/JPS583303Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5494160U (ja) | 1979-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06232150A (ja) | ヘテロ接合バイポーラ・トランジスタ集積回路の製造方法 | |
| JPH0571173B2 (ja) | ||
| US4377899A (en) | Method of manufacturing Schottky field-effect transistors utilizing shadow masking | |
| JPS5937867B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JPS583303Y2 (ja) | シヨツトキバリアダイオ−ド | |
| JPH02252267A (ja) | 半導体装置の製造方法 | |
| JPH0645340A (ja) | 半導体装置及びその製造方法 | |
| JPS5842631B2 (ja) | 接合ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS6354767A (ja) | バイポ−ラトランジスタとその製造方法 | |
| JPS5935188B2 (ja) | シヨツトキバリア・ダイオ−ドの製法 | |
| JP2555871B2 (ja) | 砒化ガリウム半導体装置 | |
| GB2064868A (en) | Schottky barrier gate field-effect transistor | |
| JPS584468B2 (ja) | サイリスタ | |
| JP2683552B2 (ja) | バイポーラトランジスタの製法 | |
| JPS58142581A (ja) | ショットキ−バリアゲート形電界効果トランジスタの製造方法 | |
| JPH01165166A (ja) | ショットキバリアダイオード | |
| JPS5833714B2 (ja) | 砒化ガリウムショットキ障壁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPH02122669A (ja) | 半導体装置の製造方法 | |
| JPH0618216B2 (ja) | GaAs電界効果トランジスタの製法 | |
| JPS5931073A (ja) | 電界効果トランジスタの製造方法 | |
| JPS60177672A (ja) | ヘテロ接合バイポ−ラ半導体装置 | |
| JP2006128528A (ja) | ヘテロ接合型バイポーラ半導体装置及びその製造方法 | |
| JPH1167685A (ja) | 半導体デバイスのコンタクト電極形成方法 | |
| JPS6161549B2 (ja) |