JPH1167685A - 半導体デバイスのコンタクト電極形成方法 - Google Patents
半導体デバイスのコンタクト電極形成方法Info
- Publication number
- JPH1167685A JPH1167685A JP22412297A JP22412297A JPH1167685A JP H1167685 A JPH1167685 A JP H1167685A JP 22412297 A JP22412297 A JP 22412297A JP 22412297 A JP22412297 A JP 22412297A JP H1167685 A JPH1167685 A JP H1167685A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- alloy
- type semiconductor
- contact electrode
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 各層の半導体とコンタクト電極とのシンタ温
度とコンタクト抵抗との関係について考慮されておら
ず、効率が悪くなり、あるいは、コンタクト抵抗が十分
に低くならない。 【解決手段】 フォトトランジスタは、基板10上にサブ
コレクタ層11、コレクタ層12、ベース層13、エミッタ層
14からなるエピタキシャル構造を形成する膜層成長段階
と、各メサを形成するメサ形成段階と、コンタクト電極
の被着段階、配線電極の形成段階とを経て製造される。
コンタクト電極の被着段階では、ｎ型のサブコレクタ層
11とエミッタ層14とにAuGe/Ni/Auから成るアロイ系のコ
ンタクト電極30,32を被着し、続いて、ｐ型のベース層1
3にTi/Pt/Auから成るノンアロイ系のコンタクト電極31
を被着し、第１の基準温度(400℃)以上の温度でシンタ
して半導体と合金化させ、オーミックにする。
度とコンタクト抵抗との関係について考慮されておら
ず、効率が悪くなり、あるいは、コンタクト抵抗が十分
に低くならない。 【解決手段】 フォトトランジスタは、基板10上にサブ
コレクタ層11、コレクタ層12、ベース層13、エミッタ層
14からなるエピタキシャル構造を形成する膜層成長段階
と、各メサを形成するメサ形成段階と、コンタクト電極
の被着段階、配線電極の形成段階とを経て製造される。
コンタクト電極の被着段階では、ｎ型のサブコレクタ層
11とエミッタ層14とにAuGe/Ni/Auから成るアロイ系のコ
ンタクト電極30,32を被着し、続いて、ｐ型のベース層1
3にTi/Pt/Auから成るノンアロイ系のコンタクト電極31
を被着し、第１の基準温度(400℃)以上の温度でシンタ
して半導体と合金化させ、オーミックにする。
Description
【０００１】
【発明の属する技術分野】この発明は、複数の半導体層
を積層して構成されるフォトトランジスタ等の半導体デ
バイスにおけるコンタクト電極の形成方法に関する。
を積層して構成されるフォトトランジスタ等の半導体デ
バイスにおけるコンタクト電極の形成方法に関する。
【０００２】
【従来の技術】フォトトランジスタ等の半導体デバイス
は、基板上にｎ型の半導体とｐ型の半導体とを積層し、
各層にコンタクト電極を被着し、これらのコンタクト電
極を介して配線電極を各層に接続することによって製造
される。このうち、コンタクト電極は、一般にリフトオ
フ法により被着した後、400℃〜500℃に熱してシンタす
ることにより半導体と合金化され、オーミック接合され
る。
は、基板上にｎ型の半導体とｐ型の半導体とを積層し、
各層にコンタクト電極を被着し、これらのコンタクト電
極を介して配線電極を各層に接続することによって製造
される。このうち、コンタクト電極は、一般にリフトオ
フ法により被着した後、400℃〜500℃に熱してシンタす
ることにより半導体と合金化され、オーミック接合され
る。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た従来技術では、各層の半導体とコンタクト電極とのシ
ンタ温度と、シンタの結果得られるオーミック接合での
コンタクト抵抗との関係について考慮されていなかった
ため、シンタ温度が必要以上に高い温度に設定されて効
率が悪くなり、あるいは、シンタ温度が必要温度以下に
設定されてコンタクト抵抗が十分に低くならないという
問題があった。特に、ノンアロイ系のコンタクト電極に
ついては、従来はシンタの必要がないと考えられていた
ため、ごく低温でシンタされるか、あるいはシンタ行程
が省かれ、十分に低いコンタクト抵抗が得られないとい
う問題があった。
た従来技術では、各層の半導体とコンタクト電極とのシ
ンタ温度と、シンタの結果得られるオーミック接合での
コンタクト抵抗との関係について考慮されていなかった
ため、シンタ温度が必要以上に高い温度に設定されて効
率が悪くなり、あるいは、シンタ温度が必要温度以下に
設定されてコンタクト抵抗が十分に低くならないという
問題があった。特に、ノンアロイ系のコンタクト電極に
ついては、従来はシンタの必要がないと考えられていた
ため、ごく低温でシンタされるか、あるいはシンタ行程
が省かれ、十分に低いコンタクト抵抗が得られないとい
う問題があった。
【０００４】この発明は、上述した従来技術の課題に鑑
みてなされたものであり、各層の半導体とコンタクト電
極とのシンタ温度とコンタクト抵抗との関係を考慮し
て、最小限の温度で低いコンタクト抵抗が得られるよう
な半導体デバイスのコンタクト電極形成方法を提供する
ことを目的とする。
みてなされたものであり、各層の半導体とコンタクト電
極とのシンタ温度とコンタクト抵抗との関係を考慮し
て、最小限の温度で低いコンタクト抵抗が得られるよう
な半導体デバイスのコンタクト電極形成方法を提供する
ことを目的とする。
【０００５】
【課題を解決するための手段】この発明にかかる半導体
デバイスのコンタクト電極形成方法は、ノンアロイ系の
コンタクト電極を含めてシンタすること、そして、各半
導体とコンタクト電極とのコンタクト抵抗が十分に低く
なるために必要かつ十分なシンタ温度でシンタすること
を特徴とし、第１の態様ではアロイ系、ノンアロイ系の
コンタクト電極を一度にシンタすることを特徴とし、第
２の態様ではこれらを別々に異なる温度でシンタするこ
とを特徴とし、第３の態様では、フォトトランジスタに
適用した場合に、コレクタ層、ベース層、エミッタ層に
ついてそれぞれ別々に異なる温度でシンタすることを特
徴とする。
デバイスのコンタクト電極形成方法は、ノンアロイ系の
コンタクト電極を含めてシンタすること、そして、各半
導体とコンタクト電極とのコンタクト抵抗が十分に低く
なるために必要かつ十分なシンタ温度でシンタすること
を特徴とし、第１の態様ではアロイ系、ノンアロイ系の
コンタクト電極を一度にシンタすることを特徴とし、第
２の態様ではこれらを別々に異なる温度でシンタするこ
とを特徴とし、第３の態様では、フォトトランジスタに
適用した場合に、コレクタ層、ベース層、エミッタ層に
ついてそれぞれ別々に異なる温度でシンタすることを特
徴とする。
【０００６】上記第１の態様は、ｐ型半導体とｎ型半導
体を積層して構成される半導体デバイスにおけるコンタ
クト電極の形成方法において、ｎ型半導体にアロイ系の
コンタクト電極を被着するアロイ系電極被着段階と、ｐ
型半導体にノンアロイ系のコンタクト電極を被着するノ
ンアロイ系電極被着段階と、各電極被着段階の後、各電
極のオーミックコンタクトを得るために第１の基準温度
以上の温度で熱処理する電極シンタ段階とを含むことを
特徴とする。
体を積層して構成される半導体デバイスにおけるコンタ
クト電極の形成方法において、ｎ型半導体にアロイ系の
コンタクト電極を被着するアロイ系電極被着段階と、ｐ
型半導体にノンアロイ系のコンタクト電極を被着するノ
ンアロイ系電極被着段階と、各電極被着段階の後、各電
極のオーミックコンタクトを得るために第１の基準温度
以上の温度で熱処理する電極シンタ段階とを含むことを
特徴とする。
【０００７】また、第２の態様は、ｐ型半導体とｎ型半
導体を積層して構成される半導体デバイスにおけるコン
タクト電極の形成方法において、ｎ型半導体にアロイ系
のコンタクト電極を被着するアロイ系電極被着段階と、
アロイ系電極のオーミックコンタクトを得るために第１
に基準温度以上の温度で熱処理するアロイ系電極シンタ
段階と、ｐ型半導体にノンアロイ系のコンタクト電極を
被着するノンアロイ系電極被着段階と、ノンアロイ系電
極のオーミックコンタクトを得るために第２の基準温度
以上、かつ、第１の基準温度未満の温度で熱処理するノ
ンアロイ系電極シンタ段階とを含み、これらの段階を順
に実行することを特徴とする。
導体を積層して構成される半導体デバイスにおけるコン
タクト電極の形成方法において、ｎ型半導体にアロイ系
のコンタクト電極を被着するアロイ系電極被着段階と、
アロイ系電極のオーミックコンタクトを得るために第１
に基準温度以上の温度で熱処理するアロイ系電極シンタ
段階と、ｐ型半導体にノンアロイ系のコンタクト電極を
被着するノンアロイ系電極被着段階と、ノンアロイ系電
極のオーミックコンタクトを得るために第２の基準温度
以上、かつ、第１の基準温度未満の温度で熱処理するノ
ンアロイ系電極シンタ段階とを含み、これらの段階を順
に実行することを特徴とする。
【０００８】上記の第１、あるいは第２の態様におい
て、ｎ型半導体は、インジウムリン(InP)またはインジ
ウムガリウム砒素(InGaAs)、ｐ型半導体はインジウムガ
リウム砒素(InGaAs)で構成することができる。ｎ型半導
体に被着されるアロイ系のコンタクト電極としては、金
ゲルマニウム/ニッケル/金(AuGe/Ni/Au)の順に積層した
ものを利用することができ、ｐ型半導体に被着されるノ
ンアロイ系のコンタクト電極としては、ｐ型半導体側か
らチタン/白金/金(Ti/Pt/Au)の順に積層したものを利用
することができる。
て、ｎ型半導体は、インジウムリン(InP)またはインジ
ウムガリウム砒素(InGaAs)、ｐ型半導体はインジウムガ
リウム砒素(InGaAs)で構成することができる。ｎ型半導
体に被着されるアロイ系のコンタクト電極としては、金
ゲルマニウム/ニッケル/金(AuGe/Ni/Au)の順に積層した
ものを利用することができ、ｐ型半導体に被着されるノ
ンアロイ系のコンタクト電極としては、ｐ型半導体側か
らチタン/白金/金(Ti/Pt/Au)の順に積層したものを利用
することができる。
【０００９】ｎ型半導体がインジウムリン層を含む場合
には、第１、第２の態様における第１の基準温度は、約
４００℃であることが望ましく、第２の態様における第
２の基準温度は、約３５０℃であることが望ましい。ま
た、全ての半導体層がインジウムガリウム砒素である場
合には、第１の態様における第１の基準温度は約３５０
℃であることが望ましく、第２態様においては、ノンア
ロイ系のコンタクト電極の被着、シンタが先となり、ノ
ンアロイ系のコンタクト電極のシンタ温度を規定する第
１の基準温度は約３５０℃、アロイ系のコンタクト電極
のシンタ温度を規定する第２の基準温度は約３００℃で
あることが望ましい。
には、第１、第２の態様における第１の基準温度は、約
４００℃であることが望ましく、第２の態様における第
２の基準温度は、約３５０℃であることが望ましい。ま
た、全ての半導体層がインジウムガリウム砒素である場
合には、第１の態様における第１の基準温度は約３５０
℃であることが望ましく、第２態様においては、ノンア
ロイ系のコンタクト電極の被着、シンタが先となり、ノ
ンアロイ系のコンタクト電極のシンタ温度を規定する第
１の基準温度は約３５０℃、アロイ系のコンタクト電極
のシンタ温度を規定する第２の基準温度は約３００℃で
あることが望ましい。
【００１０】半導体デバイスは、例えばフォトトランジ
スタであり、その場合、基板に、ｎ型のインジウムガリ
ウム砒素(InGaAs)から成るサブコレクタ層と、ｎ型のイ
ンジウムガリウム砒素(InGaAs)から成るコレクタ層と、
ｐ型のインジウムガリウム砒素(InGaAs)から成るベース
層と、ｎ型のインジウムリン(InP)またはインジウムガ
リウム砒素(InGaAs)から成るエミッタ層とを順に積層し
て構成することができる。アロイ系のコンタクト電極
は、サブコレクタ層とエミッタ層とに被着され、ノンア
ロイ系のコンタクト電極は、ベース層に被着される。
スタであり、その場合、基板に、ｎ型のインジウムガリ
ウム砒素(InGaAs)から成るサブコレクタ層と、ｎ型のイ
ンジウムガリウム砒素(InGaAs)から成るコレクタ層と、
ｐ型のインジウムガリウム砒素(InGaAs)から成るベース
層と、ｎ型のインジウムリン(InP)またはインジウムガ
リウム砒素(InGaAs)から成るエミッタ層とを順に積層し
て構成することができる。アロイ系のコンタクト電極
は、サブコレクタ層とエミッタ層とに被着され、ノンア
ロイ系のコンタクト電極は、ベース層に被着される。
【００１１】さらに、第３の態様は、基板に、ｎ型半導
体のサブコレクタ層と、ｎ型半導体のコレクタ層と、ｐ
型半導体のベース層と、ｎ型半導体のエミッタ層とが順
に積層して構成されたフォトトランジスタにおけるコン
タクト電極の形成方法において、エミッタ層にアロイ系
のコンタクト電極を被着する第１の電極被着段階と、エ
ミッタ層に被着されたアロイ系電極のオーミックコンタ
クトを得るために第１の基準温度以上の温度で熱処理す
る第１の電極シンタ段階と、サブコレクタ層にアロイ系
のコンタクト電極を被着する第２の電極被着段階と、サ
ブコレクタ層に被着されたアロイ系電極のオーミックコ
ンタクトを得るために第２の基準温度以上、かつ、第１
の基準温度未満の温度で熱処理する第２の電極シンタ段
階と、ベース層にノンアロイ系のコンタクト電極を被着
する第３の電極被着段階と、ベース層に被着されたノン
アロイ系電極のオーミックコンタクトを得るために第３
の基準温度以上、かつ、第２の基準温度未満の温度で熱
処理する第３の電極シンタ段階とを含み、これらの段階
を順に実行することを特徴とする。
体のサブコレクタ層と、ｎ型半導体のコレクタ層と、ｐ
型半導体のベース層と、ｎ型半導体のエミッタ層とが順
に積層して構成されたフォトトランジスタにおけるコン
タクト電極の形成方法において、エミッタ層にアロイ系
のコンタクト電極を被着する第１の電極被着段階と、エ
ミッタ層に被着されたアロイ系電極のオーミックコンタ
クトを得るために第１の基準温度以上の温度で熱処理す
る第１の電極シンタ段階と、サブコレクタ層にアロイ系
のコンタクト電極を被着する第２の電極被着段階と、サ
ブコレクタ層に被着されたアロイ系電極のオーミックコ
ンタクトを得るために第２の基準温度以上、かつ、第１
の基準温度未満の温度で熱処理する第２の電極シンタ段
階と、ベース層にノンアロイ系のコンタクト電極を被着
する第３の電極被着段階と、ベース層に被着されたノン
アロイ系電極のオーミックコンタクトを得るために第３
の基準温度以上、かつ、第２の基準温度未満の温度で熱
処理する第３の電極シンタ段階とを含み、これらの段階
を順に実行することを特徴とする。
【００１２】第３の態様では、サブコレクタ層、コレク
タ層、ベース層はインジウムガリウム砒素(InGaAs)、エ
ミッタ層はインジウムリン(InP)により形成することが
でき、アロイ系のコンタクト電極は、ｎ型半導体側から
金ゲルマニウム/ニッケル/金(AuGe/Ni/Au)の順に積層し
て被着でき、ノンアロイ系のコンタクト電極は、ｐ型半
導体側からチタン/白金/金(Ti/Pt/Au)の順に積層して被
着できる。
タ層、ベース層はインジウムガリウム砒素(InGaAs)、エ
ミッタ層はインジウムリン(InP)により形成することが
でき、アロイ系のコンタクト電極は、ｎ型半導体側から
金ゲルマニウム/ニッケル/金(AuGe/Ni/Au)の順に積層し
て被着でき、ノンアロイ系のコンタクト電極は、ｐ型半
導体側からチタン/白金/金(Ti/Pt/Au)の順に積層して被
着できる。
【００１３】上記のような各半導体とコンタクト電極と
の組み合わせでは、第１の基準温度は、約４００℃であ
り、第２の基準温度は、約３５０℃であり、第３の基準
温度は約３００℃であることが望ましい。
の組み合わせでは、第１の基準温度は、約４００℃であ
り、第２の基準温度は、約３５０℃であり、第３の基準
温度は約３００℃であることが望ましい。
【００１４】
【発明の実施の形態】以下、この発明にかかる半導体デ
バイスのコンタクト電極形成方法の実施形態を説明す
る。実施形態は、この発明を適用した半導体デバイスと
して、ヘテロ接合バイポーラフォトトランジスタを例と
している。
バイスのコンタクト電極形成方法の実施形態を説明す
る。実施形態は、この発明を適用した半導体デバイスと
して、ヘテロ接合バイポーラフォトトランジスタを例と
している。
【００１５】最初に、図１に基づいて実施形態のヘテロ
接合バイポーラフォトトランジスタの構造を説明し、続
いて各半導体とコンタクト電極とのシンタ温度とコンタ
クト抵抗との関係について説明し、その後、製造方法に
ついて説明する。
接合バイポーラフォトトランジスタの構造を説明し、続
いて各半導体とコンタクト電極とのシンタ温度とコンタ
クト抵抗との関係について説明し、その後、製造方法に
ついて説明する。
【００１６】実施形態のヘテロ接合バイポーラフォトト
ランジスタは、断面図である図１に示されるように、半
絶縁性のインジウムリンInPの基板10上に、ｎ型のイン
ジウムガリウム砒素から成るサブコレクタ層(n++-InGaA
s)11、ｎ型のインジウムガリウム砒素から成るコレクタ
層(n--InGaAs)12、ｐ型のインジウムガリウム砒素から
成るベース層(p+-InGaAs)13、ｎ型のインジウムリンか
ら成るエミッタ層(n++-InP)14が順に積層して構成され
る。サブコレクタ層11はサブコレクタメサＡを構成し、
コレクタ層12とベース層13とは一体にサブコレクタメサ
より小径のベース・コレクタメサＢをサブコレクタ層11
上で構成し、さらにエミッタ層14は最も小径のエミッタ
メサＣをベース層13上で構成する。
ランジスタは、断面図である図１に示されるように、半
絶縁性のインジウムリンInPの基板10上に、ｎ型のイン
ジウムガリウム砒素から成るサブコレクタ層(n++-InGaA
s)11、ｎ型のインジウムガリウム砒素から成るコレクタ
層(n--InGaAs)12、ｐ型のインジウムガリウム砒素から
成るベース層(p+-InGaAs)13、ｎ型のインジウムリンか
ら成るエミッタ層(n++-InP)14が順に積層して構成され
る。サブコレクタ層11はサブコレクタメサＡを構成し、
コレクタ層12とベース層13とは一体にサブコレクタメサ
より小径のベース・コレクタメサＢをサブコレクタ層11
上で構成し、さらにエミッタ層14は最も小径のエミッタ
メサＣをベース層13上で構成する。
【００１７】ｎ型のサブコレクタ層11とエミッタ層14と
には、オーミック電極としてAuGe/Ni/Auを合金化したコ
レクタコンタクト電極30とエミッタコンタクト電極32と
が被着され、ｐ型のベース層13には、オーミック電極と
してTi/Pt/Auから成るベースコンタクト電極31が被着さ
れている。図１、および平面図である図２に示されるよ
うに、それぞれのコンタクト電極を介して、サブコレク
タ層11にはコレクタ配線電極40、ベース層13にはベース
配線電極41、エミッタ層14にはエミッタ配線電極42がそ
れぞれ接続されている。各層およびコンタクト電極は、
全体としてポリイミド50により被覆され、配線電極が配
される表面は平坦化されている。
には、オーミック電極としてAuGe/Ni/Auを合金化したコ
レクタコンタクト電極30とエミッタコンタクト電極32と
が被着され、ｐ型のベース層13には、オーミック電極と
してTi/Pt/Auから成るベースコンタクト電極31が被着さ
れている。図１、および平面図である図２に示されるよ
うに、それぞれのコンタクト電極を介して、サブコレク
タ層11にはコレクタ配線電極40、ベース層13にはベース
配線電極41、エミッタ層14にはエミッタ配線電極42がそ
れぞれ接続されている。各層およびコンタクト電極は、
全体としてポリイミド50により被覆され、配線電極が配
される表面は平坦化されている。
【００１８】次に、上記のようなサブコレクタ層11、ベ
ース層13、エミッタ層14に被着された各コンタクト電極
と半導体層とのコンタクト抵抗を、シンタ温度との関係
で調べた結果を示す。
ース層13、エミッタ層14に被着された各コンタクト電極
と半導体層とのコンタクト抵抗を、シンタ温度との関係
で調べた結果を示す。
【００１９】表１は、ｎ型の半導体(エミッタ層、サブ
コレクタ層)の上に金ゲルマニウム/ニッケル/金(AuGe/N
i/Au)をそれぞれ10/5/100nmの厚さで蒸着したアロイ系
のコンタクト電極と各半導体層との間のコンタクト抵抗
値ρc[単位:Ω・cm2]をシンタ温度300℃,350℃,400℃毎
に測定した結果を示す。また、表２は、ｐ型の半導体
(ベース層)の上にチタン/白金/金(Ti/Pt/Au)をそれぞれ
100/50/400nmの厚さで蒸着したノンアロイ系のコンタク
ト電極と各半導体層との間のコンタクト抵抗値ρ c[単
位:Ω・cm2]をシンタなしで測定した結果と、シンタ温度
350℃,375℃,400℃毎に測定した結果とを示す。
コレクタ層)の上に金ゲルマニウム/ニッケル/金(AuGe/N
i/Au)をそれぞれ10/5/100nmの厚さで蒸着したアロイ系
のコンタクト電極と各半導体層との間のコンタクト抵抗
値ρc[単位:Ω・cm2]をシンタ温度300℃,350℃,400℃毎
に測定した結果を示す。また、表２は、ｐ型の半導体
(ベース層)の上にチタン/白金/金(Ti/Pt/Au)をそれぞれ
100/50/400nmの厚さで蒸着したノンアロイ系のコンタク
ト電極と各半導体層との間のコンタクト抵抗値ρ c[単
位:Ω・cm2]をシンタなしで測定した結果と、シンタ温度
350℃,375℃,400℃毎に測定した結果とを示す。
【００２０】
【表１】 シンタ温度 300℃ 350℃ 400℃ エミッタ層(n++-InP) 5.94×10-7 8.55×10-7 3.09×10-7 サブコレクタ層(n++-InGaAs) 2.41×10-7 2.16×10-7 2.12×10-7
【００２１】
【表２】 シンタ温度 シンタなし 350℃ 375℃ 400℃ ベース層(p++-InGaAs) 5.89×10-4 9.14×10-6 1.26×10-5 9.33×10-6
【００２２】上記の測定結果から、エミッタコンタクト
電極32は400℃以上でシンタするとそれ以下でシンタし
た場合よりコンタクト抵抗ρcが下がるが、コレクタコ
ンタクト電極30はシンタ温度300℃以上であれば、それ
以上温度を上げてもコンタクト抵抗ρcは殆ど下がらな
いことがわかる。また、ノンアロイ系のベースコンタク
ト電極31についても、シンタした方がコンタクト抵抗ρ
cが低くなるが、その値はシンタ温度350℃以上であれば
殆ど変化がないことがわかる。
電極32は400℃以上でシンタするとそれ以下でシンタし
た場合よりコンタクト抵抗ρcが下がるが、コレクタコ
ンタクト電極30はシンタ温度300℃以上であれば、それ
以上温度を上げてもコンタクト抵抗ρcは殆ど下がらな
いことがわかる。また、ノンアロイ系のベースコンタク
ト電極31についても、シンタした方がコンタクト抵抗ρ
cが低くなるが、その値はシンタ温度350℃以上であれば
殆ど変化がないことがわかる。
【００２３】次に、上記の測定結果をふまえ、実施形態
のヘテロ接合バイポーラフォトトランジスタの製造方法
について実施例を３例説明する。第１の実施例の製造段
階は、図３のフローチャートに示されるように、インジ
ウムリンの基板10上にサブコレクタ層11、コレクタ層1
2、ベース層13、エミッタ層14からなるエピタキシャル
構造を形成する膜層成長段階と、フォトリソグラフィ工
程とエッチング工程とを繰り返すことにより各メサを形
成するメサ形成段階と、コンタクト電極の被着段階、配
線電極の形成段階とに分かれる。以下、これらの各段階
について順に説明する。
のヘテロ接合バイポーラフォトトランジスタの製造方法
について実施例を３例説明する。第１の実施例の製造段
階は、図３のフローチャートに示されるように、インジ
ウムリンの基板10上にサブコレクタ層11、コレクタ層1
2、ベース層13、エミッタ層14からなるエピタキシャル
構造を形成する膜層成長段階と、フォトリソグラフィ工
程とエッチング工程とを繰り返すことにより各メサを形
成するメサ形成段階と、コンタクト電極の被着段階、配
線電極の形成段階とに分かれる。以下、これらの各段階
について順に説明する。
【００２４】膜層成長段階では、有機金属化学気相堆積
(MOCVD)法を用い、基板10上にｎ型、ｎ型、ｐ型の３層
のインジウムガリウム砒素層(サブコレクタ層11、コレ
クタ層12、ベース層13)、ｎ型のインジウムリン層(エミ
ッタ層14)を順次積層して図４に示すようなウェハーを
構成する。原料ガスとしては、In(CH3)3, Ga(CH3)3 P
H3, AsH3が用いられ、ドーパントガスとしてｎ型の層に
はSi2H6、ｐ型の層にはZn(CH3)2が用いられる。
(MOCVD)法を用い、基板10上にｎ型、ｎ型、ｐ型の３層
のインジウムガリウム砒素層(サブコレクタ層11、コレ
クタ層12、ベース層13)、ｎ型のインジウムリン層(エミ
ッタ層14)を順次積層して図４に示すようなウェハーを
構成する。原料ガスとしては、In(CH3)3, Ga(CH3)3 P
H3, AsH3が用いられ、ドーパントガスとしてｎ型の層に
はSi2H6、ｐ型の層にはZn(CH3)2が用いられる。
【００２５】メサ形成段階は、エミッタメサＣを形成す
る第１段階と、ベース・コレクタメサＢを形成する第２
段階と、サブコレクタメサＡを形成する第３段階との３
つの段階を含む。
る第１段階と、ベース・コレクタメサＢを形成する第２
段階と、サブコレクタメサＡを形成する第３段階との３
つの段階を含む。
【００２６】メサ形成の第１段階では、最も表面に形成
されたインジウムリン層(エミッタ層14)上にチッ化ケイ
素SiNxあるいは酸化ケイ素SiOx等の絶縁膜を形成し、こ
の絶縁膜上にレジストを塗布してフォトリソグラフィ工
程及びエッチング工程を経て絶縁膜にマスクパターンを
転写し、その後、レジストを剥離し、絶縁膜をマスクと
して円形状にエミッタ層14が残るよう塩酸、リン酸等の
エッチング液を用いてエッチングを行い、その後、絶縁
膜を除去する。
されたインジウムリン層(エミッタ層14)上にチッ化ケイ
素SiNxあるいは酸化ケイ素SiOx等の絶縁膜を形成し、こ
の絶縁膜上にレジストを塗布してフォトリソグラフィ工
程及びエッチング工程を経て絶縁膜にマスクパターンを
転写し、その後、レジストを剥離し、絶縁膜をマスクと
して円形状にエミッタ層14が残るよう塩酸、リン酸等の
エッチング液を用いてエッチングを行い、その後、絶縁
膜を除去する。
【００２７】メサ形成の第２段階では、エミッタメサＣ
の上面及び側面と、ベース層13の上面とにレジストを塗
布し、このレジストを所定のパターンで露光・現像し、
現像されたレジストをマスクとして周囲の領域をリン酸
／過酸化水素水溶液でサブコレクタ層11の上面まで円形
状にエッチングしてベース・コレクタメサＢを形成す
る。第３段階では、エミッタメサＣとベース・コレクタ
メサＢの上面及び側面と、サブコレクタ層11の上面とに
レジストを塗布し、このレジストを所定のパターンで露
光・現像し、現像されたレジストをマスクとして周囲の
領域をリン酸／過酸化水素水溶液で円形状にエッチング
してサブコレクタメサＡを形成する。図５は、３段階の
メサ形成段階が終了した時点での各層の構成を示してい
る。
の上面及び側面と、ベース層13の上面とにレジストを塗
布し、このレジストを所定のパターンで露光・現像し、
現像されたレジストをマスクとして周囲の領域をリン酸
／過酸化水素水溶液でサブコレクタ層11の上面まで円形
状にエッチングしてベース・コレクタメサＢを形成す
る。第３段階では、エミッタメサＣとベース・コレクタ
メサＢの上面及び側面と、サブコレクタ層11の上面とに
レジストを塗布し、このレジストを所定のパターンで露
光・現像し、現像されたレジストをマスクとして周囲の
領域をリン酸／過酸化水素水溶液で円形状にエッチング
してサブコレクタメサＡを形成する。図５は、３段階の
メサ形成段階が終了した時点での各層の構成を示してい
る。
【００２８】コンタクト電極の被着段階では、図３に示
されるように、ｎ型のサブコレクタ層11とエミッタ層14
とにAuGe/Ni/Auから成るアロイ系のコレクタコンタクト
電極30とエミッタコンタクト電極32とをリフトオフ法に
より被着し、続いて、ｐ型のベース層13にTi/Pt/Auから
成るノンアロイ系のベースコンタクト電極31をリフトオ
フ法により被着する。そして、これらのコンタクト電極
を第１の基準温度(400℃)以上の温度でシンタして、オ
ーミックにする。第１の実施例のように一回のシンタ段
階で３つのコンタクト電極を同時にシンタするために
は、最も高温でのシンタが必要なエミッタコンタクト電
極32のコンタクト抵抗が十分に低くなるように、400℃
以上でシンタする必要がある。図６は、ウェハーにコン
タクト電極を被着した時点での各層の構成を示してい
る。
されるように、ｎ型のサブコレクタ層11とエミッタ層14
とにAuGe/Ni/Auから成るアロイ系のコレクタコンタクト
電極30とエミッタコンタクト電極32とをリフトオフ法に
より被着し、続いて、ｐ型のベース層13にTi/Pt/Auから
成るノンアロイ系のベースコンタクト電極31をリフトオ
フ法により被着する。そして、これらのコンタクト電極
を第１の基準温度(400℃)以上の温度でシンタして、オ
ーミックにする。第１の実施例のように一回のシンタ段
階で３つのコンタクト電極を同時にシンタするために
は、最も高温でのシンタが必要なエミッタコンタクト電
極32のコンタクト抵抗が十分に低くなるように、400℃
以上でシンタする必要がある。図６は、ウェハーにコン
タクト電極を被着した時点での各層の構成を示してい
る。
【００２９】次に、各メサをポリイミドで充填して層間
の絶縁と表面の平坦化を図り、最後にTi/Pt/Auから成る
配線電極40,41,42をそれぞれ対応するコンタクト電極3
0,31,32に接続して図１に示すヘテロ接合バイポーラフ
ォトトランジスタがデバイスとして完成する。
の絶縁と表面の平坦化を図り、最後にTi/Pt/Auから成る
配線電極40,41,42をそれぞれ対応するコンタクト電極3
0,31,32に接続して図１に示すヘテロ接合バイポーラフ
ォトトランジスタがデバイスとして完成する。
【００３０】図７および図８は、それぞれ第２、第３の
実施例の製造段階を示すフローチャートである。第２の
実施例ではアロイ系とノンアロイ系とのコンタクト電極
を個別に異なる温度でシンタし、第３の実施例では３つ
のコンタクト電極のそれぞれを個別に異なる温度でシン
タする。なお、第２、第３の実施例では、コンタクト電
極の被着段階のみが図３に示される第１の実施例と異な
り、他の段階は第１の実施例と同一である。
実施例の製造段階を示すフローチャートである。第２の
実施例ではアロイ系とノンアロイ系とのコンタクト電極
を個別に異なる温度でシンタし、第３の実施例では３つ
のコンタクト電極のそれぞれを個別に異なる温度でシン
タする。なお、第２、第３の実施例では、コンタクト電
極の被着段階のみが図３に示される第１の実施例と異な
り、他の段階は第１の実施例と同一である。
【００３１】第２の実施例では、図７に示すように、ｎ
型のサブコレクタ層11とエミッタ層14とにAuGe/Ni/Auか
ら成るアロイ系のコレクタコンタクト電極30とエミッタ
コンタクト電極32とをリフトオフ法により被着し、これ
らのアロイ系のコンタクト電極30,32を第１の基準温度
(400℃)以上の温度でシンタして半導体と合金化させ、
オーミックにする。続いて、ｐ型のベース層13にTi/Pt/
Auから成るノンアロイ系のベースコンタクト電極31をリ
フトオフ法により被着し、このコンタクト電極31を第２
の基準温度(350℃)以上、第１の基準温度(400℃)未満の
温度でシンタして、オーミックにする。
型のサブコレクタ層11とエミッタ層14とにAuGe/Ni/Auか
ら成るアロイ系のコレクタコンタクト電極30とエミッタ
コンタクト電極32とをリフトオフ法により被着し、これ
らのアロイ系のコンタクト電極30,32を第１の基準温度
(400℃)以上の温度でシンタして半導体と合金化させ、
オーミックにする。続いて、ｐ型のベース層13にTi/Pt/
Auから成るノンアロイ系のベースコンタクト電極31をリ
フトオフ法により被着し、このコンタクト電極31を第２
の基準温度(350℃)以上、第１の基準温度(400℃)未満の
温度でシンタして、オーミックにする。
【００３２】第２の実施例のように第１のシンタ段階で
２つのアロイ系のコンタクト電極を同時にシンタするた
めには、より高温でのシンタが必要なエミッタコンタク
ト電極32のコンタクト抵抗が十分に低くなるように、40
0℃以上でシンタする必要がある。第２のシンタ段階で
は、ノンアロイ系のベースコンタクト電極31のコンタク
ト抵抗が十分に低くなるように、かつ、無駄な温度上昇
を避けるために、350℃〜400℃の温度でシンタする。
２つのアロイ系のコンタクト電極を同時にシンタするた
めには、より高温でのシンタが必要なエミッタコンタク
ト電極32のコンタクト抵抗が十分に低くなるように、40
0℃以上でシンタする必要がある。第２のシンタ段階で
は、ノンアロイ系のベースコンタクト電極31のコンタク
ト抵抗が十分に低くなるように、かつ、無駄な温度上昇
を避けるために、350℃〜400℃の温度でシンタする。
【００３３】第３の実施例では、図８に示すように、ｎ
型のエミッタ層14にAuGe/Ni/Auから成るアロイ系のエミ
ッタコンタクト電極32をリフトオフ法により被着し、こ
のエミッタコンタクト電極32を第１の基準温度(400℃)
以上の温度でシンタして半導体と合金化させ、オーミッ
クにする。続いて、ｐ型のベース層13にTi/Pt/Auから成
るノンアロイ系のベースコンタクト電極31をリフトオフ
法により被着し、このベースコンタクト電極31を第２の
基準温度(350℃)以上、第１の基準温度(400℃)未満の温
度でシンタして、オーミックにする。最後に、ｎ型のサ
ブコレクタ層11にAuGe/Ni/Auから成るアロイ系のコレク
タコンタクト電極30をリフトオフ法により被着し、この
コレクタコンタクト電極30を第３の基準温度(300℃)以
上、第２の基準温度(350℃)未満の温度でシンタして半
導体と合金化させ、オーミックにする。
型のエミッタ層14にAuGe/Ni/Auから成るアロイ系のエミ
ッタコンタクト電極32をリフトオフ法により被着し、こ
のエミッタコンタクト電極32を第１の基準温度(400℃)
以上の温度でシンタして半導体と合金化させ、オーミッ
クにする。続いて、ｐ型のベース層13にTi/Pt/Auから成
るノンアロイ系のベースコンタクト電極31をリフトオフ
法により被着し、このベースコンタクト電極31を第２の
基準温度(350℃)以上、第１の基準温度(400℃)未満の温
度でシンタして、オーミックにする。最後に、ｎ型のサ
ブコレクタ層11にAuGe/Ni/Auから成るアロイ系のコレク
タコンタクト電極30をリフトオフ法により被着し、この
コレクタコンタクト電極30を第３の基準温度(300℃)以
上、第２の基準温度(350℃)未満の温度でシンタして半
導体と合金化させ、オーミックにする。
【００３４】第３の実施例のように各コンタクト電極に
ついて個別にシンタする場合には、より高温でのシンタ
が要求されるコンタクト電極から順に被着してシンタし
てゆく。すなわち、第１のシンタ段階では最も高温での
シンタが必要なエミッタコンタクト電極32のコンタクト
抵抗が十分に低くなるように、400℃以上でシンタする
必要がある。第２のシンタ段階では、ノンアロイ系のベ
ースコンタクト電極31のコンタクト抵抗が十分に低くな
るように、かつ、無駄な温度上昇を避けるために、350
℃〜400℃の温度でシンタする。そして、第３のシンタ
段階では、アロイ系のコレクタコンタクト電極30のコン
タクト抵抗が十分に低くなるように、かつ、無駄な温度
上昇を避けるために、300℃〜350℃の温度でシンタす
る。
ついて個別にシンタする場合には、より高温でのシンタ
が要求されるコンタクト電極から順に被着してシンタし
てゆく。すなわち、第１のシンタ段階では最も高温での
シンタが必要なエミッタコンタクト電極32のコンタクト
抵抗が十分に低くなるように、400℃以上でシンタする
必要がある。第２のシンタ段階では、ノンアロイ系のベ
ースコンタクト電極31のコンタクト抵抗が十分に低くな
るように、かつ、無駄な温度上昇を避けるために、350
℃〜400℃の温度でシンタする。そして、第３のシンタ
段階では、アロイ系のコレクタコンタクト電極30のコン
タクト抵抗が十分に低くなるように、かつ、無駄な温度
上昇を避けるために、300℃〜350℃の温度でシンタす
る。
【００３５】なお、上記の各実施例では、エミッタ層14
がインジウムリンである場合のみを想定しているが、エ
ミッタ層14を上記実施例のサブコレクタ層11と同様のｎ
型のインジウムガリウム砒素により形成することもでき
る。この場合、エミッタ層14に対するコンタクト電極の
抵抗は、表１に示されるサブコレクタ層の値と等しくな
るため、ｎ型の半導体層に対するシンタ温度は３００℃
以上であれば足りることとなる。したがって、エミッタ
層以外の構成が上記実施例と同様であるとすると、第１
の基準温度は３５０℃、第２の基準温度は３００℃とな
る。
がインジウムリンである場合のみを想定しているが、エ
ミッタ層14を上記実施例のサブコレクタ層11と同様のｎ
型のインジウムガリウム砒素により形成することもでき
る。この場合、エミッタ層14に対するコンタクト電極の
抵抗は、表１に示されるサブコレクタ層の値と等しくな
るため、ｎ型の半導体層に対するシンタ温度は３００℃
以上であれば足りることとなる。したがって、エミッタ
層以外の構成が上記実施例と同様であるとすると、第１
の基準温度は３５０℃、第２の基準温度は３００℃とな
る。
【００３６】ここで、ｎ型、ｐ型の半導体層を同時にシ
ンタする上記第１の実施例と同様の方法による場合に
は、シンタ温度は３５０℃以上であればよいこととな
る。また、ｎ型、ｐ型の半導体層を別々にシンタする上
記第２の実施例と同様の方法による場合には、第１のシ
ンタ段階では３５０℃以上でベースコンタクト電極３１
をシンタし、第２のシンタ段階では３００℃〜３５０℃
でエミッタコンタクト電極３２とコレクタコンタクト電
極３０とをシンタすればよい。したがって、この場合に
は、ノンアロイ系のコンタクト電極被着段階、同シンタ
段階が先に実行され、その後にアロイ系のコンタクト電
極被着段階、同シンタ段階が実行されることとなる。
ンタする上記第１の実施例と同様の方法による場合に
は、シンタ温度は３５０℃以上であればよいこととな
る。また、ｎ型、ｐ型の半導体層を別々にシンタする上
記第２の実施例と同様の方法による場合には、第１のシ
ンタ段階では３５０℃以上でベースコンタクト電極３１
をシンタし、第２のシンタ段階では３００℃〜３５０℃
でエミッタコンタクト電極３２とコレクタコンタクト電
極３０とをシンタすればよい。したがって、この場合に
は、ノンアロイ系のコンタクト電極被着段階、同シンタ
段階が先に実行され、その後にアロイ系のコンタクト電
極被着段階、同シンタ段階が実行されることとなる。
【００３７】
【発明の効果】以上説明したように、この発明によれ
ば、ノンアロイ系のコンタクト電極を含めてシンタする
ことにより全てのコンタクト電極のコンタクト抵抗を小
さくすることができる。また、第１の態様によれば、ア
ロイ系、ノンアロイ系のコンタクト電極を第１の基準温
度以上でシンタすることにより、全てのコンタクト電極
を一度にシンタでき、かつ、第１の基準温度を適宜設定
することにより、全てのコンタクト電極のコンタクト抵
抗を低くすることができる。さらに、第２、第３の態様
のように、各コンタクト電極を別にシンタする場合に
は、それぞれ適宜設定された異なる温度でシンタするこ
とにより、コンタクト抵抗を十分に低くしつつ、無駄な
温度上昇を避けることができる。
ば、ノンアロイ系のコンタクト電極を含めてシンタする
ことにより全てのコンタクト電極のコンタクト抵抗を小
さくすることができる。また、第１の態様によれば、ア
ロイ系、ノンアロイ系のコンタクト電極を第１の基準温
度以上でシンタすることにより、全てのコンタクト電極
を一度にシンタでき、かつ、第１の基準温度を適宜設定
することにより、全てのコンタクト電極のコンタクト抵
抗を低くすることができる。さらに、第２、第３の態様
のように、各コンタクト電極を別にシンタする場合に
は、それぞれ適宜設定された異なる温度でシンタするこ
とにより、コンタクト抵抗を十分に低くしつつ、無駄な
温度上昇を避けることができる。
【図１】 この発明の実施形態にかかるヘテロ接合バイ
ポーラフォトトランジスタの構造を示す断面図。
ポーラフォトトランジスタの構造を示す断面図。
【図２】 図１に示すヘテロ接合バイポーラフォトトラ
ンジスタの平面図。
ンジスタの平面図。
【図３】 この発明の第１の実施例にかかるコンタクト
電極形成方法を含むフォトトランジスタの製造方法を示
すフローチャートである。
電極形成方法を含むフォトトランジスタの製造方法を示
すフローチャートである。
【図４】 図１のヘテロ接合バイポーラフォトトランジ
スタを形成するためのエッチング前のウェハーの断面
図。
スタを形成するためのエッチング前のウェハーの断面
図。
【図５】 図４のウェハーにメサを形成した段階の断面
図。
図。
【図６】 図５のウェハーにコンタクト電極を被着した
際の断面図。
際の断面図。
【図７】 この発明の第２の実施例にかかるコンタクト
電極形成方法を含むフォトトランジスタの製造方法を示
すフローチャートである。
電極形成方法を含むフォトトランジスタの製造方法を示
すフローチャートである。
【図８】 この発明の第３の実施例にかかるコンタクト
電極形成方法を含むフォトトランジスタの製造方法を示
すフローチャートである。
電極形成方法を含むフォトトランジスタの製造方法を示
すフローチャートである。
10 基板 11 サブコレクタ層 12 コレクタ層 13 ベース層 14 エミッタ層 30,31,32 コンタクト電極 40,41,42 配線電極
Claims (10)
- 【請求項１】 ｐ型半導体とｎ型半導体を積層して構成
される半導体デバイスにおけるコンタクト電極の形成方
法において、 前記ｎ型半導体にアロイ系のコンタクト電極を被着する
アロイ系電極被着段階と、 前記ｐ型半導体にノンアロイ系のコンタクト電極を被着
するノンアロイ系電極被着段階と、 前記各電極被着段階の後、前記各電極のオーミックコン
タクトを得るために第１の基準温度以上の温度で熱処理
する電極シンタ段階とを含むことを特徴とする半導体デ
バイスのコンタクト電極形成方法。 - 【請求項２】 前記ｎ型半導体の少なくとも１つは、イ
ンジウムリン(InP)であり、前記ｐ型半導体は、インジ
ウムガリウム砒素(InGaAs)であり、前記アロイ系のコン
タクト電極は、前記ｎ型半導体側から金ゲルマニウム/
ニッケル/金(AuGe/Ni/Au)の順に積層して被着され、前
記ノンアロイ系のコンタクト電極は、前記ｐ型半導体側
からチタン/白金/金(Ti/Pt/Au)の順に積層して被着さ
れ、前記第１の基準温度は、約４００℃であることを特
徴とする請求項１に記載の半導体デバイスのコンタクト
電極形成方法。 - 【請求項３】 前記ｎ型半導体、前記ｐ型半導体は、全
てインジウムガリウム砒素(InGaAs)であり、前記アロイ
系のコンタクト電極は、前記ｎ型半導体側から金ゲルマ
ニウム/ニッケル/金(AuGe/Ni/Au)の順に積層して被着さ
れ、前記ノンアロイ系のコンタクト電極は、前記ｐ型半
導体側からチタン/白金/金(Ti/Pt/Au)の順に積層して被
着され、前記第１の基準温度は、約３５０℃であること
を特徴とする請求項１に記載の半導体デバイスのコンタ
クト電極形成方法。 - 【請求項４】 ｐ型半導体とｎ型半導体を積層して構成
される半導体デバイスにおけるコンタクト電極の形成方
法において、 前記ｎ型半導体にアロイ系のコンタクト電極を被着する
アロイ系電極被着段階と、 前記アロイ系電極のオーミックコンタクトを得るために
第１の基準温度以上の温度で熱処理するアロイ系電極シ
ンタ段階と、 前記ｐ型半導体にノンアロイ系のコンタクト電極を被着
するノンアロイ系電極被着段階と、 前記ノンアロイ系電極のオーミックコンタクトを得るた
めに第２の基準温度以上、かつ、前記第１の基準温度未
満の温度で熱処理するノンアロイ系電極シンタ段階とを
含み、 前記アロイ系電極被着段階、前記アロイ系電極シンタ段
階、前記ノンアロイ系電極被着段階、前記ノンアロイ系
電極シンタ段階とがこの順に実行されることを特徴とす
る半導体デバイスのコンタクト電極形成方法。 - 【請求項５】 前記ｎ型半導体の少なくとも１つは、イ
ンジウムリン(InP)であり、前記ｐ型半導体は、インジ
ウムガリウム砒素(InGaAs)であり、前記アロイ系のコン
タクト電極は、前記ｎ型半導体側から金ゲルマニウム/
ニッケル/金(AuGe/Ni/Au)の順に積層して被着され、前
記ノンアロイ系のコンタクト電極は、前記ｐ型半導体側
からチタン/白金/金(Ti/Pt/Au)の順に積層して被着さ
れ、前記第１の基準温度は約４００℃、前記第２の基準
温度は約３５０℃であることを特徴とする請求項４に記
載の半導体デバイスのコンタクト電極形成方法。 - 【請求項６】 ｐ型半導体とｎ型半導体を積層して構成
される半導体デバイスにおけるコンタクト電極の形成方
法において、 前記ｐ型半導体にノンアロイ系のコンタクト電極を被着
するノンアロイ系電極被着段階と、 前記ノンアロイ系電極のオーミックコンタクトを得るた
めに第１の基準温度以上の温度で熱処理するノンアロイ
系電極シンタ段階と、 前記ｎ型半導体にアロイ系のコンタクト電極を被着する
アロイ系電極被着段階と、 前記アロイ系電極のオーミックコンタクトを得るために
第２の基準温度以上、かつ、前記第１の基準温度未満の
温度で熱処理するアロイ系電極シンタ段階とを含み、 前記ノンアロイ系電極被着段階、前記ノンアロイ系電極
シンタ段階、前記アロイ系電極被着段階、前記アロイ系
電極シンタ段階とがこの順に実行されることを特徴とす
る半導体デバイスのコンタクト電極形成方法。 - 【請求項７】 前記ｎ型半導体、前記ｐ型半導体は、全
てインジウムガリウム砒素(InGaAs)であり、前記アロイ
系のコンタクト電極は、前記ｎ型半導体側から金ゲルマ
ニウム/ニッケル/金(AuGe/Ni/Au)の順に積層して被着さ
れ、前記ノンアロイ系のコンタクト電極は、前記ｐ型半
導体側からチタン/白金/金(Ti/Pt/Au)の順に積層して被
着され、前記第１の基準温度は約３５０℃、前記第２の
基準温度は約３００℃であることを特徴とする請求項６
に記載の半導体デバイスのコンタクト電極形成方法。 - 【請求項８】 前記半導体デバイスは、基板に、ｎ型の
インジウムガリウム砒素(InGaAs)から成るサブコレクタ
層と、ｎ型のインジウムガリウム砒素(InGaAs)から成る
コレクタ層と、ｐ型のインジウムガリウム砒素(InGaAs)
から成るベース層と、ｎ型のインジウムリン(InP)また
はインジウムガリウム砒素(InGaAs)から成るエミッタ層
とが順に積層して構成されたフォトトランジスタであ
り、前記アロイ系電極被着段階では、アロイ系のコンタ
クト電極を前記サブコレクタ層と前記エミッタ層とに被
着し、前記ノンアロイ電極被着段階では、ノンアロイ系
のコンタクト電極を前記ベース層に被着することを特徴
とする請求項１〜７のいずれかに記載の半導体デバイス
のコンタクト電極形成方法。 - 【請求項９】 基板に、ｎ型半導体のサブコレクタ層
と、ｎ型半導体のコレクタ層と、ｐ型半導体のベース層
と、ｎ型半導体のエミッタ層とが順に積層して構成され
たフォトトランジスタにおけるコンタクト電極の形成方
法において、 前記エミッタ層にアロイ系のコンタクト電極を被着する
第１の電極被着段階と、 前記エミッタ層に被着されたアロイ系電極のオーミック
コンタクトを得るために第１の基準温度以上の温度で熱
処理する第１の電極シンタ段階と、 前記サブコレクタ層にアロイ系のコンタクト電極を被着
する第２の電極被着段階と、 前記サブコレクタ層に被着されたアロイ系電極のオーミ
ックコンタクトを得るために第２の基準温度以上、か
つ、前記第１の基準温度未満の温度で熱処理する第２の
電極シンタ段階と、 前記ベース層にノンアロイ系のコンタクト電極を被着す
る第３の電極被着段階と、 前記ベース層に被着されたノンアロイ系電極のオーミッ
クコンタクトを得るために第３の基準温度以上、かつ、
前記第２の基準温度未満の温度で熱処理する第３の電極
シンタ段階とを含み、 前記第１の電極被着段階、前記第１の電極シンタ段階、
前記第２の電極被着段階、前記第２の電極シンタ段階、
前記第３の電極被着段階、前記第３の電極シンタ段階が
この順に実行されることを特徴とするフォトトランジス
タのコンタクト電極形成方法。 - 【請求項１０】 前記サブコレクタ層、前記コレクタ
層、前記ベース層はインジウムガリウム砒素(InGaAs)か
ら成り、前記エミッタ層はインジウムリン(InP)から成
り、前記アロイ系のコンタクト電極は、前記ｎ型半導体
側から金ゲルマニウム/ニッケル/金(AuGe/Ni/Au)の順に
積層して被着され、前記ノンアロイ系のコンタクト電極
は、前記ｐ型半導体側からチタン/白金/金(Ti/Pt/Au)の
順に積層して被着され、前記第１の基準温度は約４００
℃であり、前記第２の基準温度は約３５０℃であり、前
記第３の基準温度は約３００℃であることを特徴とする
請求項９に記載のフォトトランジスタのコンタクト電極
形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22412297A JP3377727B2 (ja) | 1997-08-20 | 1997-08-20 | 半導体デバイスのコンタクト電極形成方法およびフォトトランジスタのコンタクト電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22412297A JP3377727B2 (ja) | 1997-08-20 | 1997-08-20 | 半導体デバイスのコンタクト電極形成方法およびフォトトランジスタのコンタクト電極形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1167685A true JPH1167685A (ja) | 1999-03-09 |
| JP3377727B2 JP3377727B2 (ja) | 2003-02-17 |
Family
ID=16808894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22412297A Expired - Fee Related JP3377727B2 (ja) | 1997-08-20 | 1997-08-20 | 半導体デバイスのコンタクト電極形成方法およびフォトトランジスタのコンタクト電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3377727B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010530620A (ja) * | 2007-06-18 | 2010-09-09 | ミクロガン ゲーエムベーハー | 環状に閉じたコンタクトを備える半導体部品 |
| CN112993063A (zh) * | 2021-01-28 | 2021-06-18 | 湖北光安伦芯片有限公司 | 一种光通信芯片欧姆接触电极的制作方法 |
-
1997
- 1997-08-20 JP JP22412297A patent/JP3377727B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010530620A (ja) * | 2007-06-18 | 2010-09-09 | ミクロガン ゲーエムベーハー | 環状に閉じたコンタクトを備える半導体部品 |
| CN112993063A (zh) * | 2021-01-28 | 2021-06-18 | 湖北光安伦芯片有限公司 | 一种光通信芯片欧姆接触电极的制作方法 |
| CN112993063B (zh) * | 2021-01-28 | 2022-08-19 | 湖北光安伦芯片有限公司 | 一种光通信芯片欧姆接触电极的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3377727B2 (ja) | 2003-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0353563A (ja) | ヘテロ接合バイポーラトランジスタからなる半導体装置とその製造方法 | |
| JPH1174286A (ja) | 電気的絶縁要素を有する安定化されたバイポーラトランジスタ | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| US6462362B1 (en) | Heterojunction bipolar transistor having prevention layer between base and emitter | |
| EP0177246B1 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
| JP2005537679A (ja) | 複合基板上の準縦型パワー半導体デバイス | |
| JP2004087587A (ja) | 窒化物半導体装置およびその製造方法 | |
| JP6348451B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US6858522B1 (en) | Electrical contact for compound semiconductor device and method for forming same | |
| JP2606805B2 (ja) | エミツタ‐ベース複合体の製法 | |
| JP3470065B2 (ja) | 半導体集積回路とその製造方法 | |
| JPH1167685A (ja) | 半導体デバイスのコンタクト電極形成方法 | |
| JP3522939B2 (ja) | 半導体デバイス及びその製造方法 | |
| TWI523219B (zh) | 化合物半導體橫向ｐｎｐ雙極電晶體 | |
| US6188137B1 (en) | Ohmic electrode structure, semiconductor device including such ohmic electrode structure, and method for producing such semiconductor device | |
| JP2005026242A (ja) | 半導体素子及び半導体素子の製造方法 | |
| JPH1168143A (ja) | 半導体積層デバイスおよびその製造方法 | |
| JP3235574B2 (ja) | ヘテロバイポーラトランジスタを有する半導体装置の製造方法 | |
| JP2000012559A (ja) | 半導体装置 | |
| JPS583303Y2 (ja) | シヨツトキバリアダイオ−ド | |
| JP2001298031A (ja) | 接合型バイポーラトランジスタおよびその製造方法、半導体集積回路装置 | |
| JPS5891631A (ja) | 半導体装置 | |
| JPH1168141A (ja) | 半導体積層デバイスおよびその製造方法 | |
| KR100198456B1 (ko) | 이종접합 트랜지스터의 베이스층을 이용한 저저항 제조방법 | |
| CN111834220A (zh) | 结型场效应管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20081206 |
|
| FPAY | Renewal fee payment |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20081206 |
|
| FPAY | Renewal fee payment |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20091206 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20101206 |
|
| LAPS | Cancellation because of no payment of annual fees |