JP2005537679A - 複合基板上の準縦型パワー半導体デバイス - Google Patents
複合基板上の準縦型パワー半導体デバイス Download PDFInfo
- Publication number
- JP2005537679A JP2005537679A JP2004537241A JP2004537241A JP2005537679A JP 2005537679 A JP2005537679 A JP 2005537679A JP 2004537241 A JP2004537241 A JP 2004537241A JP 2004537241 A JP2004537241 A JP 2004537241A JP 2005537679 A JP2005537679 A JP 2005537679A
- Authority
- JP
- Japan
- Prior art keywords
- support substrate
- layer
- sic
- semiconductor material
- epitaxially grown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 111
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 239000002131 composite material Substances 0.000 title description 14
- 239000000463 material Substances 0.000 claims abstract description 36
- 238000000407 epitaxy Methods 0.000 claims abstract description 20
- 229910003460 diamond Inorganic materials 0.000 claims description 8
- 239000010432 diamond Substances 0.000 claims description 8
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- 229910002704 AlGaN Inorganic materials 0.000 claims description 2
- -1 InGaN Inorganic materials 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 98
- 229910010271 silicon carbide Inorganic materials 0.000 description 97
- 229910052751 metal Inorganic materials 0.000 description 32
- 239000002184 metal Substances 0.000 description 32
- 238000000034 method Methods 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 229910052814 silicon oxide Inorganic materials 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 15
- 238000005530 etching Methods 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 238000001459 lithography Methods 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 239000007787 solid Substances 0.000 description 8
- 238000000137 annealing Methods 0.000 description 7
- 230000004224 protection Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000002244 precipitate Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000001657 homoepitaxy Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000000742 single-metal deposition Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000005570 vertical transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本発明は、支持基板（１１）の第１面に転写されるとともに電気絶縁層（１２）によって支持基板に固定される半導体材料（１３）の層を含む、積層構造（１０）の上でエピタキシャル成長した半導体材料で形成されるパワー半導体デバイスに関連し、支持基板は、第１面と第２面との間に導電手段を含み、半導体材料（１３）の転写層は、エピタキシャル成長半導体材料（１４、１５）のエピタキシ支持体の役割をもつ。デバイスを電気的に接続する手段（１６、１７）が、第一にエピタキシャル成長半導体材料に、第二に支持基板の第２面に設けられ、電気絶縁層および支持基板の導電手段を介した電気的続は、支持基板（１１）の第２面に設けられた電気的接続手段（１７）にエピタキシャル成長半導体材料（１４、１５）を電気的に接続する。
Description
本発明は、複合基板上の準縦型パワー半導体デバイスに関する。
シリコンカーバイド（ＳｉＣ）を母材とするパワーデバイスを製造するためのシステムは、現在、ポリタイプ４Ｈを含むとともに全体的に電気抵抗が低い固体単結晶ＳｉＣ基板の上に形成される。このタイプの基板は、例えば、動作中にこの基板の前面と背面との間の電流の縦方向伝達を利用するショットキーダイオード、ＰＩＮダイオード、またはＭＯＳ、ＪＦＥＴ、ＭＥＳＦＥＴトランジスタタイプの部品の電子機器を製造するのに使用される。
図１は、このようなパワー半導体デバイスの断面図を示す。実際にはショットキーダイオードである。ダイオードは、２枚のＳｉＣ層２、３が順にエピタキシャル成長したｎ＋タイプの固体ＳｉＣ基板１で形成される。層２はｎ＋ドーピングされ、層３はｎ−ドーピングされている。基板１の背面は、オーミックコンタクト４を設けるため金属被覆されている。ショットキーコンタクトを設けるように、層３には金属スタッド５が析出されている。層３への局所的注入により、周縁保護のためのｐタイプゾーン６が設けられる。
このようなデバイスの縦型設計は、完全な単結晶ＳｉＣウェーハへの集合的製造の後に、チップの切断によって相互に分離される個別部品に特に適している。これらチップとパッケージとの間の電気的に接続は、個別シリコン部品と同じように、前面と背面との間を接触させることにより標準的な方法で行われる。
「固体基板」システムの長所は、デバイスの縦型構造（強力な電流の入力と、シリコンスタンダードに類似したパッケージの組立が容易）と、基板がＳｉＣのホモエピタキシを可能にするという事実にある。このシステムの短所は、コストと、基板の直径が小さいことと、有用性の低さと、システムアプローチへの部品の組み込みが不可能なことである。
上述した用途のための代替基板方法は、基板に接合されるとともにＳｍａｒｔ‐Ｃｕｔ（登録商標）プロセスを用いて得られる薄い半導体層を含む複合基板を使用することである。このプロセスは、資料ＦＲ−Ａ−２ ６８１ ４７２（米国特許第５ ３７４ ５６４号に対応）に記載されている。この複合基板製造プロセスによって完全な自由が得られるため、薄層と初期基板は異なる材料で形成されてもよい。このプロセスの可能性の幾つかには、例えば酸化シリコン基板のような薄層から電気的に絶縁されていると思われる基板に接合された薄いＳｉＣ層で構成されるＳｉＣＯＩ（「絶縁体上ＳｉＣ」）基板の製造が含まれる。単結晶ＳｉＣ層は、厚さが１μｍ未満、一般的には０．５μｍである。このＳｉＣＯＩ構造により、薄い転写層を活性層として用いて電気部品を製造する手段が得られる。この場合、固有の長所と短所を備えるこの非常に薄い層に電子部品が封入される。長所は、製造プロセスが単純であることと、部品が絶縁されているので集積回路の製造が可能であるという事実である。このシステムは以下の短所を持つ。電気コンタクトが部品の同じ面から突出しているので、標準的なシリコンパッケージへの集積化が不可能である。膜は薄いので、電流が薄膜を流れるという点で部品性能を制限する。
発生する技術的課題は、完全単結晶基板で従来得られた性能に少なくとも匹敵する電子的性能（特に電流の点で）を備えるＳｍａｒｔ−Ｃｕｔ（登録商標）タイプ複合基板の上に電子部品を製造できる点である。さらに、課題の一部は、相互に電気的に絶縁されたパワー部品を同じ構造に設け、その一つが願わくば、複合積層支持基板に電気的に接続される点である。
先行技術の短所を克服するため、前面に形成された二つの電気的コンタクトを含み、絶縁層に開口部を設けた後にコンタクトの一つが導電性支持基板に電気的に接続される、絶縁体上半導体タイプの複合基板に設けられる縦方向導電性を備える電子機器が提案される。これは、従来のパッケージタイプアセンブリを利用しながら、絶縁体上半導体（ＳＯＩ）タイプの複合基板の長所を得ることのできる手段を提供する。
本発明は以下の長所を持つ。
‐固体ＳｉＣ基板よりも安価な大型支持基板を設けられること。
‐デバイスの準縦型構造を利用して、固体基板で可能な電流密度と等しいかこれより高い電流密度を達成できること。
‐前面と裏面とが接続された従来のパッケージ（ダイオードの場合）を設けられること。
‐より単純な製造プロセスにできること（オーミックコンタクトとショットキーコンタクトに１種類の金属のみ）。
‐電気絶縁層（例えば酸化シリコンと窒化物）を介して薄層が支持体に接合されると、自然ガルヴァニック絶縁の利点を持つ一体型パワーシステムを設計できること。
‐電子絶縁層の下に位置する基板へ部品を電気的に接続できること。
‐固体ＳｉＣ基板よりも安価な大型支持基板を設けられること。
‐デバイスの準縦型構造を利用して、固体基板で可能な電流密度と等しいかこれより高い電流密度を達成できること。
‐前面と裏面とが接続された従来のパッケージ（ダイオードの場合）を設けられること。
‐より単純な製造プロセスにできること（オーミックコンタクトとショットキーコンタクトに１種類の金属のみ）。
‐電気絶縁層（例えば酸化シリコンと窒化物）を介して薄層が支持体に接合されると、自然ガルヴァニック絶縁の利点を持つ一体型パワーシステムを設計できること。
‐電子絶縁層の下に位置する基板へ部品を電気的に接続できること。
そのため本発明の目的は、積層構造上でエピタキシャル成長した半導体材料で形成され、
‐前記積層構造が、支持基板の第１面に転写されるとともに電気絶縁層により支持基板に固定される半導体材料の層を含み、支持基板が、第１面と第２面との間に導電手段を含み、半導体材料の転写層が、エピタキシャル成長した半導体材料のエピタキシ支持体として作用するとともに、
‐デバイスを電気的に接続する手段が、第一にエピタキシャル成長半導体材料に、第二に支持基板の第２面に設けられ、電気絶縁層と前記支持基板の導電手段とを介した電気的に接続体が、支持基板の第２面に設けられた電気接続手段へエピタキシャル成長半導体材料を電気的に接続すること、
を特徴とするパワー半導体デバイスである。
‐前記積層構造が、支持基板の第１面に転写されるとともに電気絶縁層により支持基板に固定される半導体材料の層を含み、支持基板が、第１面と第２面との間に導電手段を含み、半導体材料の転写層が、エピタキシャル成長した半導体材料のエピタキシ支持体として作用するとともに、
‐デバイスを電気的に接続する手段が、第一にエピタキシャル成長半導体材料に、第二に支持基板の第２面に設けられ、電気絶縁層と前記支持基板の導電手段とを介した電気的に接続体が、支持基板の第２面に設けられた電気接続手段へエピタキシャル成長半導体材料を電気的に接続すること、
を特徴とするパワー半導体デバイスである。
望ましくは、支持体の導電手段が、導電性材料で形成された支持基板自体で構成される。
エピタキシャル成長半導体材料は、ドーピングの異なる幾つかの層を含むようにしてもよい。
電気絶縁層が設けられる境界面の側において、支持基板が重複ドーピングされるようにしてもよい。
デバイスの導電手段は、少なくとも一つのショットキーコンタクトおよび／または少なくとも一つのオーミックコンタクトを含む。
支持基板は、例えばＳｉＣ、ＧａＮ、ＡｌＮ、Ｓｉ、ＧａＡｓ、ＺｎＯ、Ｇｅの中から選択される半導体材料で形成されると好都合である。
導電層を形成するのに使用される材料は、ＳｉＯ２、Ｓｉ３Ｎ４、ダイヤモンドの中から選択される。
半導体材料の転写薄層は、ＳｉＣ、ＧａＮ、ＡｌＮ、Ｓｉ、ＺｎＯ、ダイヤモンドの中から選択される材料で形成される。
エピタキシャル成長半導体材料は、ＳｉＣ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ダイヤモンドの中から選択される。
本発明の別の目的は、上に定義されたような少なくとも一つのパワー半導体デバイスと、支持基板の第２面に電気的に接続されていない少なくとも一つの半導体デバイスとを同じ積層構造上で組み合わせることを特徴とする半導体回路である。
添付図面とともに非限定的な例として挙げられる以下の説明を読んだ後に、本発明はより良く理解され、他の長所と特徴とが明白となるだろう。
図２は、本発明によるパワー半導体デバイスの断面図を示す。デバイスは、複合基板１０の前面に形成されている。この例では、支持基板１１はシリコンで形成され、酸化シリコン層１２と、例えばＳｍａｒｔ−Ｃｕｔ（登録商標）プロセスを用いて支持基板１１に転写されるとともに酸化シリコン層１２によりこの支持基板に固定されたＳｉＣ層１３とを支持している。
転写ＳｉＣ層１３は、ｎ＋ドープトＳｉＣ層１４およびｎ−ドープトＳｉＣ層１５のエピタキシ支持体として使用される。
本発明の発明者らは、予期しない方法でこの複合基板上にＳｉＣエピタキシを形成することに成功した。シリコンの融解温度を若干下回るエピタキシ温度では、酸化シリコンは劣化せず、得られるエピタキシの質は高く、固体ＳｉＣ上のエピタキシに匹敵する。
コンタクト半導体材料との境界面がショットキーコンタクトであるかオーミックコンタクトである金属は、不正確ではあるがショットキーコンタクトまたはオーミックコンタクトと呼んでもよい。
デバイスはまた、ＳｉＣ層１５に配置されたショットキーコンタクト１６と、支持基板１１の背面に配置されたオーミックコンタクト１７とを含む。ＳｉＣ層１４の上面にはオーミックコンタクト１８が配置されている。オーミックコンタクト１８に析出されるとともに酸化シリコン層１２を介して支持基板１１と接触する被覆金属１９を用いて、そして充分な導電性を備える支持基板１１により、ＳｉＣ層１４と背面のオーミックコンタクト１７との間の電気的接続が可能である。さらに、被覆金属１９と支持基板１１との間のコンタクトは、オーミックコンタクトである。このためこのパワーデバイスは、準縦型デバイスとしての性質を持つ。
図３Ａから３Ｊは、本発明によるパワー半導体デバイスを制作するプロセスを図示した断面図を示す。この例で形成されるデバイスは、シリコン支持基板に転写されたＳｉＣ層の上でエピタキシャル成長したＳｉＣ層を含む。
図３Ａは、転写ＳｉＣ層１０３を接合するのに使用される酸化シリコン層１０２を支持するシリコンによる支持基板１０１から形成される複合基板１００を示す。転写ＳｉＣ層１０３は、ＳｉＣ層１０４と、層１０４の上でエピタキシャル成長したＳｉＣ層１０５とのエピタキシ支持体の役割をもつ。
転写ＳｉＣ層１０３のｎドーピングは、１０１７〜１０１９原子／ｃｍ３程度であり、その厚さは０．５μｍと１μｍの間である。支持基板１０１のｎドーピングは１０２０原子／ｃｍ３程度であり、その厚さは２００μｍと５００μｍの間である。酸化物層１０３の厚さは２μｍと４μｍの間、例えば２μｍである。後の抵抗コンタクトの形成（図３Ｇ参照）を容易にするため、複合基板１００の組立前に酸化シリコン層１０２との境界面において、必要に応じて支持基板１０１が重複ドーピングされる。
転写ＳｉＣ層の上のＳｉＣ層１０４、１０５は、順にエピタキシャル成長する。シリコンからなる支持基板１０１については、１４１０℃未満でエピタキシが行われる。
製造されるデバイスがパワーショットキーダイオードである場合には、ＳｉＣ層１０４はｎ＋ドーピングされて（５×１０１８原子／ｃｍ３と５×１０２０原子／ｃｍ３の間のドーピング）その厚さは約４μｍであり、ＳｉＣ層１０５は、ｎ−ドーピングされて（１０１６原子／ｃｍ３程度のドーピング）厚さは約６μｍである。この数値の組合せは、６００ボルトタイプショットキーダイオードについて指針として述べたものである。これらの値は、必要とされる電圧耐性に応じて調整されるべきである。
図３Ｂは、ＳｉＣ層１０４に達するまでＳｉＣ層１０５にエッチングを施すことによる、「メサ」構造を画定するのに使用される第１リソグラフィーレベルに関連する。「メサ」構造により、部品の電圧耐性を可能にし、ＳｉＣ層１０４を露出させるという事実は、後のオーミックコンタクトの形成を可能にする。エッチングはプラズマによって行われる。
次の段階は、数μｍ、例えば２〜４μｍの厚さを持つ無機層１０６、例を挙げるとＳｉＯ２またはＳｉ３Ｎ４の層を析出することで構成される。この層は、他の特徴の中で、部品不動態化機能を実施する（図３Ｃ参照）。
図３Ｄは、層１０６、１０４、１０３のエッチングエリアを画定するのに使用される第２リソグラフィーレベルに関連する。これは、支持基板１０１とのコンタクトを形成するための第１段階である。また、幾つかの部品が同じ回路に集積される場合には、部品を周囲から電気的に絶縁する手段でもある。
このリソグラフィーレベルが画定されると、層１０６にエッチングが施される。ＳｉＯ２層の場合には、ＨＦ溶液中での湿式エッチングにより、またはプラズマエッチングによりエッチングが行われる。次にマスキング樹脂が回収され、層１０６をマスキングとして用いてＳｉＣ層１０４、１０３に順にエッチングが施される。エッチングはプラズマによって行われる。得られる構造が図３Ｄに示されている。
図３Ｅは、将来的な電気コンタクトのため層１０２、１０６に異なる開口部を画定するのに使用される第３リソグラフィーレベルに関連する。図３Ｅは、樹脂層１０７の形成の後に得られる構造を示す。
次の段階は、層１０２、１０６にエッチングを施し、樹脂を除去した後に、図３Ｆに図示された構造を得るものである。層１０２は１１２にエッチングが施され、これは後に支持基板１０１へのコンタクトとなる。層１０６は１１６にエッチングが施されて、これは後にオーミックコンタクトとなる。後のショットキーコンタクトのため、１２６にもエッチングが施される。
図３Ｇは、オーミックコンタクトを形成するのに有益な第４リソグラフィーレベルに関連する。析出される金属はＷ、Ｎｉ、Ｔｉである。厚さは１００ｎｍと５００ｎｍの間である。析出は、陰極スパッタの蒸発によって行われる。リソグラフィーは、１１６でのＳｉＣ層１０４とのオーミックコンタクトエリアとともに、１１２での支持基板１０１とのオーミックコンタクトへの接続も画定する。
図３Ｇは、析出された金属のエッチングと樹脂の除去とによって得られる構造を示す。同図は、ＳｉＣ層１０４を支持基板１０１へ接続する金属析出物１０９を示す。金属は、従来のように、例えばＮｉおよびＴｉについては湿式エッチングにより、またはＷについてはプラズマによりエッチングされる。次の段階は、ＮｉとＴｉについては９００℃と１１００℃の間の範囲内、Ｎについては１０００℃と１３００℃の間の範囲内での、層１０４のＳｉＣとのオーミックコンタクトを活性化するためのアニールである。支持基板１０１のシリコンとのオーミックコンタクトも、同時に活性化される。
図３Ｈは、ショットキーコンタクトを得るのに使用される第５リソグラフィーレベルに関連する。ＴｉでもＮｉでもショットキーコンタクト金属は、陰極スパッタにより、または蒸発により、すでに得られた構造に１００ｎｍと５００ｎｍの間の厚さまで析出される。次の段階は、ＳｉＣ層１０５にショットキーコンタクトスタッド１０８を形成するように、リソグラフィーとこの金属のエッチングである。次に、例えば４００℃と６００℃の間の温度でショットキーコンタクトのアニールが施される。
支持基板１０１の背面にオーミックコンタクトを形成するため、この背面に被覆金属層１１７が析出される（図３Ｉ参照）。この層はＡｌ、Ｔｉ、Ｎｉでよい。オーミックコンタクトを改善するにはアニールが必要である。
最後に、デバイスの前面の被覆金属を補強するために重複被覆金属が必要である。図３Ｊは、ショットキーコンタクトスタッド１０８を補強する重複被覆金属１１８と、ＳｉＣ層１０４へのオーミックコンタクトと支持基板１０１への接続を設ける析出物１０９を補強する重複被覆金属１１９とを示す。この重複被覆金属はアルミニウムであり、厚さは０．５μｍと５μｍの間である。図３Ｊは、リソグラフィーとエッチングとの後に得られる構造を示す。
ＳｉＣ層１０４のドーピングが、約５００℃までアニールされたＴｉによる良好なオーミックコンタクトを可能にするのに充分多量である場合には、この製造プロセスの変形が可能である。この目的に必要なドーピングは、５×１０１９原子／ｃｍ３以上程度である。このドーピングは、エピタキシにより得られるＳｉＣに対して可能である。このドーピングはＳｉＣ基板全体では得られないことに注意することは重要である。しかしこれは、先行技術によるオーミックコンタクトを製造するのに使用される基板である。本発明の場合には、ショットキーコンタクトとオーミックコンタクトに同じ金属が使用され、１回のアニールが約５００℃で行われる。
この変形は、図３Ｆに図示された構造から始まる。例えばＴｉまたはＮｉなど単一の金属析出が行われるか、これら金属の一つと別の金属との二重層が設けられる。リソグラフィーは、ショットキースタッドとオーミックコンタクトスタッドとを同時に画定するように行われる。約５００℃でのエッチングとアニールの後、完全なリソグラフィーレベルが行われずに（析出、リソグラフィー、エッチング、アニールが行われずに）、図３Ｈに図示された構造が直接得られる。残りのプロセスは背面での金属被覆およびおそらくは重複被覆金属と同一である。
電圧耐性を向上させるには、ショットキーコンタクトの周縁に形成されたｐドーピングエリアで構成される周縁保護を設けることが有益である。これらの保護は、局所的注入と付加的なｐタイプエピタキシのいずれかによって、ＳｉＣ層１０５のエピタキシの直後に行われ、ショットキーコンタクトエリアにおいてｐ層に局所的なエッチングが施される。
これらの周縁保護は、従来の縦型タイプ部品と比較して特に困難を伴わずに、本発明の枠組みの中で行われる。図３Ｊでは、注入された周縁保護部１２０が点線で示されている。
本発明はまた、ＳｉＣ支持基板に転写されたＳｉＣ層の上でエピタキシャル成長したＳｉＣ層を含むデバイスの製造にも使用できる。
これを達成するため、ＳｉＣ層が転写されるとともに、酸化シリコン層を用いてＳｉＣ支持基板に接合される。転写ＳｉＣ層にエピタキシが行われる。必要な数のＳｉＣ層がエピタキシャル成長する。例えば、図３Ａに戻ると、この構造は、ＳｉＣ支持基板１０１と酸化シリコン層１０２と転写ＳｉＣ層１０３と第１エピタキシャル成長ＳｉＣ層１０４と第２エピタキシャル成長ＳｉＣ層１０５とで構成される。エピタキシは、１４１０℃を越えると、一般的には１４００℃と１６００℃の間の範囲で行われる。例えばショットキーダイオードを得るには、ＳｉＣ層１０４は１０１９原子／ｃｍ３のドーピングでｎ＋ドーピングされ、その厚さは約４μｍである。ＳｉＣ層１０５は１０１６原子／ｃｍ３のドーピングでｎ−ドーピングされ、その厚さは約６μｍである。
例えば、金属析出物１０９と支持基板１０１との間のオーミックコンタクトを改良するため、ＳｉＣ支持基板１０１には、酸化シリコン層１０２との境界面の側において重複ドーピングが行われる（図３Ｇ参照）。この重複ドーピングは、エピタキシにより、または固体プレート注入により、または多量にドーピングされた多結晶質または非晶質の析出により、積層構造が組み立てられる前に行われる。
製造プロセスは、シリコン支持基板を備える前のデバイスについて説明したのと類似している。しかし、背面のオーミックコンタクトに相違が見られる。背面のオーミックコンタクトの金属は、前面ＳｉＣのオーミックコンタクトと同時に、前もって析出される。前面と背面のオーミックコンタクトに、同じアニールが行われる。
前のように、同じ変形が適用可能である。
本発明によれば、ＳｉＣ支持基板に転写されたＳｉＣ層の上でエピタキシャル成長したＧａＮ層を含むデバイスも形成可能である。
これを達成するため、ＳｉＣ層が転写されて酸化シリコン層によりＳｉＣ支持基板に接合される。転写ＳｉＣ層にエピタキシが行われる。必要な数のＧａＮ層がエピタキシャル成長する。例えば、図３Ａに戻ると、この構造は、ＳｉＣ支持基板１０１と酸化シリコン層１０２と転写ＳｉＣ層１０３と第１エピタキシャル成長ＧａＮ層１０４と第２エピタキシャル成長ＧａＮ層１０５とで構成される。エピタキシは、１０００℃を越えて、一般的には１０５０℃と１１５０℃の間の範囲で、ＭＯＣＶＤによって行われる。例えば、ＧａＮショットキーダイオードを得るには、ＧａＮ層１０４は、１０１９原子／ｃｍ３のドーピングでｎ＋ドーピングされてその厚さは約１μｍと約４μｍの間である。ＧａＮ層１０５は１０１６原子／ｃｍ３のドーピングでｎ−ドーピングされてその厚さは約６μｍである。
エピタキシャル成長を促進するため、転写ＳｉＣ層とＧａＮとの間にＡｌＮ緩衝層が挿入されてもよい。
ＳｉＣ支持基板１０１は、上述したように重複ドーピングされてもよい。
デバイスを形成する際に使用される技術は、上述した場合と類似しているが、オーミックコンタクトとＳｉＣエッチングでなくＧａＮエッチングに利用可能な変更が行われる。
本発明はまた、ＳｉＣ支持基板に転写（パターニング）されたＳｉ｛１１１｝層の上でエピタキシャル成長したＧａＮ層を含むデバイスの形成にも用いられる。
これを達成するため、ＳｉＣ層が転写され、酸化シリコン層を用いてＳｉＣ支持基板に接合される。エピタキシは、Ｓｉ｛１１１｝の転写層で行われる。必要な数のＧａＮ層がエピタキシャル成長する。例えば図３Ａに戻ると、この構造は、ＳｉＣによる支持基板１０１と酸化シリコン層１０２とＳｉ｛１１１｝の転写層１０３と第１エピタキシャルＧａＮ層１０４と第２エピタキシャルＧａＮ層１０５とで構成される。エピタキシは、１０００℃を越えて、一般的には１０５０℃と１１５０℃の間の範囲内で、ＭＯＣＶＤにより行われる。例えばＧａＮショットキーダイオードを得るには、層１０４、１０５は、上記の例の同じ層と類似している。
ＡｌＮ緩衝層も、エピタキシ成長を促進するため、Ｓｉ｛１１１｝の転写層とＧａＮとの間に挿入してもよい。
上述したように、ＳｉＣ支持基板１０１が重複ドーピングされる。
デバイスを形成するのに使用される技術は、前のケースと同様である。
一般的に、転写半導体材料の薄層は、３Ｃ、４Ｈ、６ＨポリタイプのＳｉＣ、ＧａＮ、ＡｌＮ、Ｓｉ、ＺｎＯ、ダイヤモンドの中から選択される。中間接合層は、ＳｉＯ２、Ｓｉ３Ｎ４、ダイヤモンドの中から選択される材料で形成される。導電性支持基板（単結晶であってもなくても）は、ＳｉＣ、ＧａＮ、ＡｌＮ、Ｓｉ、ＧａＡｓ、ＺｎＯ、Ｇｅの中から選択される。
図４は、本発明による別のパワー半導体デバイスの断面図を示す。これはＰＩＮタイプの二極ダイオードである。このデバイスは、酸化シリコン層２０２によって支持基板に固定される転写ＳｉＣ層２０３を支持するシリコン支持基板２０１の上に形成される。順にＳｉＣ層２０４とｎ−ドープトＳｉＣ層２０５とｐドープトＳｉＣ層２１０とで構成される幾つかのエピタキシが、転写層２０３に順に実行される。従来の縦型ＰＩＮダイオードの場合のように、ＳｉＣ層２０５の厚さとドーピングは必要とされる電圧耐性に適合している。ゆえに、１０００から５０００Ｖ程度、またはそれ以上の電圧耐性を達成できる。製造プロセスは上述した構造の製造プロセスと類似しており、主な相違は、縦型ＰＩＮダイオードと同じ条件でオーミックコンタクト２０８が形成されなければならないｐタイプのＳｉＣエピタキシャル成長層２１０が存在することである。
支持基板２０１の背面の被覆金属層２１７が図４に見られ、金属析出物２０９によってＳｉＣ層２０４へのオーミックコンタクトが設けられるとともに支持基板２０１への接続が行われる。不動態化層２０６も見られる。
図５は、集積回路を形成するため、本発明によるパワー半導体デバイスと関連させることのできる半導体デバイスの断面図である。このタイプの部品の特徴は本発明の特徴と類似している（特に縦型導電性）が、背面にコンタクト接続を含まない。支持基板の絶縁層には穿孔されていないため、これらの部品は相互に電気的に絶縁されたままであり、そのためそのうち幾つかは、回路の前面と背面とに従来のコンタクト接続を備える回路を形成するように、本発明によるデバイスと一体化することができる。
図５は、電気絶縁層３０２により半導体支持基板にしっかりと装着された半導体材料で形成された転写層３０３を支持する半導体支持基板３０１を示す。半導体層３０４（例えばｎ＋ドーピング）と半導体層３０５（例えばｎ−ドーピング）は、転写層の上で順にエピタキシャル成長する。層３０５はショットキーコンタクト３０８を支持するのに対して、層３０４はオーミックコンタクト３０９を支持する。
１ ｎ＋タイプ固体ＳｉＣ基板
２ ｎ＋ドープトＳｉＣ層
３ ｎ−ドープトＳｉＣ層
４ オーミックコンタクト
５ 金属スタッド
６ ｐタイプゾーン
１０ 複合基板
１１ 支持基板
１２ 酸化シリコン層
１３ ＳｉＣ層
１４ ｎ＋ドープトＳｉＣ層
１５ ｎ−ドープトＳｉＣ層
１６ ショットキーコンタクト
１７、１８ オーミックコンタクト
１９ 被覆金属
１００ 複合基板
１０１ 支持基板
１０２ 酸化シリコン層
１０３ 転写ＳｉＣ層
１０４ ｎ−ドープトＳｉＣ層
１０５ ｎ＋ドープトＳｉＣ層
１０６ 無機層
１０７ 樹脂層
１０８ コンタクトスタッド
１０９ 金属析出物
１１２ コンタクトになるところ
１１６ オーミックコンタクトになるところ
１１７ 被覆金属層
１１８、１１９ 重複被覆金属
１２０ 周縁保護部
１２６ ショットキーコンタクトになるところ
２０１ シリコン支持基板
２０２ 酸化シリコン層
２０３ 転写ＳｉＣ層
２０４ ＳｉＣ層
２０５ ｎ−ドープトＳｉＣ層
２０６ 不動態化層
２０８ オーミックコンタクト
２０９ 金属析出物
２１０ ｐ−ドープトＳｉＣ層
２１７ 被覆金属層
３０１ 半導体支持基板
３０２ 電気絶縁層
３０３ 転写層
３０４ 半導体層
３０５ 半導体層
３０８ ショットキーコンタクト
３０９ オーミックコンタクト
２ ｎ＋ドープトＳｉＣ層
３ ｎ−ドープトＳｉＣ層
４ オーミックコンタクト
５ 金属スタッド
６ ｐタイプゾーン
１０ 複合基板
１１ 支持基板
１２ 酸化シリコン層
１３ ＳｉＣ層
１４ ｎ＋ドープトＳｉＣ層
１５ ｎ−ドープトＳｉＣ層
１６ ショットキーコンタクト
１７、１８ オーミックコンタクト
１９ 被覆金属
１００ 複合基板
１０１ 支持基板
１０２ 酸化シリコン層
１０３ 転写ＳｉＣ層
１０４ ｎ−ドープトＳｉＣ層
１０５ ｎ＋ドープトＳｉＣ層
１０６ 無機層
１０７ 樹脂層
１０８ コンタクトスタッド
１０９ 金属析出物
１１２ コンタクトになるところ
１１６ オーミックコンタクトになるところ
１１７ 被覆金属層
１１８、１１９ 重複被覆金属
１２０ 周縁保護部
１２６ ショットキーコンタクトになるところ
２０１ シリコン支持基板
２０２ 酸化シリコン層
２０３ 転写ＳｉＣ層
２０４ ＳｉＣ層
２０５ ｎ−ドープトＳｉＣ層
２０６ 不動態化層
２０８ オーミックコンタクト
２０９ 金属析出物
２１０ ｐ−ドープトＳｉＣ層
２１７ 被覆金属層
３０１ 半導体支持基板
３０２ 電気絶縁層
３０３ 転写層
３０４ 半導体層
３０５ 半導体層
３０８ ショットキーコンタクト
３０９ オーミックコンタクト
Claims (12)
- 積層構造上でエピタキシャル成長した半導体材料で形成されるパワー半導体デバイスにおいて、
‐前記積層構造が、支持基板（１１、１０１、２０１）の第１面に転写されるとともに、電気絶縁層（１２、１０２、２０２）によって該支持基板に固定される半導体材料層（１３、１０３、２０３）を含み、該支持基板が、該第１面と第２面との間に導電手段を含み、該半導体材料の転写層が、エピタキシャル成長した半導体材料（１４、１５；１０４、１０５；２０４、２０５、２１０）のエピタキシ支持体として作用するとともに、
前記デバイスを電気的に接続する手段（１６、１７；１１７、１１８；２１７、２０８）が、第一に前記エピタキシャル成長半導体材料に、第二に前記支持基板の前記第２面に設けられ、前記電気絶縁層と前記支持基板の前記導電手段とを介した電気的接続体（１９、１０９、２０９）が、該支持基板の該第２面に設けられた電気的接続手段（１７、１１７、２１７）に該エピタキシャル成長半導体材料を電気的に接続したこと
を特徴とするパワー半導体デバイス。 - 前記支持基板（１１、１０１、２０１）の前記導電手段が、導電性材料で形成された該支持基板自体で構成されることを特徴とする、特許請求の範囲第１項に記載のデバイス。
- 前記エピタキシャル成長半導体材料が、異なるドーピングの幾つかの層（１４、１５；１０４、１０５；２０４、２０５、２１０）を含むことを特徴とする、特許請求の範囲第１項に記載のデバイス。
- 前記電気絶縁層（１２、１０２、２０２）が設けられた境界面の側において前記支持基板（１１、１０１、２０１）が重複ドーピングされることを特徴とする、特許請求の範囲第１項に記載のデバイス。
- 前記デバイスの前記導電手段が少なくとも一つのショットキーコンタクト（１０８）を含むことを特徴とする、特許請求の範囲第１項に記載のデバイス。
- 前記デバイスの前記導電手段が、少なくとも一つのオーミックコンタクト（１６、１７；１１７；２０８、２１７）を含むことを特徴とする、特許請求の範囲第１項に記載のデバイス。
- 前記支持基板が半導体材料で形成されることを特徴とする、特許請求の範囲第１項に記載のデバイス。
- 前記支持基板（１１、１０１、２０１）が、ＳｉＣ、ＧａＮ、ＡｌＮ、Ｓｉ、ＧａＡｓ、ＺｎＯ、Ｇｅの中から選択される半導体材料で形成されることを特徴とする、特許請求の範囲第７項に記載のデバイス。
- 前記電気絶縁層（１２、１０２、２０２）を形成するのに使用される材料がＳｉＯ２、Ｓｉ３Ｎ４、ダイヤモンドの中から選択されることを特徴とする、特許請求の範囲第１項に記載のデバイス。
- 前記半導体材料の転写薄層（１３、１０３、２０３）が、ＳｉＣ、ＧａＮ、ＡｌＮ、Ｓｉ、ＺｎＯ、ダイヤモンドの中から選択される材料で形成されることを特徴とする、特許請求の範囲第１項に記載のデバイス。
- 前記エピタキシャル成長半導体材料が、ＳｉＣ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ダイヤモンドの中から選択されることを特徴とする、特許請求の範囲第１項に記載のデバイス。
- 特許請求の範囲第１項から第１１項のいずれか一項に記載の少なくとも一つのパワー半導体デバイスと、前記支持基板の前記第２面に電気的に接続されていない少なくとも一つの半導体デバイスとを組み合わせることを特徴とする、半導体回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0210883A FR2844099B1 (fr) | 2002-09-03 | 2002-09-03 | Dispositif semiconducteur de puissance quasi-vertical sur substrat composite |
| PCT/FR2003/050045 WO2004027878A2 (fr) | 2002-09-03 | 2003-09-01 | Dispositif semiconducteur de puissance quasi-vertical sur substrat composite |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005537679A true JP2005537679A (ja) | 2005-12-08 |
Family
ID=31503070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004537241A Pending JP2005537679A (ja) | 2002-09-03 | 2003-09-01 | 複合基板上の準縦型パワー半導体デバイス |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20050258483A1 (ja) |
| EP (1) | EP1535346A2 (ja) |
| JP (1) | JP2005537679A (ja) |
| FR (1) | FR2844099B1 (ja) |
| TW (1) | TW200410312A (ja) |
| WO (1) | WO2004027878A2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011040331A1 (ja) | 2009-09-30 | 2011-04-07 | 住友電気工業株式会社 | 発光素子 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7417266B1 (en) | 2004-06-10 | 2008-08-26 | Qspeed Semiconductor Inc. | MOSFET having a JFET embedded as a body diode |
| US7436039B2 (en) | 2005-01-06 | 2008-10-14 | Velox Semiconductor Corporation | Gallium nitride semiconductor device |
| US8026568B2 (en) | 2005-11-15 | 2011-09-27 | Velox Semiconductor Corporation | Second Schottky contact metal layer to improve GaN Schottky diode performance |
| EP1852895A1 (en) * | 2006-05-05 | 2007-11-07 | Kinik Company | Diamond substrate and method for fabricating the same |
| US8138583B2 (en) * | 2007-02-16 | 2012-03-20 | Cree, Inc. | Diode having reduced on-resistance and associated method of manufacture |
| US7939853B2 (en) | 2007-03-20 | 2011-05-10 | Power Integrations, Inc. | Termination and contact structures for a high voltage GaN-based heterojunction transistor |
| FR2977069B1 (fr) | 2011-06-23 | 2014-02-07 | Soitec Silicon On Insulator | Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire |
| US8633094B2 (en) | 2011-12-01 | 2014-01-21 | Power Integrations, Inc. | GaN high voltage HFET with passivation plus gate dielectric multilayer structure |
| US8940620B2 (en) | 2011-12-15 | 2015-01-27 | Power Integrations, Inc. | Composite wafer for fabrication of semiconductor devices |
| US8928037B2 (en) | 2013-02-28 | 2015-01-06 | Power Integrations, Inc. | Heterostructure power transistor with AlSiN passivation layer |
| FR3017242B1 (fr) * | 2014-02-05 | 2017-09-01 | St Microelectronics Tours Sas | Diode schottky verticale au nitrure de gallium |
| JP6257459B2 (ja) * | 2014-06-23 | 2018-01-10 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US10600635B2 (en) * | 2017-04-20 | 2020-03-24 | Elyakim Kassel | Method and apparatus for a semiconductor-on-higher thermal conductive multi-layer composite wafer |
| US10332876B2 (en) * | 2017-09-14 | 2019-06-25 | Infineon Technologies Austria Ag | Method of forming compound semiconductor body |
| EP3762968A1 (en) * | 2018-03-06 | 2021-01-13 | ABB Power Grids Switzerland AG | High power semiconductor device with self-aligned field plate and mesa termination structure and method for manufacturing the same |
| US11469333B1 (en) | 2020-02-19 | 2022-10-11 | Semiq Incorporated | Counter-doped silicon carbide Schottky barrier diode |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| US5449925A (en) * | 1994-05-04 | 1995-09-12 | North Carolina State University | Voltage breakdown resistant monocrystalline silicon carbide semiconductor devices |
| US6831331B2 (en) * | 1995-11-15 | 2004-12-14 | Denso Corporation | Power MOS transistor for absorbing surge current |
| AU1531797A (en) * | 1996-01-24 | 1997-08-20 | Cree Research, Inc. | Mesa schottky diode with guard ring |
| US6121661A (en) * | 1996-12-11 | 2000-09-19 | International Business Machines Corporation | Silicon-on-insulator structure for electrostatic discharge protection and improved heat dissipation |
| JP3618517B2 (ja) * | 1997-06-18 | 2005-02-09 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| GB9903607D0 (en) * | 1999-02-17 | 1999-04-07 | Koninkl Philips Electronics Nv | Insulated-gate field-effect semiconductor device |
| KR100348269B1 (ko) * | 2000-03-22 | 2002-08-09 | 엘지전자 주식회사 | 루데니움 산화물을 이용한 쇼트키 콘택 방법 |
-
2002
- 2002-09-03 FR FR0210883A patent/FR2844099B1/fr not_active Expired - Fee Related
-
2003
- 2003-09-01 JP JP2004537241A patent/JP2005537679A/ja active Pending
- 2003-09-01 US US10/526,641 patent/US20050258483A1/en not_active Abandoned
- 2003-09-01 WO PCT/FR2003/050045 patent/WO2004027878A2/fr active Application Filing
- 2003-09-01 EP EP03780259A patent/EP1535346A2/fr not_active Withdrawn
- 2003-09-02 TW TW092124197A patent/TW200410312A/zh unknown
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011040331A1 (ja) | 2009-09-30 | 2011-04-07 | 住友電気工業株式会社 | 発光素子 |
| CN102150287A (zh) * | 2009-09-30 | 2011-08-10 | 住友电气工业株式会社 | 发光器件 |
| US8823027B2 (en) | 2009-09-30 | 2014-09-02 | Sumitomo Electric Industries, Ltd. | Light emitting device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050258483A1 (en) | 2005-11-24 |
| EP1535346A2 (fr) | 2005-06-01 |
| WO2004027878A3 (fr) | 2004-05-06 |
| WO2004027878A2 (fr) | 2004-04-01 |
| TW200410312A (en) | 2004-06-16 |
| FR2844099A1 (fr) | 2004-03-05 |
| FR2844099B1 (fr) | 2005-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10199217B2 (en) | Methods of forming reverse side engineered III-nitride devices | |
| JP2005537679A (ja) | 複合基板上の準縦型パワー半導体デバイス | |
| TWI395320B (zh) | 氮化鎵半導體裝置 | |
| JP4177124B2 (ja) | ＧａＮ系半導体装置 | |
| EP2380195B1 (en) | Electrical contacts for cmos devices and iii-v devices formed on a silicon substrate | |
| US9196560B2 (en) | Semiconductor device having a locally reinforced metallization structure and method for manufacturing thereof | |
| JP2016031953A (ja) | 半導体素子及びその製造方法、半導体基板、並びに結晶積層構造体 | |
| CN111512415A (zh) | 用于工程化衬底上的集成式器件的系统和方法 | |
| JP2019012836A (ja) | 半導体素子 | |
| JP2020512698A (ja) | 垂直窒化ガリウムショットキーダイオード | |
| CN110400776A (zh) | 一种功率芯片及其制备方法 | |
| JP7509746B2 (ja) | 高電圧大電力アクティブデバイスの信頼性を向上させるための外部電界終端構造 | |
| JP4875660B2 (ja) | Ｉｉｉ−ｖ族窒化物半導体装置 | |
| JP4593115B2 (ja) | ＳｉＣＯＩ基板を備えたショットキーパワーダイオード、およびその製造方法 | |
| JP4327114B2 (ja) | 窒化物半導体装置 | |
| JP2011142265A (ja) | 半導体装置およびそれを備えた電子回路 | |
| JP2016197737A (ja) | 半導体素子及びその製造方法、並びに結晶積層構造体 | |
| CN115708221A (zh) | 一种半导体器件及其制作方法、封装结构、电子设备 | |
| JP4875577B2 (ja) | Ｉｉｉ−ｖ族窒化物半導体装置 | |
| CN103946969A (zh) | 绝缘体上半导体结构及其制造方法 | |
| JP4925596B2 (ja) | 窒化物半導体装置 | |
| JPH06163829A (ja) | 集積回路とその製法 | |
| EP0383034B1 (en) | Integrated circuit and method | |
| WO2014080820A1 (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| JPH10117002A (ja) | ショットキーバリア半導体装置およびその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060424 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060727 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A073 Effective date: 20060912 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090716 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090722 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091222 |