CN111837241B - 功率半导体器件及其制造方法 - Google Patents

功率半导体器件及其制造方法 Download PDF

Info

Publication number
CN111837241B
CN111837241B CN201980017492.6A CN201980017492A CN111837241B CN 111837241 B CN111837241 B CN 111837241B CN 201980017492 A CN201980017492 A CN 201980017492A CN 111837241 B CN111837241 B CN 111837241B
Authority
CN
China
Prior art keywords
layer
recess
field plate
main side
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980017492.6A
Other languages
English (en)
Other versions
CN111837241A (zh
Inventor
L·克诺尔
A·米哈埃拉
L·克兰兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Co ltd
Original Assignee
Hitachi Energy Switzerland AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Energy Switzerland AG filed Critical Hitachi Energy Switzerland AG
Publication of CN111837241A publication Critical patent/CN111837241A/zh
Application granted granted Critical
Publication of CN111837241B publication Critical patent/CN111837241B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种功率半导体器件，功率半导体器件包括：宽带隙半导体层(1)，宽带隙半导体层沿着横向延伸并且包括有源区域(AR)和围绕有源区域(AR)的终端区域(TR)；第一凹陷部(9)，第一凹陷部在所述终端区域(TR)内从第一主侧(2)凹陷，第一凹陷部围绕有源区域(AR)；场板(5)，场板在宽带隙半导体层(1)的第一主侧(2)上，场板在终端区域(TR)内暴露宽带隙半导体层(1)的第一部分；以及第一凹陷部的侧壁(9e)，侧壁临近有源区域(AR)并与场板(5)的周向边缘(5e)横向地对准。

Description

功率半导体器件及其制造方法
技术领域
本发明涉及具有有效边缘终端的宽带隙高功率半导体器件及其制造方法，该半导体器件包括场板和在终端区域内的凹陷部(台面(mesa)终端结构)。
背景技术
宽带隙(WBG)半导体材料(例如碳化硅(SiC)、氮化镓、氧化镓、氮化硼、氮化铝、氧化锌、金刚石等)使半导体器件相比于那些由传统半导体材料制成的半导体器件功率更强并且更加节能。
但是，基于宽带隙半导体材料的高功率半导体器件需要有效的边缘终端，以避免电场在主触点的边缘拥挤而导致器件在相对较低的击穿电压VBR下击穿。
可以以各种方式提供边缘终端，包括浮置场环、结终端扩展(JTE)、场板、台面结构或这些技术的一些组合。
围绕半导体器件的有源区域环形地产生浮置场环。由于在许多功率半导体器件中可以与主结同时形成浮置场环，因此可以在制造过程中容易地集成浮置场环的产生。另一方面，考虑到影响击穿电压与占有的晶圆面积之间最重要的折衷的众多因素(例如，环间距)，高性能浮置场环终端的设计非常具有挑战性。
结终端扩展(JTE)基于通过将离子注入到提供为漂移区的半导体层的表面中的相反电荷的受控添加。JTE技术可提供良好的终端效率。然而，与常规的半导体材料相比，宽带隙材料中的离子注入更加困难。此外，注入步骤需要高温注入设备和专门设计用于活化这种宽带隙材料的退火炉，这使得制造成本相当高。还已经发现，在活化期间，半导体表面的质量以及随之而来的器件成品率降低了。
考虑到技术上的困难和昂贵的加工，除了降低加工成本之外，无注入设计将使得能够在常规的硅洁净室中制造基于宽带隙材料的整流器。
场板技术在工艺要求方面相对简单。它基于位于介电层上的金属层。场板会改变主触点(有源区域)边缘的表面电势。因此，延伸了耗尽区，因而电场也被延伸。拥挤在主触点边缘的电场减少并移向场板的边缘。然而，介电失效的风险由于电场拥挤的增加而增加，从而限制了可达到的电气击穿电压。在高功率器件中，因为临界电场拥挤几乎比常规硅器件大一个数量级，所以电介质失效的问题比常规硅器件更为严重。
台面结构边缘终端是另一种具有相当简单的工艺要求的边缘终端技术。该技术包括通过机械去除或刻蚀半导体层来去除材料并因此去除主触点的周向边缘处的电荷。
Shuntao Hu等人在Solid State Eletronics 48(2004)pp1861 -1688中发表的文章“Anew edge termination technique for SiC power devices”中，已知一种基于金属结构与SiC外延层中形成的电介质填充的台面结构重叠的边缘终端技术。与没有台面结构的传统场板技术相比，这种配置可以减轻金属角处的场拥挤。然而，在达到理想击穿电压之前会发生过早击穿。这是因为场拥挤是由SiC层和介电层之间的介电常数的差异引起的。为了减轻这种影响，在该文中进一步建议在介电填充台面的顶部添加另一个介电层，其具有与台面结构重叠的其他金属场板延伸部分。通过这种修改，在仿真中，可以达到理想击穿电压的80％。
从US 2011/0101369 A1中已知设置在半导体衬底中的基于氮化镓的半导体功率器件。该功率器件包括：台面形状的终端区域，该区域设置在半导体功率器件的外围区域；场板；以及终端结构，该终端结构具有至少一个保护环，该保护环设置在其中填充有掺杂镓基外延层的沟槽中。
发明内容
鉴于上述现有技术做出了本发明，并且本发明的目的是提供一种具有更有效的边缘终端的宽带隙高功率半导体器件。
通过一种功率半导体器件来实现本发明的目，功率半导体器件包括：宽带隙半导体层，宽带隙半导体层具有第一主侧以及与第一主侧相对的第二主侧，其中，第一主侧和第二主侧沿着横向延伸，并且其中，宽带隙半导体层包括有源区域和终端区域，终端区域横向地围绕有源区域，其中，宽带隙半导体层具有第一凹陷部，第一凹陷部在终端区域内从第一主侧凹陷，第一凹陷部围绕有源区域；场板，场板在宽带隙半导体层的第一主侧上，场板在终端区域内暴露宽带隙半导体层的第一部分。第一凹陷部的侧壁，侧壁临近有源区域并与场板的周向边缘横向地对准，使得在平行于第一主侧的平面上的正交投影中，由侧壁的上端部限定的凹陷部的边缘距离场板的周向边缘小于1μm，例如小于0.5μm，例如小于0.2μm。根据本发明的功率半导体器件的特征在于宽带隙半导体层具有第二凹陷部，第二凹陷部在有源区域内并从宽带隙半导体层的第一主侧凹陷，第二凹陷部填充有填充材料，并且第二凹陷部的深度与第一凹陷部的深度相同，其中，填充材料是绝缘材料。
在整个说明书中，宽带隙半导体是指带隙大于2eV的半导体。此外，“横向”是指平行于第一主侧的方向，并且“横向地”是指与横向相关。“上”是指在相对于第二主侧朝向第一主侧的方向上处于更高的水平。临近有源区域的侧壁是指第一凹陷部的最靠近有源区域的侧壁，并且其表面背离有源区域。第一层“暴露”第二层是指在第二层相对于第一层暴露的区域中未形成第一层。这并不排除在第二层上形成一个或多个附加层。
场板沿横向扩展了器件的耗尽区，从而减小了有源区域中的电场强度，并使高场区(临界场拥挤区)的位置偏离有源区域的周边(低于接触电极的边缘)朝向场板边缘下方的区域。第一凹陷部形成台面型边缘终端。通过将第一凹陷部的侧壁与场板的周向边缘对准，台面边缘终端有效地降低了在给定电压下场板周向边缘以下区域中的临界场拥挤。因此，可以获得更高的击穿电压。因此，提供了有效的边缘终端。第二凹陷部可以减小泄漏电流。
在从属权利要求中说明了本发明的扩展。
在一个示例性实施例中，器件包括介电层，介电层插入在场板和宽带隙半导体层之间，以将场板从宽带隙半导体层分离。介电层放大了场板的作用并提供了附加的电场去载。介电层可以包括存在于场板和宽带隙半导体层之间的高场区。介电层还可以减少在场板的周向边缘下方的临界场拥挤。
在器件的一个示例性实施例中，介电层垂直于横向的厚度随着距离第一凹陷部的横向距离的增加而减小。这个特征可以进一步改善场板的性能。较小的介电层厚度会增加场板对宽带隙半导体层的影响，从而更有效地减小有源区域内的电场强度；较大的介电层厚度可以更好地防止由于电介质故障而引起的电压击穿。使介电层的厚度朝周边增加，可以通过减小有源区域周边的临界场拥挤并将有源区域移向场板的周向边缘，提供更高的击穿电压，同时通过更厚的介电层降低该位置的介电失效风险。
在一个示例性实施例中，介电层临近第一凹陷部具有厚度，该厚度在0.02μm至1μm之间的范围内，示例性地在0.02μm至0.5μm之间的范围内，并且更示例性地在0.02μm至0.3μm之间的范围内。
介电层的厚度可以小于在现有技术的器件中的介电层的厚度，因为由台面结构引起的场去载降低了由介电故障引起的电压击穿的风险。更薄的介电层有利于减少有源区域周边的电场拥挤。
在一个示例性实施例中，场板包括铝、镍、钨和铬中的至少一者。鉴于稍后详述的制造方法，包括这些材料之一的场板具有有益特性。
在一个示例性实施例中，第一凹陷部的深度可以为至少4μm，示例性地为至少6μm。
凹陷部的深度决定了电场减小的幅度。凹陷部越深，电场拥挤受到的抑制就越强，因此可获得的击穿电压就越高。
在一个示例性实施例中，宽带隙半导体层包括碳化硅(SiC)，氮化镓(GaN)和氧化镓(Ga 2O3)中的一者。这些材料尤其适合用于形成宽带隙半导体层。
还通过一种用于制造功率半导体器件的方法来实现本发明的目的。该方法包括以下步骤：提供宽带隙半导体层，该宽带隙半导体层具有第一主侧以及与该第一主侧相对的第二主侧，其中，该第一主侧和该第二主侧沿着横向延伸，并且其中，该宽带隙半导体层包括有源区域和终端区域，该终端区域横向地围绕该有源区域；在该宽带隙半导体层的第一主侧上形成场板，该场板在该终端区域内暴露该宽带隙半导体层的该第一主侧的第一部分；以及对宽带隙半导体层的区域进行各向异性刻蚀，在该区域中，该场板在该终端区域内暴露该宽带隙半导体层的第一主侧的该第一部分，以在该终端区域内的该宽带隙半导体层中形成第一凹陷部，该第一凹陷部围绕该有源区域，并且，临近该有源区域的该第一凹陷部的侧壁与该场板的周向边缘横向地对准，使得在平行于该第一主侧的平面上的正交投影中，由该侧壁的上端部限定的该凹陷部的边缘距离该场板的周向边缘小于1μm，示例性地小于0.5μm，示例性地小于0.2μm。根据本发明的方法的特征在于，形成该场板的步骤包括：在该宽带隙半导体层的第一主侧上形成介电层；在该介电层上形成金属层；以及对该金属层和该介电层图案化，以在在各向异性刻蚀的该步骤中要形成该第一凹陷部的该终端区域(AR)内暴露该宽带隙半导体层的第一主侧的至少该第一部分，其中，在各向异性刻蚀的该步骤中，经图案化的金属层被至少用作刻蚀掩模的部分，以及其中，在该终端区域内该经图案化的金属层在该功率半导体器件中形成该场板。
如在本发明的方法中，在各向异性刻蚀的步骤中刻蚀由场板暴露的终端区域中的区域，场板的外周边缘与在各向异性刻蚀步骤中形成的第一凹陷部的侧壁自对准。在各向异性刻蚀步骤中形成的凹槽形成台面边缘终端，因此通过没有任何注入步骤的过程来形成边缘终端。场板保护在各向异性刻蚀步骤中不应被刻蚀的宽带隙半导体层的区域。因此，可以更可靠地执行深SiC刻蚀，并且第一凹陷部的侧壁和场板的周向边缘在横向上彼此高精度地对准。因此，如上所述，由于精确对准，通过台面边缘终端可以有效地减小场板周向边缘下方的电场拥挤，从而器件能提供更高的击穿电压。
与使用由光致抗蚀剂制成的刻蚀掩模相比，在各向异性刻蚀步骤中将经图案化的金属层用作场板和刻蚀掩模是有利的，因为金属比光致抗蚀剂更能抵抗在对宽带隙半导体层的各向异性刻蚀步骤中使用的刻蚀剂。如上所述，在宽带隙半导体层和场板之间使用介电层会放大场板的作用并提供附加的电场去载。
在一个示例性实施例中，在形成金属层的步骤之前，对所述介电层图案化，以在所述介电层中形成开口，所述开口在所述有源区域内暴露所述宽带隙半导体层的第一主侧的至少第二部分。
在对金属层图案化之前对介电层图案化能够形成介电层的有利形状。例如，介电层可以形成为使得介电层的厚度随着离第一凹陷部的横向距离的增加而减小。如上所述，具有这种形状的介电层可以产生有益的电场特性。
此外，在一个示例性实施例中，金属层形成为通过介电层中的开口与宽带隙半导体层的第一主侧直接接触。
所述金属层可以用作用于与器件电气连接的接触电极。接触电极可以例如包括肖特基接触。有利地，通过在经图案化的介电层上形成金属层，可以同时，即在同一方法步骤中形成场板和接触电极。因此，实现了易于制造，潜在地实现了更具成本效益的制造过程。
在一个示例性实施例中，经图案化的金属层和经图案化的介电层在有源区域内暴露宽带隙半导体层的第一主侧的第三部分，并且在各向异性刻蚀的步骤中，用经图案化的金属层作为刻蚀掩模在有源区域内与第一凹陷部一起形成第二凹陷部，并且第二凹陷部填充有填充材料。
通过使用场板作为刻蚀掩模，能够同时刻蚀第一凹陷部和第二凹陷部。因此，能够更高效地制造功率半导体器件。此外，由于同时进行刻蚀，因此可以以相同的深度来制造第一凹陷部和第二凹陷部。
在一个示例性实施例中，经图案化的金属层和经图案化的介电层在有源区域内暴露宽带隙半导体层的第一主侧的第四部分。该方法还包括以下步骤：在对宽带隙半导体层的各向异性刻蚀之前，形成与宽带隙半导体层的第一主侧的第四部分直接接触的接触电极，以及在对宽带隙半导体层的各向异性刻蚀的步骤中，将接触电极与经图案化的金属层一起用作刻蚀掩模。
通过将接触电极与经图案化的金属层一起用作用于刻蚀宽带隙半导体层的刻蚀掩模，可以避免附加的处理步骤，因此有助于功率半导体器件的制造。例如，接触电极防止在刻蚀第一凹陷部期间刻蚀在有源区域内的宽带隙半导体层。因此，可以避免在有源区域内使用遮挡宽带隙半导体层的附加刻蚀掩模。
在一个示例性实施例中，形成所述场板的步骤包括：在宽带隙半导体层的第一主侧上形成介电层；在介电层上形成第一金属层；以及在第一金属层上形成第二金属层，其中，第一金属层和第二金属层由不同的金属形成；对第二金属层、第一金属层和介电层图案化，以在在各向异性刻蚀的步骤中要形成第一凹陷部的终端区域内暴露宽带隙半导体层的第一主侧的至少第一部分，其中，在各向异性刻蚀的步骤中，第一金属层和第二金属层被至少用作刻蚀掩模的部分，并且其中，在终端区域内的经图案化的第一金属层形成功率半导体器件中的场板的至少部分。
由于第一金属层和第二层由不同的金属形成，所以第一金属层可以用作用于刻蚀第二金属层的刻蚀剂的刻蚀停止层，因此可以防止其下的介电层和宽带隙半导体层被刻蚀。包括第一金属层和第二金属层的刻蚀掩模使得能够在宽带隙半导体层中形成第一凹陷部的特别良好限定的侧壁。因此，可以进一步提高功率半导体的击穿电压。
在一个示例性实施例中，对第二金属层、第一金属层和介电层图案化的步骤还包括：对第二金属层图案化，以在终端区域内暴露在宽带隙半导体层的第一主侧的第一部分的区域内的第一金属层；在有源区域内的第二金属层中形成沟槽，以暴露沟槽底部的第一金属层，用填充材料至少部分地重新填充沟槽，以及用第二金属层和填充材料作为刻蚀掩模，通过各向异性刻蚀对第一金属层和介电层图案化。此外，该方法包括以下步骤：在对第一金属层和介电层图案化的步骤之后，去除填充材料；之后，去除第二金属层的部分，在该部分内通过各向同性刻蚀分别隔开相邻沟槽的部分来形成沟槽；之后，用第二金属层作为刻蚀掩模，通过各向异性刻蚀去除有源区域内的第一金属层的部分和介电层的部分，以在有源区域内暴露宽带隙半导体层的第一主侧的第五部分；以及形成接触电极，接触电极接触宽带隙半导体层的第一主侧的第五部分。
该实施例提供了用于制造根据本发明的功率半导体器件的替代方案。
附图说明
下面将参考附图说明本发明的详细实施例，其中：
图1A示出了根据本发明的功率半导体器件的示例性第一实施例；
图1B示出了用于描述根据本发明的实施例的尺寸；
图1C示出了根据本发明的功率半导体器件的示例性第二实施例，其中介电层的厚度在远离有源区域的横向上增加；
图1D示出了根据本发明的功率半导体器件的示例性第三实施例，其中在有源区域中形成沟槽；
图2A至图2I示出了用于制造图1A中所示的根据本发明的功率半导体器件的第一实施例的第一示例性方法中的方法步骤。
图3A至图3D示出了用于制造图1B所示的根据本发明的功率半导体器件的第二实施例的第二示例性方法中的方法步骤；
图4A和图4B示出了用于制造图1C所示的根据本发明的功率半导体器件的第三实施例的第三示例性方法中的方法步骤；
图5A至5H示出了用于制造根据本发明的功率半导体器件的第四实施例的第四示例性方法中的方法步骤。
附图中使用的附图标记及其含义总结在附图标记列表中。通常，在整个说明书中相似的元件具有相同的附图标记。为了增加可见性，并未按照比例给出尺寸。然而，这并不排除它们由相同的材料构成或由多个部件整体地形成。所描述的实施例仅作为示例，并不限制本发明的范围。
具体实施方式
在下文中，详细描述根据本发明的半导体器件和制造方法的示例性实施例。功率半导体器件是例如碳化硅(SiC)肖特基二极管。
第一实施例
参照图1A和图1B，根据本发明的示例性实施例包括n型碳化硅(SiC)层1、n+型SiC衬底1’、介电层4、场板5、第一凹陷部9、背面电极10、正面电极(接触电极8)和钝化层11。
在SiC衬底1’上形成SiC层1(权利要求中的宽带隙半导体层1的示例)，SiC层1示例性地具有1017cm-3或更小的相对低的掺杂浓度，并在最终的功率半导体器件中形成漂移层。SiC衬底1’具有例如更高的的掺杂浓度(1018cm-3)或者更高，并且形成在背面电极10上。在肖特基二极管中使用的SiC层1和SiC衬底1’的适当掺杂分布在现有技术中是众所周知的。SiC层1具有第一主侧2和第二主侧3。第一主侧2和第二主侧3沿着横向延伸。第一主侧2对应于在与第二主侧3相对的一侧上穿过SiC层1的最外部的平面。SiC层1包括有源区域AR和横向围绕有源区域AR的终端区域TR。SiC层1和SiC衬底1’的材料可以是SiC的任意多型，例如4H-SiC、6H-SiC或3C-SiC。SiC层1的层厚度dSiC取决于功率半导体器件的标称阻断电压。SiC层1的层厚度dSiC定义为在垂直于第一主侧2的方向上第一主侧2和第二主侧3之间的最大距离(见图1B)。SiC层1的层厚度dSiC可以在5μm至超过100μm的范围内，并且示例性地在5μm至30μm之间的范围内，更示例性地在5μm至20μm之间的范围内。
介电层4位于SiC层1的第一主侧2与场板5之间。介电层在终端区域TR内暴露SiC层1的第一部分9。介电层9在有源区域AR内暴露SiC层1的第二部分。介电层4可以包括任何介电材料，只要此材料可以形成在SiC层1上(例如，通过沉积或生长的方式)并可以对其图案化(例如，通过干法或湿法刻蚀或者通过剥离或阴影掩模的方式)即可。介电层4可以是例如氧化物层(例如氧化硅层)，或氮化物层(例如氮化硅层)或氮氧化物层。介电层4也可以在合金或层堆叠中包括不同介电材料。介电层的厚度对电场去载有影响，可以通过场板来实现该影响。介电层4越薄，可以实现的击穿电压VBR越高。介电层的厚度可以例如小于现有技术的器件中介电层的厚度。例如，与第一凹陷部相邻的介电层4的厚度dD在0.02μm至1μm之间的范围内，示例性地在0.02μm至0.5μm之间，并且更示例性地在0.02μm至0.3μm之间，其中，介电层4的厚度dD定义为垂直于第一主侧2的线与介电层4的上表面和下表面的交点之间的距离(见图1B)。
场板5形成在介电层4上。场板5在终端区域TR内暴露SiC层1的第一部分。场板5在有源区域AR内暴露SiC层1的第三部分。示例性地，场板5由金属形成，但是也可适用其他材料，只要所述材料是导电的并可以对其图案化即可。场板5可以包括例如铝(Al)、镍(Ni)、钨(W)或铬(Cr)中的一者。场板5可以在层堆叠中包括合金或不同金属。例如，定义为场板5的上表面与场板的下表面之间的距离的场板5的厚度dFP(见图1B)在1μm至500μm之间的范围内，示例性地在1μm至100μm之间，更示例性地在1μm至20μm之间。定义为从与有源区域相邻的场板的边缘到与第一凹陷部9相邻的场板的边缘的距离的场板5的横向尺寸WFP(见图1B)在1.5μm至1500μm之间的范围内。
第一凹陷部9形成在SiC层1的终端区域TR内。第一凹陷部9从SiC层1的第一主侧2凹入并围绕有源区域AR。凹陷部形成在由场板5暴露的SiC层1的第一部分中。第一凹陷部9的临近有源区域AR的侧壁9e与场板5的周向边缘5e(外边缘)横向地对准，使得在平行于第一主侧2的平面上的正交投影中，由侧壁的上端部限定的凹陷部的边缘距离场板5的周向边缘小于1μm，示例性地小于0.5μm，示例性地小于0.2μm。因此，侧壁9e具有在第一主侧2与场板5的上表面之间的厚度(距离)，场板5的上表面是场板的与SiC层相对的一面。
终端区域TR内的第一凹陷部9形成台面边缘终端结构。例如，凹陷部的深度dR为SiC层1的层厚度dSiC的至少2％，示例性地为至少30％，更示例性地为至少50％。例如，凹陷部的横向尺寸WR为SiC层1的层厚度的至少10％，示例性地为至少50％，更示例性地为至少200％。
例如，在示例性实施例中，SiC层1的厚度dSiC为15μm；并且介电层4的厚度dD在0.2μm至0.5μm之间的范围内；场板的横向尺寸WFP在1.5μm至1500μm之间的范围内，并且第一凹陷部9的深度dR在150nm至30μm之间。当凹陷部9比SiC层1的厚度深时(dR>dSiC)，则凹陷部9在SiC衬底1’中连续。
接触电极8形成为与有源区域AR内的碳化硅层1的第一主侧2的第四部分直接接触。在此，接触电极8的接触部分8’与SiC层1形成肖特基接触。适合于肖特基接触的任何金属都可以用作材料。已知钛(Ti)或镍(Ni)是适合于与SiC肖特基接触的材料，并且例如可以用在接触部分8’中。接触电极8还可以在层堆叠中包括合金或不同金属。例如，可以在接触电极8的接触部分8’上形成附加的电极层，以形成与接触部分8’的欧姆接触。接触电极8可以与场板5的部分重叠。接触电极8可以电气连接到场板5，并且可以由相同的材料或不同的材料形成。
钝化层11可以形成在半导体器件的整个正面上。钝化层11可以进一步包括开口12，以暴露接触电极8的上侧，以使得可以从外部电气接触该接触电极8。
第二实施例
参照图1C描述根据本发明的第二实施例。由于第一实施例与第二实施例之间有许多相似之处，因此仅讨论第二实施例与第一实施例的不同之处。其余特征与第一实施例中的相同，并且参照上述参考图1A至1B所讨论的第一实施例，对第二实施例进行解释。与第一实施例相反，介电层4形成为使得介电层4的厚度dD随着与有源区域AR的横向距离的增加而增加。厚度dD可以从第一值增加到第二值。厚度可以从第一值连续地增加到第二值。连接第一值和第二值的直线与平行于第一主侧的平面之间的角度可以在0.1°至90°的范围内，示例性地在1°至10°之间，更示例性地在1°至5°之间。第一值可以是0或更大的值，第二值大于第一值，例如大于0.05μm，或大于0.1μm或大于0.5μm。临近有源区域AR的介电层4的较小的厚度dD增大了场板对碳化硅层1中的电荷的影响，因此更有效地减小了有源区域AR内的电场强度。在场板5的周向边缘5e下方的介电层4的较大的厚度dD为防止由于电介质故障而引起的电压击穿提供了更好的保护。
第三实施例
参照图1D描述根据本发明的第三实施例。由于第一实施例与第三实施例之间有许多相似之处，因此仅讨论第三实施例与第一实施例的不同之处。其余特征与第一实施例中的相同，并且参照上述参考图1A至1B所讨论的第一实施例，对第三实施例进行解释。第三实施例与第一实施例的不同之处在于，SiC层1的有源区域AR还包括至少一个第二凹陷部14，该第二凹陷部的深度与终端区域TR内的第一凹陷部9的深度相同。至少一个第二凹陷部14填充有某种填充材料，例如绝缘材料，例如介电材料或氧化物。这种配置可能会对泄漏电流产生积极影响。第三实施例也可以具有如第二实施例所示的厚度增加的介电层4。
第一实施例的制造方法
在下文中，参照图2A至2I说明根据本发明的第一实施例(图1A)的功率半导体器件的制造方法。关于第一实施例讨论的要点对于以下内容是有效的，并使说明书完整。
在图2A所示的第一方法步骤中，提供n型碳化硅(SiC)衬底1’和形成漂移区的低掺杂SiC层1。例如通过外延形成SiC层。SiC层1具有如图2A所示的沿着横向延伸的第一主侧2和第二主侧3。SiC层1包括有源区域AR和横向围绕有源区域AR的终端区域TR。
如图2B所示，在下一步骤中在SiC层1的第一主侧2上形成介电层4。介电层4覆盖整个有源区域AR和整个终端区域TR。介电层4与SiC层1直接接触。
接下来，如图2C所示，在介电层4上形成金属层7。金属层7覆盖整个有源区域AR和整个终端区域TR。金属层7形成为与介电层4直接接触。优选地，用于形成金属层7的金属难以被用于SiC刻蚀的刻蚀剂刻蚀。换句话说，用于形成金属层7的金属优选地在后述的刻蚀过程中比SiC腐蚀得少。例如，金属层7可以包括关于第一实施例讨论的场板材料中的一种，并且可以具有相同的厚度。
在下一步骤中，对金属层7图案化。为此，如图2D所示，在金属层7上形成刻蚀掩模6。刻蚀掩模6形成为使得其暴露覆盖终端区域TR的金属层7的至少部分(权利要求中的第一部分的示例)。刻蚀掩模6还可以暴露金属层7的覆盖有源区域AR的部分。刻蚀掩模6可以是光致抗蚀剂掩模或类似物。
通过各向异性刻蚀去除由刻蚀掩模6暴露的金属层7的部分。以这种方式，形成了场板5。在此，在终端区域TR内去除金属层7的部分和电介质层4的部分，并且在有源区域AR内去除介电层4和金属层7的部分。由于各向异性刻蚀，场板5(经图案化的金属层7)的边缘与经图案化的介电层4的边缘对准。特别地，经图案化的介电层4的周向边缘4e与场板5(经图案化的金属层7)的周向边缘5e横向地对准。各向异性刻蚀可以例如通过使用基于氯(Cl)的刻蚀气体的反应离子刻蚀(RIE)来进行。刻蚀掩模6可以在刻蚀过程中被消耗或者在之后被去除。各向异性刻蚀步骤之后的所得结构如图2E所示。
接下来，形成接触电极8(例如，通过生长或沉积)，使其与有源区域AR内的碳化硅层1的第一主侧2的部分(权利要求中的第四部分的示例)直接接触。在此，接触电极8的接触部分8’与SiC层1形成肖特基接触。可以在接触部分8’上形成附加的电极层(未示出)以形成与接触部分8’的欧姆接触。
接下来，如图2G所示，通过各向异性刻蚀在终端区域TR内的SiC层1中形成第一凹陷部9。其中，对场板5(经图案化的金属层7)的金属图案化和接触电极8的金属，特别是接触电极8的上侧的金属(即背离第一主侧2的部分)进行选择性的各向异性刻蚀。换句话说，场板5和接触电极8(特别是接触电极8的上侧)至少用作防止(减慢)其下方(刻蚀方向的下游)的材料的刻蚀的刻蚀掩模的部分。各向异性刻蚀例如可以使用基于氟(F)的刻蚀气体通过RIE进行。第一凹陷部9形成在由场板5和接触电极8暴露出的区域(权利要求中的第一部分的示例)中。因此，第一凹陷部9仅形成在终端区域TR内的凹陷部区域RR中。尽管在场板5中有开口，但在有源区域AR中没有形成第一凹陷部，因为在有源区域AR内，接触电极8覆盖了SiC层1。因此，可以避免提供用于防止有源区域AR内的SiC层的刻蚀的刻蚀掩模的额外制造步骤。
在SiC的各向异性刻蚀步骤中，在腐蚀剂对它们没有完全选择性的情况下，可能部分去除(未示出)接触电极8和场板5(均为刻蚀掩模的部分)的上部(即背离第一主侧2的部分)刻蚀。然而，由于刻蚀过程的各向异性，在形成第一凹陷部9时，在刻蚀过程期间刻蚀掩模(即，场板5)的横向尺寸没有改变，仅接触电极8和场板5的厚度减小了。因此，通过使用场板5作为刻蚀掩模的部分的各向异性刻蚀，可以高精度地形成SiC层1的深刻蚀，使得第一凹陷部9的侧壁9e与场板的边缘对准。示例性地，第一凹陷部9的临近有源区域的侧壁9e与场板5的周向边缘5e横向地对准，使得在平行于第一主侧2的平面上的正交投影中，由侧壁9e的上端部限定的第一凹陷部的边缘9e距离场板5的周向边缘5e小于1μm，示例性地小于0.5μm，示例性地小于0.2μm。终端区域TR内的第一凹陷部9在最终的功率半导体器件中形成台面终端结构。第一凹陷部9围绕有源区域AR并且具有例如关于第一实施例所讨论的尺寸。
另外，可以在第二主侧3上形成背面电极层10。此外，可以在器件的整个正面上形成钝化层11，以获得如图2H所示的结构。最后，如图2I所示，可以在钝化层11中形成开口12，以暴露接触电极8的上侧，以使得可以从外部电气接触该接触电极8。
在该方法的变型中，可以在该方法的较早步骤或该方法的较晚步骤中形成背面电极10。相应地，可以在该方法的较早或较晚步骤中对介电层4图案化。例如，代替如图2E所示的对介电层4与金属层7一起图案化，可以在对SiC层1进行各向异性刻蚀的步骤中对介电层4图案化。然后，仅将场板5(经图案化的金属层7)用作刻蚀掩模，并且在对SiC层1进行各向异性刻蚀之后形成接触电极8。如图2H所示，可以在已经形成接触电极8之后形成钝化层11。然而，也可以在形成钝化层11之后形成接触电极8。然后，在钝化层11中形成开口12以在有源区域AR内暴露SiC层1以接触接触电极8。
第二实施例的制造方法
接下来，参照图3A至3D说明根据本发明第二实施例的功率半导体器件的制造方法，在图2B所示的方法步骤之后开始图3A至3D所示的步骤。由于用于制造第一实施例的方法与用于制造第二实施例的方法之间有许多相似之处，因此仅讨论方法的不同之处。其余特征与制造第一实施例的方法中的相同，并且参照上述讨论，对第二实施例进行解释。
用于制造第二实施例的制造方法与上述方法的不同之处在于，在介电层4上形成金属层7之前，对SiC层1的第一主侧2上的介电层4(见图2B)图案化(见图3A)。该方法提供了可以以各种配置形成介电层4的优点。例如，介电层4可以形成为具有开口，该开口在有源区域AR内暴露SiC层的部分(权利要求中的第二部分的示例)，和/或形成为使得介电层4的厚度随着距有源区域AR的横向距离的增加而增加。
在下一步骤中，如图3B所示，在经图案化的介电层4上形成金属层7。在有源区域中，在经图案化的介电层4暴露SiC层1的第一主侧2的区域(作为权利要求中的第二部分的示例)，金属层7接触SiC层1。因此，如以上参考图2F所述，金属层7形成与SiC层1的第一主侧2的部分直接接触的接触电极8。在介电层4插入的金属层7和SiC层1之间的终端区域TR内，金属层7形成场板5。这样，一体地形成场板5和金属接触7。
接下来(见图3C)，如以上参考图2D所述，将场板5图案化成适当的尺寸，并形成用于对SiC层1进行各向异性刻蚀的刻蚀掩模。在这里示出的示例中，仅对场板5图案化。然而，可替代地，如以上参考图2E所述，在该步骤中可以对场板5和介电层4的部分图案化。此后，如上文参考图2G所描述的，通过各向异性刻蚀来刻蚀被刻蚀掩模(即场板5)暴露的区域(作为权利要求中的第一部分的示例)，以在SiC层1的终端区域TR内的凹陷区域RR中形成第一凹陷部9(见图3D)。在此，被刻蚀掩模(场板5)暴露的SiC层1的区域(作为权利要求的第一部分的例子)被介电层4的部分覆盖。因此，在该刻蚀步骤中，去除了介电层4的部分和SiC层1的部分。然而，在该方法的变型中，在刻蚀掩模(即场板5)暴露的区域内，覆盖SiC层1的介电层4的部分可能早已被去除，使得刻蚀掩模(即场板5)直接暴露将要形成第一凹陷部9的SiC层1的区域(权利要求中的第一部分的示例)。
最后，如第一实施例，可以添加背面电极10以及钝化层11(在图3A-3D中未示出)。
第三实施例的制造方法
参照图4A至4B说明根据本发明第三实施例的制造方法，在图3B所示的方法步骤之后开始图4A至4B所示的步骤。其中，在以上参照图2E描述的对金属层7图案化的步骤中，对金属层7图案化，使得其还在有源区域AR内暴露SiC层1的至少部分(权利要求中的第三部分的示例)(见图4A)。在相同的处理步骤中，去除介电层4的在终端区域TR中被金属层7暴露的部分。例如，可以对金属层7图案化，使得其包括多个槽13，这些槽暴露有源区域AR内的SiC层1的多个区域。多个槽13中的每个槽可以具有相同的横截面。然而，多个槽的横截面也可以变化。例如，槽13可以具有圆形横截面或多边形横截面。槽13的直径可以例如在0.5μm和2μm之间变化。槽13可以规则地分布。替代地，槽13可以不规则地分布。如图4B所示，在各向异性刻蚀SiC层1的步骤中，通过使用暴露在有源区域内的SiC层1的至少部分的经图案化的金属层7作为刻蚀掩模，从而在终端区域TR内形成第一第一凹陷部9时一起在有源区域AR内形成至少一个第二凹陷部14。当经图案化的金属层7包括多个槽13时，则在有源区域AR内的SiC层1中形成多个沟槽14。由于在同一刻蚀步骤中同时形成有源区域AR内的至少一个第二凹陷部14和终端区域TR内的第一凹陷部9，因此它们经历相同的刻蚀持续时间。因此，当SiC层1被刻蚀掩模(场板5)直接暴露或被相同量的材料(例如，介电材料)覆盖时，则有源区域AR内的至少一个第二凹陷部14和终端区域TR内的第一凹陷部9具有相同的深度，并且它们的侧壁彼此平行。在该步骤之后，例如，将至少一个第二凹陷部14填充一些填充材料(未示出)，例如绝缘材料(诸如介电材料或氧化物)。此外，金属层7中的至少一个槽13可以填充有填充材料(未示出)。填充材料可以是与用于填充至少一个第二凹陷部14的填充材料相同的填充材料，或者可以是不同的填充材料，例如金属层7的金属。替代地，如参考图2F所述，可以例如通过刻蚀去除与SiC层的有源区域AR重合的金属层7的中心部分，以在有源区域(未示出)内暴露SiC层1，并且可以形成接触电极8。最后，如上文参考图2H和2G所述，可以添加背面电极10和/或钝化层11。
替代的制造方法
参照图5A至5H说明根据本发明实施例之一的另一方法。由于与上述方法的许多相似之处，因此仅讨论方法的不同之处。其余特征与之前说明的相同，并且参照上述说明对其进行解释。
如图5A所示，如针对第一方法所述，在碳化硅层1的第一主侧上形成介电层4。在介电层上形成第一金属层7，并在第一金属层7上形成第二金属层15。第一金属层7和第二金属层15由不同的金属形成，使得在刻蚀第二金属层15时，第一金属层7用作刻蚀停止层。第一金属层7和第二金属层15可以示例性地包括在描述第一实施例时的上述的场板材料中的一者。优选地，与第二金属相比，第一金属层7对用于刻蚀SiC层1的刻蚀剂具有更大的抗刻蚀性。第一金属层7可以例如比第二金属层15更薄。接下来，如图5B所示，例如根据参照图2D描述的用于制造第一实施例的方法，对第二金属层15图案化，从而在有源区域AR内的第二金属层15中形成沟槽16，以在沟槽的底部暴露第一金属层7，并且使得在要形成第一凹陷部9的终端区域TR内，在与SiC层1的第一部分重合的区域中暴露第一金属层7。之后，如图5C所示，第二金属层15中的沟槽16至少部分地由填充材料17填充。例如，填充材料17可以是氧化物或抗蚀剂。之后，如图5D所示，使用第二金属层15和填充材料17作为刻蚀掩模，通过各向异性刻蚀对第一金属层7和介电层4图案化，以在将要形成第一凹陷部9(即台面型终端)的终端区域TR内暴露SiC层1的第一主侧2的至少部分。沟槽的侧壁(即，第二金属层15的分隔相邻沟槽16的部分)以及填充在沟槽16内部的填充材料17一起提供了足够的抗刻蚀性，以防止刻蚀位于其下方的第一金属层7和介电层4。接下来，如图5E所示，用第一金属层7和第二金属层15至少作为刻蚀掩模的部分，通过各向异性刻蚀在SiC层1的终端区域内形成第一凹陷部9。在该刻蚀过程期间，可以消耗沟槽17中的填充材料16，替代地，可以在对SiC层1进行各向异性刻蚀的步骤之前或之后去除填充材料16。接下来，如图5F所示，通过各向同性刻蚀分别隔开相邻沟槽(即侧壁)的部分，去除在其中形成沟槽16的第二金属层15的部分。在该步骤中使用的刻蚀剂对第一金属层7的金属是选择性的，即在该刻蚀步骤中第一金属层7没有或几乎没有被消耗。此后，如图5G所示，通过使用第二金属层15作为刻蚀掩模17的各向异性刻蚀在有源区域AR内去除第一金属层7的部分和介电层4的部分，以在有源区域AR内暴露碳化硅层1的第一主侧2的部分。在该步骤中，可以消耗第二金属层7的上部。然而，如关于第一实施例的制造方法所阐述的，由于各向异性刻蚀，这将仅影响第二金属层15的厚度而不影响其横向尺寸。第二金属层15也可以被完全消耗。在介电层4上方的第二金属层15和第一金属层7的剩余部分形成场板5。此后，如图5H所示，如参照图2F说明第一实施例的制造方法所阐述的，形成接触电极8(例如通过生长或沉积)，该接触电极8与有源区域(AR)内的碳化硅层1的第一主侧的部分(权利要求中的第四部分的示例)直接接触。最后，添加钝化层11和背面电极10(未示出)。替代地，如之前所阐释的，钝化层11和/或背面电极10可以在较早的步骤中形成。
在该方法的变型中，在去除沟槽16的步骤之后执行对SiC层1的各向异性刻蚀的步骤。
变型
对于本领域技术人员很清楚，在不脱离由所附权利要求限定的本发明的构思的情况下，可以对上述实施例进行修改。特别地，可以组合不同实施例的特征。
在以上实施例中，所制造的功率半导体器件是SiC肖特基二极管。但是，功率半导体器件可以是需要边缘终端的任何其他功率半导体器件，例如JBS整流器、JFET或pn二极管。
在上述实施例中，功率半导体器件包括碳化硅(SiC)层1。SiC层1是权利要求中的宽带隙半导体层1的示例。替代地，宽带隙半导体层1可以包括本领域已知的其他宽带隙半导体材料。例如，除了SiC层1，宽带隙半导体层1可以是例如氮化镓(GaN)层或氧化镓(Ga2O3)层。宽带隙半导体层1还可以是例如氧化锌(ZnO)层、氮化硼层(BN)、氮化铝层(AlN)或金刚石(C)层。
在上述实施例中，SiC层1被提供为SiC衬底1’上的层。然而，SiC衬底1’也可以由本领域已知的不同衬底材料形成。例如，SiC衬底1’可以是氮化镓(GaN)衬底或氧化镓(Ga2O3)衬底。另外，宽带隙半导体层1可以被提供为不具有衬底1’的单独的层或晶圆。
在所有实施例的附图中，凹陷部9、凹陷部14的侧壁与第一主侧2形成的角度被示出为90°，但是它也可以稍小也可以稍大。示例性地，由凹陷部9、凹陷部14的侧壁和第一主侧2形成的角度可以在60°至120°之间的范围内变化，示例性地在70°至110°之间，更示例性地在80°至100°之间。
用特定的传导性类型解释了以上实施例。上述实施例中的半导体层的传导性类型可以切换，从而被描述为p型层的所有层将为n型层，被描述为n型层的所有层将为p型层。
应当注意，术语“包括”不排除其他元件或步骤，并且不定冠词“一”或“一个”不排除复数。同样，可以组合结合不同实施例描述的元件。
附图标记列表
1.宽带隙半导体层(例如SiC层)
1’.衬底(例如SiC衬底)
2.第一主侧
3.第二主侧
4.介电层
4e.介电层的周向边缘
5.场板
5e.场板的周向边缘
6.刻蚀掩模
7.(第一)金属层
7e.(第一)金属层的周向边缘
8.接触电极
8’.接触部分
9.第一凹陷部(台面终端结构)
9e.第一凹陷部的侧壁
10.背面电极
11.钝化层
12.开口
13.槽
14.沟槽
15.第二金属层
15e.第二金属层的周向边缘
16.沟槽
17.填充材料
AR.有源区域
RR 凹陷区域
TR 终端区域
dR.凹陷部的深度
dSiC.宽带隙半导体层1(例如SiC层1)的层厚度
dD.介电层4的层厚度
WR.第一凹陷部9的横向尺寸
WFP.场板的横向尺寸

Claims (18)

1.一种功率半导体器件，所述功率半导体器件包括：
宽带隙半导体层(1)，所述宽带隙半导体层(1)具有第一主侧(2)以及与所述第一主侧(2)相对的第二主侧(3)，其中，所述第一主侧(2)和所述第二主侧(3)沿着横向延伸，并且其中，所述宽带隙半导体层(1)包括有源区域(AR)和终端区域(TR)，所述终端区域(TR)横向地围绕所述有源区域(AR)，其中，所述宽带隙半导体层(1)具有第一凹陷部(9)，所述第一凹陷部(9)在所述终端区域(TR)内从所述第一主侧(2)凹陷，所述第一凹陷部(9)围绕所述有源区域(AR)；
场板(5)，所述场板在所述宽带隙半导体层(1)的所述第一主侧(2)上，所述场板(5)在所述终端区域(TR)内暴露所述宽带隙半导体层(1)的第一部分；
所述第一凹陷部(9)的临近所述有源区域(AR)的侧壁(9e)与所述场板(5)的周向边缘(5e)横向地对准，使得在平行于所述第一主侧(2)的平面上的正交投影中，由所述侧壁的上端部限定的所述第一凹陷部的边缘距离所述场板(5)的所述周向边缘小于1μm，
其特征在于
所述宽带隙半导体层(1)在所述有源区域(AR)内具有第二凹陷部(14)，所述第二凹陷部从所述宽带隙半导体层(1)的所述第一主侧(2)凹陷，
所述第二凹陷部(14)的深度与所述第一凹陷部(9)的深度相同，并且
所述第二凹陷部(14)填充有填充材料，其中，所述填充材料是绝缘材料。
2.根据权利要求1所述的功率半导体器件，其特征在于，所述第一凹陷部(9)的临近所述有源区域(AR)的侧壁(9e)与所述场板(5)的周向边缘(5e)横向地对准，使得在平行于所述第一主侧(2)的平面上的正交投影中，由所述侧壁的上端部限定的所述第一凹陷部的边缘距离所述场板(5)的所述周向边缘小于0.5μm。
3.根据权利要求1所述的功率半导体器件，其特征在于，所述第一凹陷部(9)的临近所述有源区域(AR)的侧壁(9e)与所述场板(5)的周向边缘(5e)横向地对准，使得在平行于所述第一主侧(2)的平面上的正交投影中，由所述侧壁的上端部限定的所述第一凹陷部的边缘距离所述场板(5)的所述周向边缘小于0.2μm。
4.根据权利要求1所述的功率半导体器件，所述功率半导体器件还包括介电层(4)，所述介电层插入在所述场板(5)和所述宽带隙半导体层(1)之间，以将所述场板(5)从所述宽带隙半导体层(1)分离。
5.根据权利要求2所述的功率半导体器件，所述功率半导体器件还包括介电层(4)，所述介电层插入在所述场板(5)和所述宽带隙半导体层(1)之间，以将所述场板(5)从所述宽带隙半导体层(1)分离，其中，所述介电层(4)垂直于横向的厚度随着距离所述第一凹陷部(9)的横向距离的增加而减小。
6.根据权利要求2或3所述的功率半导体器件，所述功率半导体器件还包括介电层(4)，所述介电层插入在所述场板(5)和所述宽带隙半导体层(1)之间，以将所述场板(5)从所述宽带隙半导体层(1)分离，其中，所述介电层(4)临近所述第一凹陷部(9)的厚度在0.02μm至1μm之间的范围内，或者在0.02μm至0.5μm之间的范围内，或者在0.02μm至0.3μm之间的范围内。
7.根据权利要求1至5中的任一项所述的功率半导体器件，其中，所述场板(5)包括铝、镍、钨和铬中的至少一者。
8.根据权利要求1至5中的任一项所述的功率半导体器件，其中，所述第一凹陷部(9)的深度为至少4μm，或者为至少6μm。
9.根据权利要求1至5中的任一项所述的功率半导体器件，其中，所述宽带隙半导体层(1)包括碳化硅、氮化镓和氧化镓中的一者。
10.一种用于制造功率半导体器件的方法，所述方法包括以下步骤：
提供宽带隙半导体层(1)，所述宽带隙半导体层具有第一主侧(2)以及与所述第一主侧(2)相对的第二主侧(3)，其中，所述第一主侧和所述第二主侧(3)沿着横向延伸，并且其中，所述宽带隙半导体层(1)包括有源区域(AR)和终端区域(TR)，所述终端区域(TR)横向地围绕所述有源区域(AR)；
在所述宽带隙半导体层(1)的所述第一主侧(2)上形成场板(5)，所述场板(5)在所述终端区域(TR)内暴露所述宽带隙半导体层(1)的所述第一主侧(2)的第一部分；以及
对宽带隙半导体层(1)的区域进行各向异性刻蚀，在所述区域中，所述场板(5)在所述终端区域(TR)内暴露所述宽带隙半导体层(1)的所述第一主侧(2)的所述第一部分，以在所述终端区域(TR)内在所述宽带隙半导体层(1)中形成第一凹陷部(9)，所述第一凹陷部(9)围绕所述有源区域(AR)，并且，所述第一凹陷部(9)的临近所述有源区域(AR)的侧壁(9e)与所述场板(5)的周向边缘(5e)横向地对准，使得在平行于所述第一主侧(2)的平面上的正交投影中，由所述侧壁的上端部限定的所述第一凹陷部的边缘距离所述场板(5)的周向边缘小于1μm，
其特征在于，形成所述场板(5)的步骤包括：
在所述宽带隙半导体层(1)的所述第一主侧(2)上形成介电层(4)；
在所述介电层(4)上形成第一金属层(7)；以及
对所述第一金属层(7)和所述介电层(4)图案化，以在所述终端区域(TR)内在各向异性刻蚀的步骤中要形成所述第一凹陷部(9)处暴露所述宽带隙半导体层(1)的所述第一主侧(2)的至少所述第一部分，
其中，在各向异性刻蚀的步骤中，经图案化的第一金属层(7)被至少用作刻蚀掩模的一部分，以及
其中，在所述终端区域(TR)内经图案化的第一金属层(7)在所述功率半导体器件中形成所述场板(5)。
11.根据权利要求10所述的方法，所述第一凹陷部(9)的临近所述有源区域(AR)的侧壁(9e)与所述场板(5)的周向边缘(5e)横向地对准，使得在平行于所述第一主侧(2)的平面上的正交投影中，由所述侧壁的上端部限定的所述第一凹陷部的边缘距离所述场板(5)的周向边缘小于0.5μm。
12.根据权利要求10所述的方法，所述第一凹陷部(9)的临近所述有源区域(AR)的侧壁(9e)与所述场板(5)的周向边缘(5e)横向地对准，使得在平行于所述第一主侧(2)的平面上的正交投影中，由所述侧壁的上端部限定的所述第一凹陷部的边缘距离所述场板(5)的周向边缘小于0.2μm。
13.根据权利要求10所述的方法，其中，在形成所述第一金属层(7)的步骤之前，对所述介电层(4)图案化，以在所述介电层(4)中形成开口，所述开口在所述有源区域(AR)内暴露所述宽带隙半导体层(1)的所述第一主侧(2)的至少第二部分。
14.根据权利要求10至13中任一项所述的方法，其中，
经图案化的第一金属层(7)和经图案化的介电层(4)在所述有源区域(AR)内暴露所述宽带隙半导体层(1)的所述第一主侧(2)的第三部分，
在各向异性刻蚀的步骤中，用经图案化的第一金属层(7)作为所述刻蚀掩模与所述第一凹陷部(9)一起在所述有源区域(AR)内形成第二凹陷部(14)，并且
所述第二凹陷部(14)填充有填充材料。
15.根据权利要求10至13中任一项所述的方法，其中，
经图案化的第一金属层(7)和经图案化的介电层(4)在所述有源区域(AR)内暴露所述宽带隙半导体层(1)的所述第一主侧(2)的第四部分，
所述方法还包括以下步骤：在对所述宽带隙半导体层(1)的所述各向异性刻蚀之前，形成与所述宽带隙半导体层(1)的所述第一主侧(2)的所述第四部分直接接触的接触电极(8)，以及
在对所述宽带隙半导体层(1)的各向异性刻蚀的步骤中，将所述接触电极(8)与经图案化的第一金属层(7)一起用作所述刻蚀掩模。
16.根据权利要求13所述的方法，其中，所述第一金属层(7)形成为通过所述介电层(4)中的所述开口与所述宽带隙半导体层(1)的所述第一主侧(2)直接接触。
17.根据权利要求10所述的方法，其中，形成所述场板(5)的步骤包括：
在所述第一金属层(7)上形成第二金属层(15)，其中，所述第一金属层(7)和所述第二金属层(15)由不同的金属形成；
对所述第二金属层(15)图案化，以在所述终端区域(TR)内在各向异性刻蚀的步骤中要形成所述第一凹陷部(9)处暴露所述宽带隙半导体层(1)的所述第一主侧(2)的至少所述第一部分，
其中，在各向异性刻蚀的所述步骤中，所述第二金属层(7，15)被至少用作所述刻蚀掩模的一部分。
18.根据权利要求17所述的方法，其中，对所述第二金属层(15)、所述第一金属层(7)和所述介电层(4)图案化包括：
对所述第二金属层(15)图案化，以在所述终端区域(TR)内暴露在所述宽带隙半导体层(1)的所述第一主侧(2)的所述第一部分的区域内的所述第一金属层(7)；
在所述有源区域(AR)内的所述第二金属层(15)中形成沟槽(16)，以暴露所述沟槽(16)底部的所述第一金属层(7)，
用填充材料(17)至少部分地重新填充所述沟槽(16)，以及
用所述第二金属层(15)和所述填充材料(17)作为所述刻蚀掩模，通过各向异性刻蚀对所述第一金属层(7)和所述介电层(4)图案化，
所述方法还包括以下步骤：
在对所述第一金属层(7)和所述介电层(4)图案化的步骤之后，去除所述填充材料(17)；
之后，去除所述第二金属层(15)的一部分，在所述一部分内通过各向同性刻蚀分别隔开相邻沟槽的部分来形成所述沟槽(16)；
之后，用所述第二金属层(15)作为刻蚀掩模，通过各向异性刻蚀去除所述有源区域(AR)内的所述第一金属层(7)的部分和所述介电层(4)的部分，以在所述有源区域(AR)内暴露所述宽带隙半导体层(1)的所述第一主侧(2)的第五部分；以及
形成接触电极(8)，所述接触电极接触所述宽带隙半导体层(1)的所述第一主侧(2)的所述第五部分。
CN201980017492.6A 2018-03-06 2019-03-05 功率半导体器件及其制造方法 Active CN111837241B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP18160331 2018-03-06
EP18160331.7 2018-03-06
PCT/EP2019/055376 WO2019170631A1 (en) 2018-03-06 2019-03-05 High power semiconductor device with self-aligned field plate and mesa termination structure and method for manufacturing the same

Publications (2)

Publication Number Publication Date
CN111837241A CN111837241A (zh) 2020-10-27
CN111837241B true CN111837241B (zh) 2023-03-28

Family

ID=61581051

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980017492.6A Active CN111837241B (zh) 2018-03-06 2019-03-05 功率半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US11888037B2 (zh)
EP (1) EP3762968A1 (zh)
JP (1) JP7292295B2 (zh)
CN (1) CN111837241B (zh)
WO (1) WO2019170631A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019131238A1 (de) * 2018-12-06 2020-06-10 Infineon Technologies Ag Passivierungsstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
CN113555443A (zh) * 2021-07-06 2021-10-26 浙江芯国半导体有限公司 一种pin肖特基二极管的氧化镓mosfet及制备方法
CN115411095B (zh) * 2022-11-02 2023-03-24 天津赛米卡尔科技有限公司 具有介电调控混合场板终端的sbd结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102074587A (zh) * 2009-10-30 2011-05-25 万国半导体股份有限公司 带有改良型终止结构的氮化镓半导体器件
CN104685632A (zh) * 2012-11-29 2015-06-03 住友电气工业株式会社 碳化硅半导体器件及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612232A (en) 1996-03-29 1997-03-18 Motorola Method of fabricating semiconductor devices and the devices
FR2844099B1 (fr) * 2002-09-03 2005-09-02 Commissariat Energie Atomique Dispositif semiconducteur de puissance quasi-vertical sur substrat composite
US7078780B2 (en) 2004-04-19 2006-07-18 Shye-Lin Wu Schottky barrier diode and method of making the same
US7238560B2 (en) * 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
US9419092B2 (en) * 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
US8026568B2 (en) 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
JP2009076866A (ja) * 2007-08-31 2009-04-09 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
US20110198689A1 (en) * 2010-02-17 2011-08-18 Suku Kim Semiconductor devices containing trench mosfets with superjunctions
US9142316B2 (en) * 2013-09-04 2015-09-22 Globalfoundries Inc. Embedded selector-less one-time programmable non-volatile memory
US9318593B2 (en) * 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
DE102014115072B4 (de) * 2014-10-16 2021-02-18 Infineon Technologies Ag Halbleitervorrichtung und verfahren zur ausbildung einer halbleitervorrichtung
CN107004705B (zh) * 2014-11-14 2021-03-16 香港科技大学 具有片上集成光子源或光子欧姆漏极以促进被俘获于晶体管的深陷阱中的电子脱陷的晶体管
JP6185504B2 (ja) 2015-03-24 2017-08-23 京セラ株式会社 半導体装置
US10388564B2 (en) * 2016-01-12 2019-08-20 Micron Technology, Inc. Method for fabricating a memory device having two contacts
US9806084B1 (en) * 2016-06-06 2017-10-31 International Business Machines Corporation Anti-fuse with reduced programming voltage
US9887282B1 (en) * 2016-09-27 2018-02-06 International Business Machines Corporation Metal semiconductor field effect transistor with carbon nanotube gate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102074587A (zh) * 2009-10-30 2011-05-25 万国半导体股份有限公司 带有改良型终止结构的氮化镓半导体器件
CN104685632A (zh) * 2012-11-29 2015-06-03 住友电气工业株式会社 碳化硅半导体器件及其制造方法

Also Published As

Publication number Publication date
EP3762968A1 (en) 2021-01-13
JP2021517355A (ja) 2021-07-15
US11888037B2 (en) 2024-01-30
WO2019170631A1 (en) 2019-09-12
CN111837241A (zh) 2020-10-27
US20210020753A1 (en) 2021-01-21
JP7292295B2 (ja) 2023-06-16

Similar Documents

Publication Publication Date Title
US9059284B2 (en) Semiconductor device
EP0912999B1 (en) SiC SEMICONDUCTOR DEVICE COMPRISING A pn JUNCTION WITH A VOLTAGE ABSORBING EDGE
EP0965146B1 (en) JUNCTION TERMINATION FOR SiC SCHOTTKY DIODE
CN106531813B (zh) 半导体装置
CN111837241B (zh) 功率半导体器件及其制造方法
CN110352498B (zh) 沟槽mos型肖特基二极管
US8766279B1 (en) SiC-based trench-type schottky device
US8372738B2 (en) Method for manufacturing a gallium nitride based semiconductor device with improved termination scheme
CN108475701B (zh) 面积高效的浮置场环终端
EP3712962B1 (en) Semiconductor mps diode with reduced current-crowding effect and manufacturing method thereof
US20080258152A1 (en) SiC semiconductor device having outer periphery structure
US11217707B2 (en) Schottky device and method of manufacturing the same
JP2016208016A (ja) 半導体素子およびその製造方法
US20240170583A1 (en) Method of manufacturing wide-band gap semiconductor device
EP3940792A1 (en) Wide band gap semiconductor electronic device comprising a jbs diode having improved electrical characteristics and manufacturing method thereof
CN114220870A (zh) 全方位肖特基接触的沟槽型半导体器件及其制造方法
US10170563B2 (en) Gallium nitride semiconductor device with improved termination scheme
CN112201698B (zh) 肖特基二极管及其制作方法
CN213184303U (zh) 肖特基二极管
EP3416184A1 (en) High power semiconductor device with mesa termination structure and method for manufacturing the same
JP7505892B2 (ja) 半導体装置及び半導体装置の製造方法
US20240105859A1 (en) Schottky barrier diode
CN117790583A (zh) 碳化硅半导体装置
JP2024066257A (ja) 半導体装置及びその製造方法
CN116936643A (zh) 合并PiN肖特基(MPS)二极管与其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Swiss Baden

Applicant after: Hitachi energy Switzerland AG

Address before: Swiss Baden

Applicant before: ABB grid Switzerland AG

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240124

Address after: Zurich, SUI

Patentee after: Hitachi Energy Co.,Ltd.

Country or region after: Switzerland

Address before: Swiss Baden

Patentee before: Hitachi energy Switzerland AG

Country or region before: Switzerland