JP2606805B2 - エミツタ‐ベース複合体の製法 - Google Patents
エミツタ‐ベース複合体の製法Info
- Publication number
- JP2606805B2 JP2606805B2 JP63265236A JP26523688A JP2606805B2 JP 2606805 B2 JP2606805 B2 JP 2606805B2 JP 63265236 A JP63265236 A JP 63265236A JP 26523688 A JP26523688 A JP 26523688A JP 2606805 B2 JP2606805 B2 JP 2606805B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- component
- emitter
- metallization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000002131 composite material Substances 0.000 title claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 50
- 238000001465 metallisation Methods 0.000 claims description 48
- 229910052751 metal Inorganic materials 0.000 claims description 41
- 239000002184 metal Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 35
- 238000002161 passivation Methods 0.000 claims description 20
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 10
- 238000002513 implantation Methods 0.000 claims description 10
- 238000005260 corrosion Methods 0.000 claims description 9
- 230000007797 corrosion Effects 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 125000006850 spacer group Chemical group 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 239000007943 implant Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 238000005275 alloying Methods 0.000 claims 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 238000010438 heat treatment Methods 0.000 claims 2
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 239000000956 alloy Substances 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 238000011084 recovery Methods 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- KWLSQQRRSAWBOQ-UHFFFAOYSA-N dipotassioarsanylpotassium Chemical compound [K][As]([K])[K] KWLSQQRRSAWBOQ-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/011—Bipolar transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/951—Lift-off
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 ヘテロバイポーラ・トランジスタを製造する場合、一
般にはまずエミッタ−ベース複合体を製造する。このた
めに基板に種々の異なってドープされた半導体材料から
なる成層を施す。一般にこれらの層の最上層はエミッタ
の導電形にドープされており、相応する接触部を備えて
いる。ベースを形成するためにドープされた半導体層は
若干深いところにあり、また接触化のために露出されて
いなければならない。これは例えばその上に存在する逆
ドープされた層を局部的にエッチング及び再ドープする
ことにより行うことができる。この種のエミッタ−ベー
ス複合体の電気的特性を最適化するには、ベースとエミ
ッタとの間の距離を該領域を短絡することなしに、でき
るだけ小さく保つことが必要である。幾何学的寸法が極
めて小さいことから、最近ではヘテロバイポーラ・トラ
ンジスタに関して種々の自己調整可能の製造方法が提案
される。
般にはまずエミッタ−ベース複合体を製造する。このた
めに基板に種々の異なってドープされた半導体材料から
なる成層を施す。一般にこれらの層の最上層はエミッタ
の導電形にドープされており、相応する接触部を備えて
いる。ベースを形成するためにドープされた半導体層は
若干深いところにあり、また接触化のために露出されて
いなければならない。これは例えばその上に存在する逆
ドープされた層を局部的にエッチング及び再ドープする
ことにより行うことができる。この種のエミッタ−ベー
ス複合体の電気的特性を最適化するには、ベースとエミ
ッタとの間の距離を該領域を短絡することなしに、でき
るだけ小さく保つことが必要である。幾何学的寸法が極
めて小さいことから、最近ではヘテロバイポーラ・トラ
ンジスタに関して種々の自己調整可能の製造方法が提案
される。
チャング（M.F.Chang）その他による刊行物「GaAs/
（GaAl）As・ヘテロジャンクション・バイポーラ・トラ
ンジスターズ・ユージング・タ・セルフ−アラインド・
サブスティテューショナル・エミッタ・プロセス」（Ga
As/（GaAl）As Heterojunction Bipolar Transistors U
sing a Self−Aligned Substitutional Emitter Proces
s〔IEEEエレクトロン・デバイス・レターズ（IEEE Elec
tron Device Letters EDL−７、８〜10（1986年）〕で
は、フォトマスク層はエミッタ領域を限定するために使
用され、またベース領域をエッチング及び引続きドープ
するためのマスクとして使用されている。この埋込み工
程は、上面層がベース伝導のためにドープされた層まで
は完全にエッチングされないことから必要である。この
付加的に施されたドープを引続き回復処理し、スペーサ
を形成するために誘電体を施す。このスペーサはエミッ
タ及びベースの別々の金属化を行うのに役立つ。
（GaAl）As・ヘテロジャンクション・バイポーラ・トラ
ンジスターズ・ユージング・タ・セルフ−アラインド・
サブスティテューショナル・エミッタ・プロセス」（Ga
As/（GaAl）As Heterojunction Bipolar Transistors U
sing a Self−Aligned Substitutional Emitter Proces
s〔IEEEエレクトロン・デバイス・レターズ（IEEE Elec
tron Device Letters EDL−７、８〜10（1986年）〕で
は、フォトマスク層はエミッタ領域を限定するために使
用され、またベース領域をエッチング及び引続きドープ
するためのマスクとして使用されている。この埋込み工
程は、上面層がベース伝導のためにドープされた層まで
は完全にエッチングされないことから必要である。この
付加的に施されたドープを引続き回復処理し、スペーサ
を形成するために誘電体を施す。このスペーサはエミッ
タ及びベースの別々の金属化を行うのに役立つ。
イシイ（Ishii）その他による刊行物「ハイ−テンペ
ラチャー・ステーブル W5Si3/In0.53Ga0.47As・オーミ
ック・コンタクツ・ツー・GaAs・フォア・セルフ−アラ
インド・HBTs」（High−Temperature Stable W5Si3/In
0.53Ga0.47As Ohmic Contacts to GaAs for Self−Alig
ned HBTs）、IEDM86、第274〜277頁にはヘテロバイポー
ラ・トランジスタを製造するための自己調整工程が記載
されており、この場合WSixからなるエミッタ金属化部
は、エミッタ導電形にドープされた上部半導体層のエッ
チング用並びにベース領域の最上層をドープするためな
お必要な注入用マスクとして使用されている。引続き短
時間の処理でこの付加的ドープを回復し、エミッタ金属
化部を合金化する。次いでベース金属化部を施す。
ラチャー・ステーブル W5Si3/In0.53Ga0.47As・オーミ
ック・コンタクツ・ツー・GaAs・フォア・セルフ−アラ
インド・HBTs」（High−Temperature Stable W5Si3/In
0.53Ga0.47As Ohmic Contacts to GaAs for Self−Alig
ned HBTs）、IEDM86、第274〜277頁にはヘテロバイポー
ラ・トランジスタを製造するための自己調整工程が記載
されており、この場合WSixからなるエミッタ金属化部
は、エミッタ導電形にドープされた上部半導体層のエッ
チング用並びにベース領域の最上層をドープするためな
お必要な注入用マスクとして使用されている。引続き短
時間の処理でこの付加的ドープを回復し、エミッタ金属
化部を合金化する。次いでベース金属化部を施す。
チワリ（S.Tiwari）の刊行物「GaAlAs/GaAsヘテロス
トラクチャー・バイポーラ・トランジスタ：エクスペリ
メント・アンド・セオリー」（GaAlAs/GaAs Heterostru
cture Bipolar Transistors:Experiment and Theor
y）、IEDM86、第262〜265頁には、GaAsをベースとする
ヘテロバイポーラ・トランジスタの製法が記載されてお
り、この場合ベース・エミッタ複合体は自己調整可能に
構成されている。更にこの製法はプレーナ構造体を提供
する。この方法ではベース・エミッタ領域をまずメサ型
として構成する。この垂直な側壁をRIEによりGaAs接続
層から製造し、その露出面上に窒化ケイ素層を析出させ
る。この耐高熱性のオームエミッタ接触はn+ドープされ
たInAs層をベースとする。オーム接触を形成するため、
この層にケイ化タングステンフィルムを析出させる。次
いでこの施されたエミッタ接触でベース領域のp+埋込部
を、800/900℃の温度で５秒よりも短い短時間回復によ
り回復する。この著者の指摘によれば、接触抵抗は２×
10-6Ω×cm2以下である。
トラクチャー・バイポーラ・トランジスタ：エクスペリ
メント・アンド・セオリー」（GaAlAs/GaAs Heterostru
cture Bipolar Transistors:Experiment and Theor
y）、IEDM86、第262〜265頁には、GaAsをベースとする
ヘテロバイポーラ・トランジスタの製法が記載されてお
り、この場合ベース・エミッタ複合体は自己調整可能に
構成されている。更にこの製法はプレーナ構造体を提供
する。この方法ではベース・エミッタ領域をまずメサ型
として構成する。この垂直な側壁をRIEによりGaAs接続
層から製造し、その露出面上に窒化ケイ素層を析出させ
る。この耐高熱性のオームエミッタ接触はn+ドープされ
たInAs層をベースとする。オーム接触を形成するため、
この層にケイ化タングステンフィルムを析出させる。次
いでこの施されたエミッタ接触でベース領域のp+埋込部
を、800/900℃の温度で５秒よりも短い短時間回復によ
り回復する。この著者の指摘によれば、接触抵抗は２×
10-6Ω×cm2以下である。
本発明の課題は、特にGaAsをベースとするヘテロバイ
ポーラ・トランジスタ用の自己調整されたプレーナ・エ
ミッタ−ベース複合体の製法を提案することにある。
ポーラ・トランジスタ用の自己調整されたプレーナ・エ
ミッタ−ベース複合体の製法を提案することにある。
この課題は本発明による方法では、 第１工程で、その上に成長した半導体層構造を有する
基板から出発してこの半導体層の最上面に全面的に不活
性化層を析出させ、 第２工程で、ベースを限定するための開口を有する第
１のマスク層を施し、 更に次の２工程で、まず不活性化層を通って少なくと
も、ベースの導電形にドープされた半導体層まで、ベー
スの導電形ドーピングの注入を行ってベース注入層を形
成させ、 次にベースを限定するために用いられる第１マスク層
の開口部によって占められる領域内で、不活性化層及び
最上部の半導体層を腐食除去し、 第５工程で、ベース金属化部としての第１成分と第１
マスク層上の第２成分とからなる第１金属層を施し、 これらの第１金属層に対して耐高熱性の金属を使用
し、これによりベース金属化部がドーピングを回復する
ための次の熱処理サイクルによって損なわれないように
し、 第６工程で、ベース金属化部上の第１成分及び第１金
属層の第２成分上の第２成分とからなる第１誘電体層を
析出させ、 第７工程で、引上げ技術により、第１金属層の第２成
分と第１誘電体層の第２成分とを有する第１マスク層を
除去し、 第８工程で、注入されたドーピングの回復とベース金
属化部の合金化とを同時に行う温度−時間サイクルを実
施し、 第９工程で、第２の誘電体層を等方性に析出させ、 第10工程で、異方性エッチングによりこの第２の誘電
体層及び不活性化層を、ベース金属化部を両側面の完全
に被覆するスペーサのみが残るように腐食除去し、 第11工程で、エミッタを限定するための第２マスク層
を施し、 第12工程で、エミッタ金属化部としての第１成分と第
２マスク層上の第２成分とからなる第２金属層を施し、 第13工程で、エミッタ金属化部上の第１成分と第２金
属層の第２成分上の第２成分とからなる第３の誘電体層
を施し、 第14工程で、引上げ技術で第２金属層の第２成分と第
３誘電体層の２成分とを有する第２マスク層を除去し、 第15工程で、エミッタ金属化部を合金化し、 第16工程で、最上部の半導体層の露出成分を腐食除去
し、 第17工程で、表面のベース及びエミッタによって占め
られた領域以外に存在する半導体層構造の成分を、基板
と反対側でベースの導電形にドープされた半導体層ま
で、絶縁注入により絶縁性にする 各処理工程によって解決される。
基板から出発してこの半導体層の最上面に全面的に不活
性化層を析出させ、 第２工程で、ベースを限定するための開口を有する第
１のマスク層を施し、 更に次の２工程で、まず不活性化層を通って少なくと
も、ベースの導電形にドープされた半導体層まで、ベー
スの導電形ドーピングの注入を行ってベース注入層を形
成させ、 次にベースを限定するために用いられる第１マスク層
の開口部によって占められる領域内で、不活性化層及び
最上部の半導体層を腐食除去し、 第５工程で、ベース金属化部としての第１成分と第１
マスク層上の第２成分とからなる第１金属層を施し、 これらの第１金属層に対して耐高熱性の金属を使用
し、これによりベース金属化部がドーピングを回復する
ための次の熱処理サイクルによって損なわれないように
し、 第６工程で、ベース金属化部上の第１成分及び第１金
属層の第２成分上の第２成分とからなる第１誘電体層を
析出させ、 第７工程で、引上げ技術により、第１金属層の第２成
分と第１誘電体層の第２成分とを有する第１マスク層を
除去し、 第８工程で、注入されたドーピングの回復とベース金
属化部の合金化とを同時に行う温度−時間サイクルを実
施し、 第９工程で、第２の誘電体層を等方性に析出させ、 第10工程で、異方性エッチングによりこの第２の誘電
体層及び不活性化層を、ベース金属化部を両側面の完全
に被覆するスペーサのみが残るように腐食除去し、 第11工程で、エミッタを限定するための第２マスク層
を施し、 第12工程で、エミッタ金属化部としての第１成分と第
２マスク層上の第２成分とからなる第２金属層を施し、 第13工程で、エミッタ金属化部上の第１成分と第２金
属層の第２成分上の第２成分とからなる第３の誘電体層
を施し、 第14工程で、引上げ技術で第２金属層の第２成分と第
３誘電体層の２成分とを有する第２マスク層を除去し、 第15工程で、エミッタ金属化部を合金化し、 第16工程で、最上部の半導体層の露出成分を腐食除去
し、 第17工程で、表面のベース及びエミッタによって占め
られた領域以外に存在する半導体層構造の成分を、基板
と反対側でベースの導電形にドープされた半導体層ま
で、絶縁注入により絶縁性にする 各処理工程によって解決される。
次に第１図ないし第11図に基づき本発明による製法を
詳述する。
詳述する。
本発明による製法を以下にGaAsをベースとするトラン
ジスタにつき説明する。各処理工程は他の材料組成、他
の層構造及び異なる型状のヘテロバイポーラ・トランジ
スタの製造に直接転用することができる。トランジスタ
製造分野の当業者にとっては、この種の方法変更は容易
に実施することができる。従って次に記載する実施例は
比較的簡単な説明によって具体的に把握できるが、これ
は本発明方法の使用分野を限定するものではない。
ジスタにつき説明する。各処理工程は他の材料組成、他
の層構造及び異なる型状のヘテロバイポーラ・トランジ
スタの製造に直接転用することができる。トランジスタ
製造分野の当業者にとっては、この種の方法変更は容易
に実施することができる。従って次に記載する実施例は
比較的簡単な説明によって具体的に把握できるが、これ
は本発明方法の使用分野を限定するものではない。
III−Ｖ族半導体材料、例えば半絶縁性のヒ化カリウ
ムからなる基板１に、ヘテロバイポーラ・トランジスタ
の製造にとって通常用いられる半導体材料からなる層を
施す。GaAsからなる基板１上にｎ導電形にドープされた
GaAsからなる第１の半導体層２、ｐ導電形にドープされ
たGaAsからなる第２の半導体層３、ｎ導電形にドープさ
れたAlGaAsからなる第３の半導体層４、ｎ導電形にドー
プされたGaAsからなる第４の半導体層５及び高度にｎ導
電形にドープされたGaAsからなる第５の半導体層６を成
長させる。これらの層を誘電体層例えばSi3N4からなる
約150nmの厚いパッシベーション層７で被覆する。第２
工程で、ベースを限定するための開口を有する第１マス
ク層20、例えばフォトレジストマスクを施す。第３工程
で、第１マスク層20の開口及びパッシベーション層７を
通って、少なくともｐ導電形にドープされたGaAsからな
る第２半導体層３まで、ｐ−ドーピングａによる注入処
理を行って、ベース注入層11を形成させる。
ムからなる基板１に、ヘテロバイポーラ・トランジスタ
の製造にとって通常用いられる半導体材料からなる層を
施す。GaAsからなる基板１上にｎ導電形にドープされた
GaAsからなる第１の半導体層２、ｐ導電形にドープされ
たGaAsからなる第２の半導体層３、ｎ導電形にドープさ
れたAlGaAsからなる第３の半導体層４、ｎ導電形にドー
プされたGaAsからなる第４の半導体層５及び高度にｎ導
電形にドープされたGaAsからなる第５の半導体層６を成
長させる。これらの層を誘電体層例えばSi3N4からなる
約150nmの厚いパッシベーション層７で被覆する。第２
工程で、ベースを限定するための開口を有する第１マス
ク層20、例えばフォトレジストマスクを施す。第３工程
で、第１マスク層20の開口及びパッシベーション層７を
通って、少なくともｐ導電形にドープされたGaAsからな
る第２半導体層３まで、ｐ−ドーピングａによる注入処
理を行って、ベース注入層11を形成させる。
第１図はこの第３処理工程後におけるエミッタ−ベー
ス複合体の横断面を示すものである。
ス複合体の横断面を示すものである。
第４工程で、第１マスク層20によって覆われていない
領域内でパッシベーション層７及び最上部の半導体層６
を腐食除去する。この第４工程は、適当な手段により必
要とされるドーピングプロフィルが得られる場合には第
３工程の前に行うこともできる。
領域内でパッシベーション層７及び最上部の半導体層６
を腐食除去する。この第４工程は、適当な手段により必
要とされるドーピングプロフィルが得られる場合には第
３工程の前に行うこともできる。
第５工程で、一般に多層よりなる第１金属層８、18を
施す。この金属層の第１成分８はベース金属化部を形成
する。第１金属層の第２成分18は第１マスク層20上に存
在する。この第１金属層８、18に関しては、ｐ導電形に
ドープされた半導体材料上の耐高熱性金属化部を使用す
る。これは例えばまずチタン、次いで白金及び第３金属
として同様にチタン或は金を使用することよりなる。５
層からなる金属化部は順次チタン、白金、金、チタン及
び白金からなる。この場合重要なことは、この金属化部
が次のベース注入部11を回復するための温度−時間サイ
クルに耐え、トランジスタの作動のための接触抵抗が十
分に低いことである。次いで第６工程で例えばSiO2から
なる第１誘電体層９、19を約200nmの厚さで析出させ
る。第１誘電体層の第１成分９はベース金属化部８上に
存在し、第１誘電体層の第２成分19は第１金属層の第２
成分18上に存在する。
施す。この金属層の第１成分８はベース金属化部を形成
する。第１金属層の第２成分18は第１マスク層20上に存
在する。この第１金属層８、18に関しては、ｐ導電形に
ドープされた半導体材料上の耐高熱性金属化部を使用す
る。これは例えばまずチタン、次いで白金及び第３金属
として同様にチタン或は金を使用することよりなる。５
層からなる金属化部は順次チタン、白金、金、チタン及
び白金からなる。この場合重要なことは、この金属化部
が次のベース注入部11を回復するための温度−時間サイ
クルに耐え、トランジスタの作動のための接触抵抗が十
分に低いことである。次いで第６工程で例えばSiO2から
なる第１誘電体層９、19を約200nmの厚さで析出させ
る。第１誘電体層の第１成分９はベース金属化部８上に
存在し、第１誘電体層の第２成分19は第１金属層の第２
成分18上に存在する。
第２図はこの第６処理工程後のエミッタ−ベース複合
体の横断面を示すものである。
体の横断面を示すものである。
第７工程で第１マスク層20を、第１金属層の第２成分
18及びこの上に存在する第１誘電体層の第２成分19と一
緒に除去（lift off）する。
18及びこの上に存在する第１誘電体層の第２成分19と一
緒に除去（lift off）する。
第３図はこの第７処理工程後のエミッタ−ベース複合
体の横断面を示すものである。
体の横断面を示すものである。
第８工程で注入されたドーピングの回復を温度−時間
サイクルにより行うが、この処理で同時にベース金属化
部８を合金化する。上記の各金属化部で短時間回復処理
を行うこうができるが、この回復は温度850〜900℃及び
時間２〜３秒で実施する。この製法の他の実施態様は、
その周りに存在するｎ導電形にドープされた各層からベ
ース領域12を絶縁するための絶縁注入部10を回復工程
（第８工程）の前又は後に施すことである。
サイクルにより行うが、この処理で同時にベース金属化
部８を合金化する。上記の各金属化部で短時間回復処理
を行うこうができるが、この回復は温度850〜900℃及び
時間２〜３秒で実施する。この製法の他の実施態様は、
その周りに存在するｎ導電形にドープされた各層からベ
ース領域12を絶縁するための絶縁注入部10を回復工程
（第８工程）の前又は後に施すことである。
第９工程で、全面的にか又は少なくとも形成すべきベ
ース領域を被覆するため、次のスペーサ構成に十分な厚
さの層を生じる。例えば窒化ケイ素からなる第２誘電体
層29を等方性に析出させる。
ース領域を被覆するため、次のスペーサ構成に十分な厚
さの層を生じる。例えば窒化ケイ素からなる第２誘電体
層29を等方性に析出させる。
第４図はこの第９処理工程後のエミッタ−ベース複合
体の横断面を示すものである。
体の横断面を示すものである。
第10工程で、異方性エッチングによりこの第２誘電体
層29及びパッシベーション層７を、ベース領域12上に施
されたベース金属化部８の両側及び第１誘電体層の第１
成分９を覆うスペーサ14が残るように腐食除去し、その
際特にベース金属化部８の両側は完全に絶縁して被覆さ
れる。
層29及びパッシベーション層７を、ベース領域12上に施
されたベース金属化部８の両側及び第１誘電体層の第１
成分９を覆うスペーサ14が残るように腐食除去し、その
際特にベース金属化部８の両側は完全に絶縁して被覆さ
れる。
第５図は第10処理工程後のエミッタ−ベース複合体の
横断面を示すものである。
横断面を示すものである。
第11工程で、エミッタを限定するための開口部を有す
るフォトレジストマスクであってよい第２マスク層21を
施し、その後第12工程でエミッタ金属化部15としての第
１成分、及び第２マスク層21上に析出された第２成分25
とを有する第２金属層を施す。第13工程でエミッタ金属
化部15上の第１成分16、及び第２マスク層21上に存在す
る、第２金属層の第２成分25上の第２成分26を有する第
３誘電体層を施す。
るフォトレジストマスクであってよい第２マスク層21を
施し、その後第12工程でエミッタ金属化部15としての第
１成分、及び第２マスク層21上に析出された第２成分25
とを有する第２金属層を施す。第13工程でエミッタ金属
化部15上の第１成分16、及び第２マスク層21上に存在す
る、第２金属層の第２成分25上の第２成分26を有する第
３誘電体層を施す。
第６図はこの第13処理工程後のエミッタ−ベース複合
体の横断面を示すものである。
体の横断面を示すものである。
第14工程で第２マスク層21を、この上に存在する第２
金属層の第２成分25及び第３誘電体層の第２成分26と一
緒に除去（lift off）する。
金属層の第２成分25及び第３誘電体層の第２成分26と一
緒に除去（lift off）する。
第７図はこの第14処理工程後におけるエミッタ−ベー
ス複合体の横断面を示すものである。
ス複合体の横断面を示すものである。
第15工程でエミッタ金属化部５を合金化する。第16工
程で最上部の半導体層６の露出成分、すなわち金属化部
を有する領域外に存在する部分を腐食除去する。第17工
程で表面のベース及びエミッタによって占められた領域
以外に存在する半導体層構造２、３、４、５の成分を、
基板１の反対側でｐ導電形にドープされた半導体層３ま
で絶縁注入ｃにより絶縁性にする。
程で最上部の半導体層６の露出成分、すなわち金属化部
を有する領域外に存在する部分を腐食除去する。第17工
程で表面のベース及びエミッタによって占められた領域
以外に存在する半導体層構造２、３、４、５の成分を、
基板１の反対側でｐ導電形にドープされた半導体層３ま
で絶縁注入ｃにより絶縁性にする。
第８図はこの第17処理工程後におけるエミッタ−ベー
ス複合体の横断面を示すものである。
ス複合体の横断面を示すものである。
コレクタを製造した後、ベース・エミッタ及びコレク
タ用接触孔を同時にエッチング法で製造する。電極を有
さない完成トランジスタのエミッタ−ベース複合体の平
面図を第９図に示す。
タ用接触孔を同時にエッチング法で製造する。電極を有
さない完成トランジスタのエミッタ−ベース複合体の平
面図を第９図に示す。
本発明方法の他の実施態様は第10工程（第５図参照）
後の処理過程で実施する。すなわち第11工程で第２金属
層35を、ベース金属化部８を有する表面で全面的に、す
なわち少なくとも形成すべきエミッタ接触部範囲で完全
に被覆されるように析出させる。第12工程で、第３誘電
体層36を第２金属層35上に析出させる。第13工程でエミ
ッタを限定するため、すなわちその幾何学的構造を決定
するため、第２マスク層22を施す。
後の処理過程で実施する。すなわち第11工程で第２金属
層35を、ベース金属化部８を有する表面で全面的に、す
なわち少なくとも形成すべきエミッタ接触部範囲で完全
に被覆されるように析出させる。第12工程で、第３誘電
体層36を第２金属層35上に析出させる。第13工程でエミ
ッタを限定するため、すなわちその幾何学的構造を決定
するため、第２マスク層22を施す。
第10図はこの第13工程後におけるエミッタ−ベース複
合体の横断面を示すものである。
合体の横断面を示すものである。
第２マスク層22によって被覆されなかった第２金属層
35及び第３誘電体層36の部分を、第14工程で異方性エッ
チングｄによって腐食除去することにより、第２金属層
35のうちエミッタ金属化部15を表す部分のみを残す。
35及び第３誘電体層36の部分を、第14工程で異方性エッ
チングｄによって腐食除去することにより、第２金属層
35のうちエミッタ金属化部15を表す部分のみを残す。
第11図はこの第14処理工程後におけるエミッタ−ベー
ス複合体の横断面を示すものである。
ス複合体の横断面を示すものである。
第15工程で第２マスク層22を除去し、第16工程でエミ
ッタ金属化部15を合金化する。これにより第７図に示し
た処理工程が達成される。
ッタ金属化部15を合金化する。これにより第７図に示し
た処理工程が達成される。
第17工程で最上部の半導体層６の露出成分を腐食除去
し、第18工程で、表面のベース及びエミッタによって占
められた領域以外に存在する半導体層構造２、３、４、
５の成分を、基板１と反対側で、ｐ導電形にドープされ
た半導体層３まで絶縁注入ｃにより絶縁性にする。この
時点でエミッタ−ベース複合体は第８図に横断面で示し
た構造を有する。最後にコレクタを製造し、接触孔をエ
ッチングにより設け（第９図）、電極を施す。
し、第18工程で、表面のベース及びエミッタによって占
められた領域以外に存在する半導体層構造２、３、４、
５の成分を、基板１と反対側で、ｐ導電形にドープされ
た半導体層３まで絶縁注入ｃにより絶縁性にする。この
時点でエミッタ−ベース複合体は第８図に横断面で示し
た構造を有する。最後にコレクタを製造し、接触孔をエ
ッチングにより設け（第９図）、電極を施す。
第１図は第３処理工程後のエミッタ−ベース複合体の横
断面図、第２図は第６処理工程後のエミッタ−ベース複
合体の横断面図、第３図は第７処理工程後のエミッタ−
ベース複合体の横断面図、第４図は第９処理工程後のエ
ミッタ−ベース複合体の横断面図、第５図は第10処理工
程後のエミッタ−ベース複合体の横断面図、第６図は請
求項１による選択工程の第13処理工程後のエミッタ−ベ
ース複合体の横断面図、第７図は請求項１による選択工
程の第14処理工程後のエミッタ−ベース複合体の横断面
図、第８図は請求項１による選択工程の第17処理工程後
の又は請求項２による選択工程の第18処理工程後のエミ
ッタ−ベース複合体の横断面図、第９図はベース及びエ
ミッタ用の接触孔を腐食除去した後のエミッタ−ベース
複合体の平面図、第10図は請求項２による選択工程の第
13処理工程後のエミッタ−ベース複合体の横断面図、第
11図は請求項２による選択工程の第14処理工程後のエミ
ッタ−ベース複合体の横断面図である。 １……基板 ２〜６……半導体層構造 ７……パッシベーション層 ８……ベース金属化部 ９……第１誘電体層 10……絶縁注入部 11……ベース注入層 12……ベース領域 14……スペーサ 15……エミッタ金属化部 16……第２誘電体層 18……第１金属層 19……第１誘電体層 20……第１マスク層 21……第２マスク層 22……第２マスク層 25……第２金属層の第２成分 26……第３誘電体層の第２成分 29……第２誘電体層 35……第２金属層 36……第３誘電体層
断面図、第２図は第６処理工程後のエミッタ−ベース複
合体の横断面図、第３図は第７処理工程後のエミッタ−
ベース複合体の横断面図、第４図は第９処理工程後のエ
ミッタ−ベース複合体の横断面図、第５図は第10処理工
程後のエミッタ−ベース複合体の横断面図、第６図は請
求項１による選択工程の第13処理工程後のエミッタ−ベ
ース複合体の横断面図、第７図は請求項１による選択工
程の第14処理工程後のエミッタ−ベース複合体の横断面
図、第８図は請求項１による選択工程の第17処理工程後
の又は請求項２による選択工程の第18処理工程後のエミ
ッタ−ベース複合体の横断面図、第９図はベース及びエ
ミッタ用の接触孔を腐食除去した後のエミッタ−ベース
複合体の平面図、第10図は請求項２による選択工程の第
13処理工程後のエミッタ−ベース複合体の横断面図、第
11図は請求項２による選択工程の第14処理工程後のエミ
ッタ−ベース複合体の横断面図である。 １……基板 ２〜６……半導体層構造 ７……パッシベーション層 ８……ベース金属化部 ９……第１誘電体層 10……絶縁注入部 11……ベース注入層 12……ベース領域 14……スペーサ 15……エミッタ金属化部 16……第２誘電体層 18……第１金属層 19……第１誘電体層 20……第１マスク層 21……第２マスク層 22……第２マスク層 25……第２金属層の第２成分 26……第３誘電体層の第２成分 29……第２誘電体層 35……第２金属層 36……第３誘電体層
Claims (11)
- 【請求項１】半導体材料からなる基板（１）、その上に
成長させた半導体層構造（２、３、４、５、６）と、パ
ッシベーション層（７）と、ベース金属化部（８）及び
その上に存在する第１の誘電体層（９）の成分と、エミ
ッタ金属化部（15）及びその上に存在する第２の誘電体
層（16）の成分とを備えた、写真及び引上げ技術、エッ
チング法、注入法及び熱処理を行って自己調整されたプ
レーナ形エミッタ−ベース複合体を製造する方法におい
て、 第１工程で、その上に成長した半導体層構造（２、３、
４、５、６）を有する基板（１）から出発してこの半導
体層の最上面（６）に全面的にパッシベーション層
（７）を析出させ、 第２工程で、ベースを限定するための開口を有する第１
マスク層（20）を施し、 更に次の２工程で、まずパッシベーション層（７）を通
って少なくとも、ベースの導電形にドープされた半導体
層（３）まで、ベースの導電形ドーピングの注入（ａ）
を行ってベース注入層（11）を形成させ、 次にベースを限定するために用いられる第１マスク層
（20）の開口部によって占められる領域内で、パッシベ
ーション層（７）及び最上部の半導体層（６）を腐食除
去し、 第５工程で、ベース金属化部（８）としての第１成分と
第１マスク層（20）上の第２成分（18）とからなる第１
金属層（８、18）を施し、 これらの第１金属層（８、18）に対して耐高熱性の金属
を使用し、これによりベース金属化部（８）がドーピン
グを回復するための次の熱処理サイクルによって損なわ
れないようにし、 第６工程で、ベース金属化部（８）上の第１成分（９）
及び第１金属層の第２成分（18）上の第２成分（19）と
からなる第１誘電体層（９、19）を析出させ、 第７工程で、引上げ技術により、第１金属層の第２成分
（18）と第１誘電体層の第２成分（19）とを有する第１
マスク層（20）を除去し、 第８工程で、注入されたドーピングの回復とベース金属
化部（８）の合金化とを同時に行う温度−時間サイクル
を実施し、 第９工程で、第２の誘電体層（29）を等方性に析出さ
せ、 第10工程で、異方性エッチング（ｅ）によりこの第２の
誘電体層（29）及びパッシベーション層（７）を、ベー
ス金属化部（８）の両側面を完全に被覆するスペーサ
（14）のみが残るように腐食除去し、 第11工程で、エミッタを限定するための第２マスク層
（21）を施し、 第12工程で、エミッタ金属化部（15）としての第１成分
と第２マスク層（21）上の第２成分（25）とからなる第
２金属層を施し、 第13工程で、エミッタ金属化部（15）上の第１成分（1
6）と第２金属層の第２成分（25）上の第２成分（26）
とからなる第３の誘電体層を施し、 第14工程で、引上げ技術で第２金属層の第２成分（25）
と第３誘電体層の第２成分（26）とを有する第２マスク
層（21）を除去し、 第15工程で、エミッタ金属化部（15）を合金化し、 第16工程で、最上部の半導体層（６）の露出成分を腐食
除去し、 第17工程で、表面のベース及びエミッタによって占めら
れた領域以外に存在する半導体層構造（２、３、４、
５）の成分を、基板（１）と反対側でベースの導電形に
ドープされた半導体層（３）まで、絶縁注入（ｃ）によ
り絶縁性にする ことを特徴とするエミッタ−ベース複合体の製法。 - 【請求項２】半導体材料からなる基板（１）、その上に
成長させた半導体層構造（２、３、４、５、６）と、パ
ッシベーション層（７）と、ベース金属化部（８）及び
その上に存在する第１の誘電体層（９）の成分と、エミ
ッタ金属化部（15）及びその上に存在する第２の誘電体
層（16）の成分とを備えた、写真及び引上げ技術、エッ
チング法、注入法及び熱処理を行って自己調整されたプ
レーナ形エミッタ−ベース複合体を製造する方法におい
て、 第１工程で、その上に成長した半導体層構造（２、３、
４、５、６）を有する基板（１）から出発してこの半導
体層の最上面（６）に全面的にパッシベーション層
（７）を析出させ、 第２工程で、ベースを限定するための開口を有する第１
マスク層（20）を施し、 更に次の２工程で、まずパッシベーション層（７）を通
って少なくとも、ベースの導電形にドープされた半導体
層（３）まで、ベースの導電形ドーピング（ａ）の注入
を行ってベース注入層（11）を形成させ、 次にベースを限定するために用いられる第１マスク層
（20）の開口部によって占められる領域内で、パッシベ
ーション層（７）及び最上部の半導体層（６）を腐食除
去し、 第５工程で、ベース金属化部（８）としての第１成分と
第１マスク層（20）上の第２成分（18）とからなる第１
金属層（８、18）を施し、 これらの第１金属層（８、18）に対して耐高熱性の金属
を使用し、これによりベース金属化部（８）がドーピン
グを回復するための次の熱処理サイクルによって損なわ
れないようにし、 第６工程で、ベース金属化部（８）上の第１成分（９）
及び第１金属層の第２成分（18）上の第２成分（19）と
からなる第１の誘電体層（９、19）を析出させ、 第７工程で、引上げ技術により、第１金属層の第２成分
（18）と第１誘電体層の第２成分（19）とを有する第１
マスク層（20）を除去し、 第８工程で、注入されたドーピングの回復とベース金属
化部（８）の合金化とを同時に行う温度−時間サイクル
を実施し、 第９工程で、第２の誘電体層（29）を等方性に析出さ
せ、 第10工程で、異方性エッチング（ｅ）によりこの第２の
誘電体層（29）及びパッシベーション層（７）を、ベー
ス金属化部（８）の両側面を完全に被覆するスペーサ
（14）のみが残るように腐食除去し、 第11工程で、第２金属層（35）を、少なくとも形成され
るべきエミッタ接触の範囲を覆うように析出させ、 第12工程で、第３の誘電体層（36）を第２金属層（35）
上に析出させ、 第13工程で、エミッタを限定するため第２マスク層（2
2）を施し、 第14工程で、異方性エッチング（ｄ）により、第２マス
ク層（22）によって被覆されていない第２金属層（35）
及び第３誘電体層（36）の部分を腐食除去し、これによ
り第２金属層（35）のうちエミッタ金属化部（15）のみ
が残留するようにし、 第15工程で、第２マスク層（22）を除去し、 第16工程で、エミッタ金属化部（15）を合金化し、 第17工程で、最上部の半導体層（６）の露出成分を腐食
除去し、 第18工程で、表面のベース及びエミッタによって占めら
れた領域以外に存在する半導体層構造（２、３、４、
５）の成分を、基板（１）と反対側でベースの導電形に
ドープされた半導体層（３）まで、絶縁注入（ｃ）によ
り絶縁性にする ことを特徴とするエミッタ−ベース複合体の製法。 - 【請求項３】第７及び第８工程を実施している間に絶縁
注入（ｂ）を行い、これにより絶縁注入部（10）が、ベ
ースの導電形にドープされていない半導体層構造（４、
５、６）領域からベース金属化部（８）を電気的に絶縁
性にすることを特徴とする請求項１又は２記載の製法。 - 【請求項４】第８及び第９工程を実施している間に絶縁
注入（ｂ）を行い、これにより絶縁注入部（10）が、ベ
ースの導電形にドープされていない半導体構造（４、
５、６）領域からベース金属化部（８）を電気的に絶縁
性にすることを特徴とする請求項１又は２記載の製法。 - 【請求項５】パッシベーション層（７）及び第２誘電体
層がSi3N4であることを特徴とする請求項１ないし４の
１つに記載の製法。 - 【請求項６】第１誘電体層（９、19）及び第３誘電体層
（16）がSiO2であることを特徴とする請求項１ないし５
の１つに記載の製法。 - 【請求項７】絶縁注入（b;c）をケイ素で行うことを特
徴とする請求項１ないし６の１つに記載の製法。 - 【請求項８】耐高熱性のベース金属化部（８）がチタン
又はチタンとの合金であることを特徴とする請求項１な
いし７の１つに記載の製法。 - 【請求項９】基板（１）が半絶縁性のGaAsであり、 その上にエミッタ及びコレクタ用として設けられた導電
形にドープされたGaAsからなる第１の半導体層（２）、 ベース用として設けられた導電形にドープされたGaAsか
らなる第２の半導体層（３）、 窒素でドープされたAlGaAsからなる第３の半導体層
（４）、 エミッタ及びコレクタ用として設けられた導電形にドー
プされたGaAsからなる第４の半導体層（５）、 エミッタ及びコレクタ用として設けられた導電形に高度
にドープされたGaAsからなる第５の半導体層（６） がこの順序で成長せしめられることを特徴とする請求項
１ないし８の１つに記載の製法。 - 【請求項１０】ベースがｎ導電形を、またエミッタ及び
コレクタがｐ導電形を示すことを特徴とする請求項１な
いし９の１つに記載の製法。 - 【請求項１１】ベースがｐ導電形を、またエミッタ及び
コレクタがｎ導電形を示すことを特徴とする請求項１な
いし９の１つに記載の製法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3735999 | 1987-10-23 | ||
| DE3735999.1 | 1987-10-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01130566A JPH01130566A (ja) | 1989-05-23 |
| JP2606805B2 true JP2606805B2 (ja) | 1997-05-07 |
Family
ID=6338981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63265236A Expired - Lifetime JP2606805B2 (ja) | 1987-10-23 | 1988-10-19 | エミツタ‐ベース複合体の製法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4904612A (ja) |
| EP (1) | EP0312965B1 (ja) |
| JP (1) | JP2606805B2 (ja) |
| CA (1) | CA1283741C (ja) |
| DE (1) | DE3877121D1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4967254A (en) * | 1987-07-16 | 1990-10-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| GB2243716B (en) * | 1988-11-02 | 1993-05-05 | Hughes Aircraft Co | Self-aligned,planar heterojunction bipolar transistor and method of forming the same |
| US4914049A (en) * | 1989-10-16 | 1990-04-03 | Motorola, Inc. | Method of fabricating a heterojunction bipolar transistor |
| FR2658362A1 (fr) * | 1990-02-09 | 1991-08-16 | Philips Electronique Lab | Procede de realisation par autoalignement, d'un dispositif semiconducteur integre, comprenant au moins la formation d'un premier contact d'electrode encapsule et muni d'espaceurs et d'un second contact d'electrode autoaligne sur celui-ci. |
| US5288660A (en) * | 1993-02-01 | 1994-02-22 | Avantek, Inc. | Method for forming self-aligned t-shaped transistor electrode |
| US5489548A (en) * | 1994-08-01 | 1996-02-06 | Texas Instruments Incorporated | Method of forming high-dielectric-constant material electrodes comprising sidewall spacers |
| US5486483A (en) * | 1994-09-27 | 1996-01-23 | Trw Inc. | Method of forming closely spaced metal electrodes in a semiconductor device |
| EP1152462A1 (de) * | 2000-05-05 | 2001-11-07 | Infineon Technologies AG | Verfahren zur Herstellung eines Bipolartransistors |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1232126A (ja) * | 1968-12-23 | 1971-05-19 | ||
| US4389281A (en) * | 1980-12-16 | 1983-06-21 | International Business Machines Corporation | Method of planarizing silicon dioxide in semiconductor devices |
| DE3115029A1 (de) * | 1981-04-14 | 1982-11-04 | Deutsche Itt Industries Gmbh, 7800 Freiburg | "verfahren zur herstellung eines integrierten bipolaren planartransistors" |
| US4472874A (en) * | 1981-06-10 | 1984-09-25 | Tokyo Shibaura Denki Kabushiki Kaisha | Method of forming planar isolation regions having field inversion regions |
| FR2508704B1 (fr) * | 1981-06-26 | 1985-06-07 | Thomson Csf | Procede de fabrication de transistors bipolaires integres de tres petites dimensions |
| US4474623A (en) * | 1982-04-26 | 1984-10-02 | Raytheon Company | Method of passivating a semiconductor body |
| US4617724A (en) * | 1983-06-30 | 1986-10-21 | Fujitsu Limited | Process for fabricating heterojunction bipolar transistor with low base resistance |
| US4536945A (en) * | 1983-11-02 | 1985-08-27 | National Semiconductor Corporation | Process for producing CMOS structures with Schottky bipolar transistors |
| FR2563377B1 (fr) * | 1984-04-19 | 1987-01-23 | Commissariat Energie Atomique | Procede de fabrication d'une couche isolante enterree dans un substrat semi-conducteur, par implantation ionique |
| DE3564518D1 (en) * | 1984-09-29 | 1988-09-22 | Toshiba Kk | Heterojunction bipolar transistor and method of manufacturing the same |
| JPH0744182B2 (ja) * | 1984-11-09 | 1995-05-15 | 株式会社日立製作所 | ヘテロ接合バイポ−ラ・トランジスタ |
| JPS61147571A (ja) * | 1984-12-21 | 1986-07-05 | Toshiba Corp | ヘテロ接合バイポ−ラトランジスタの製造方法 |
| EP0213919B1 (en) * | 1985-08-26 | 1991-06-26 | Kabushiki Kaisha Toshiba | Semiconductor devices and method of manufacturing same by ion implantation |
| GB8528967D0 (en) * | 1985-11-25 | 1986-01-02 | Plessey Co Plc | Semiconductor device manufacture |
| US4752589A (en) * | 1985-12-17 | 1988-06-21 | Siemens Aktiengesellschaft | Process for the production of bipolar transistors and complementary MOS transistors on a common silicon substrate |
| DE3545244A1 (de) * | 1985-12-20 | 1987-06-25 | Licentia Gmbh | Strukturierter halbleiterkoerper |
| DE3609274A1 (de) * | 1986-03-19 | 1987-09-24 | Siemens Ag | Verfahren zur herstellung eines selbstjustiert positionierten metallkontaktes |
| US4731340A (en) * | 1987-02-24 | 1988-03-15 | Rockwell International Corporation | Dual lift-off self aligning process for making heterojunction bipolar transistors |
-
1988
- 1988-10-17 EP EP88117257A patent/EP0312965B1/de not_active Expired - Lifetime
- 1988-10-17 DE DE8888117257T patent/DE3877121D1/de not_active Expired - Fee Related
- 1988-10-19 JP JP63265236A patent/JP2606805B2/ja not_active Expired - Lifetime
- 1988-10-21 CA CA000580968A patent/CA1283741C/en not_active Expired - Fee Related
-
1989
- 1989-06-30 US US07/374,617 patent/US4904612A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0312965B1 (de) | 1992-12-30 |
| DE3877121D1 (de) | 1993-02-11 |
| EP0312965A2 (de) | 1989-04-26 |
| CA1283741C (en) | 1991-04-30 |
| US4904612A (en) | 1990-02-27 |
| JPH01130566A (ja) | 1989-05-23 |
| EP0312965A3 (en) | 1989-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0170250B1 (en) | Bipolar transistor and method for producing the bipolar transistor | |
| JP4509236B2 (ja) | 電気的絶縁要素を有する安定化されたバイポーラトランジスタ | |
| JP2002252230A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JP2673943B2 (ja) | Ｐ型領域に低抵抗オーム接点を形成する方法 | |
| JP2606805B2 (ja) | エミツタ‐ベース複合体の製法 | |
| JPH023240A (ja) | ヘテロ接合バイポーラトランジスタ形の半導体デバイスの製造方法 | |
| JP2001023998A (ja) | セルフアライン型ベース−エミッタ接合を有するバイポーラ素子の製造方法 | |
| JP2515055B2 (ja) | 半導体デバイス | |
| JPH06204167A (ja) | 半導体装置の製造方法 | |
| JP2002176109A (ja) | 半導体装置の製造方法 | |
| KR20040013146A (ko) | 폴리실리콘 에미터를 가진 바이폴라 트랜지스터의 제조 방법 | |
| JP2663632B2 (ja) | 半導体装置及びその製造方法 | |
| JP3210354B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP3349644B2 (ja) | 化合物半導体装置、及びその製造方法 | |
| JPH055170B2 (ja) | ||
| JP3255423B2 (ja) | ゲルマニウム層を形成する方法 | |
| JP2794571B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2654536B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0389524A (ja) | 半導体装置及びその製造方法 | |
| JPS58132964A (ja) | 半導体装置の製造方法 | |
| JPS594073A (ja) | 半導体装置の製造方法 | |
| JPH05152318A (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| JPS63114261A (ja) | トランジスタ用の自己整合型ベース分路 | |
| JPH0682675B2 (ja) | 半導体装置の製造方法 |