JPH023240A - ヘテロ接合バイポーラトランジスタ形の半導体デバイスの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、第１導電形の２成分材料の少なくとも１つの
コレクタ層、前記の第１導電形と反対の第２導電形の２
成分材料のベース層、第１導電形の３成分材料のエミッ
タおよび第１導電形の高濃度にドープされた２成分接点
層を順次有する構造を製造する工程を少なくとも有する
、プレーナ構造をもったヘテロ接合バイポーラトランジ
スタ形の半導体デバイスの製造方法に関するものである
。

本発明は、Ｉ［Ｉ−Ｖ族の材料上、特にヘテロ接合バイ
ポーラトランジスタを有するガリウム砒素上に集積回路
を製造するのに用いられる。

プレーナ構造を有するヘテロ接合バイポーラトランジス
タは［アイ・イー・イー・イー・エレクトロン・デバイ
ス・レクーズ（１，Ｅ、Ｅ、Ｅ、　ＥｌｅｃｔｒｏｎＤ
ｅｖｉｃｅ　Ｌｅｔｔｅｒｓ）　Ｊ　　１９８６年１１
月、Ｖｏｌ、　ＥＤＬ７゜Ｎｏ、　１１の第６１５−６
１７頁のＪｏｈｎ　Ｗ、Ｔｕｌｌｙ氏外の「ア・フリイ
・プレーナ・ヘテロ−ジャンクション・バイポーラ・ト
ランジスタ（ａ　Ｆｕｌｌｙ　Ｐｌａｎａｒ　Ｈｅｔｅ
ｒｏ−ｊｕｎｃｔｉｏｎ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓ
ｉｓｔｏｒ）　Ｊという表題の論文より知られている。

この刊行物には、ｎ゛導電形の半導体基板上に形成され
たトランジスタが記載されている。このトランジスタは
、ｎ゛導電形のＧａＡｓの第１層とｎ形のＧａＡｓの第
２層と、ｎ形のＧａＡｓ層の上部への局部打込み（ｌｏ
ｃａｌｉｚｅｄ　ｉｍｐｌａｎｔａｔｉｏｎ）によって
形成されたｐ＋形ベース層とを有する。

前記のトランジスタは、更に、２つの上部層、すなわち
、エミッタを形成するためのｎ形のＧａＡｌＡｓの第１
層と、接点を接続させるためのｎｏ形のＧａＡｓの第２
層とを存する。ベース領域は、ベース接点を、打込まれ
たｐ″層に接続するｐ゛アイランドより構成される。

このトランジスタを製造する方法は、ｎｏのエピタキシ
ャル成長と有機金属化学気相堆積法（ＭＯＣＶＤ）によ
るｎコレクタ層で始まる。ベース領域はフォトレジスト
マスクで規定され、Ｚｎ＋イオンによって選択的に打込
まれる。フォトレジスト層の除去の後、基板は高温での
アニーリング処理のためにＭＯＣＶＤ炉内に再び入れら
れる。この操作の直ぐ後にＧａＡｌＡｓのｎ形エミッタ
層とＧａＡｓのｎ１形接点層の成長が行われる。Ｇａ、
−８ＡｌＸ　Ａｓの組成を有するエミッタ層はＡｌの濃
度Ｘの勾配を有する。最初の５０ｎｍでは濃度Ｘは０と
０．３０の間にある。次いでエミッタ層の残りの部分は
ＡｌのＸ・０．３０で形成される。

次いでデバイスは、それぞれ４００　ｎｍの厚さを有す
るＳｉの層でそれから続いてＡ１０層で被覆される。

ベース接点は写真印刷技術で規定され、アルミニウムが
化学的にエッチされ、それから５ｉ０２の層がプラズマ
エッチされる。この方法はＡｌのエツチングよりも強い
ＳｉＯ□のエツチングを生じ、その結果５１０２の上方
に突起が得られる。この方法は後でアルミニウムの［リ
フトオフ（ｌｉｆｔ−ｏｆｆ）　Ｊに対して役立つ。Ｇ
ａＡｓの上部層は次いで露出され、Ｚｎ＋イオンがＡｌ
／ＳｉＯ□の開口部に打込まれる。次いで、Ｍｏ／Ｃｒ
のようなＰ形接点を形成し易い金属が蒸着される。この
方法のこの段階で、アルミニウムは化学的に除去され、
過剰のＭｏ／Ｃｒの除去を可能にする。「リフトオフ」
の後、ｐ°打込みを活性化するために高温でアニールさ
れる。最後に、写真印刷技術で規定されたエミッタとコ
レクタ接点がＡｕＧｅ／Ｎｉ／Ａｕの金属化により同時
に形成され、過剰の金属は除去され、その接点がアニー
ルされる。

この公知の方法では、エミッタおよびコレクタ金属化部
分はベース金属化部分に対して［単に整合（ｓｉｍｐｌ
ｙ　ａｌｉｇｎｅｄ）　Ｊされている。このタイプの整
合は殆ど１μｍ以上の精度にはならない。この結果、エ
ミッタとベース金属化部間の距離は少なくとも１μｍで
ある。この条件ではトランジスタの寸法が余りに大きい
ので、意図する用途に必要とされる性能にに合わない。

これに反し、本発明は、ベース接点に対するエミッタと
コレクタ接点の「自己整合（ｓｅｌｆ−ａｌｉｇｒ＋ｍ
ｅｎｔ）　Ｊを得ることを可能にし、その結果、−サブ
ミクロンの寸法のエミッタ 極めて狭いそして極めて正確な寸法を有する電極間の距
離 の形成を可能にする製造方法を供するものである。

これ等の利点は、本発明の方法が、ベース領域の規定に
対して、極めて精度が高く反復性のあるスペーサの形成
を基とする方法を用いることによる。

この結果、本発明により得られたトランジスタは、 −極めてコンパクトである、すなわち非常に小さな寸法
を有し、高密度での集積を可能にし、１つのトランジス
タから次のトランジスタに掻めて反復性のある寸法を有
し、したがって特性のばらつきが極めて小さい。

本発明の目的は、冒頭に記載した種類の方法において、
更に次の工程を有することによって達成される。

ａ）窒化珪素（ＳｉＪ４）の層を堆積する工程。

ｂ）　ベース領域に垂直な開口部を規定するマスクＭＫ
ｉを堆積し、層の面に垂直なエッチング縁を得ることが
できる方法によって接点層の表面が露出する迄前記開口
部を通して窒化珪素（ｓｔ：＋Ｎ４）の層をエツチング
し、かくして互いに離れた開口部を窒化物層内に形成す
る工程。

Ｃ）　ベース層を接点層に接続する第２導電形のアイラ
ンドを形成するように、窒化物層の開口部を通して、ベ
ース層に達するに足るエネルギで第２導電形のイオンを
局部的に打込む工程。

ｄ）　金属層を堆積し、窒化物（ＳｉＪ４）の残留部分
だけでなく開口部とも金属層を形成する工程。

ｅ）　非常に大きな厚さのシリカ（ＳｉＯ２）の層を形
成し、次いで、かくして得られたデバイスを反応性イオ
ンエツチングとイオン下降により公知の方法を経て窒化
物（ＳｉＪ４）の上部レベル迄平坦化する工程。

ｒ）窒化物（ＳｉＪ４）の残留部分を選択エツチングし
、ベース金属化部分を被覆するシリカ（ＳｉＯ２）のパ
ッドを保つ工程。

ｇ）窒化物（Ｓｉ３Ｎ４）の新しい層を堆積し、シリカ
のパッド間の距離を減少する目的で該パッドの縁に接し
かくしてエミッタ接点の幅を規定する開口部を形成しま
たコレクタ、ベースおよびエミッタ電極間の距離を規定
するスペーサを公知の方法で形成する工程。

ｈ）　シリカのパッドとスペーサとをマスクとじて役立
ててエミッタおよびコレクタ接点を形成するのに適した
金属層を形成し、次いでこれ等の誘電体部分を除去する
工程。

ｉ）　マスクとして役立つコレクタ、ベースおよびエミ
ッタ接点間に、電極間に絶縁アイランドを形成するのに
適した種類を第１導電形のエミッタ層の上面に達するの
を可能にするエネルギで局部的にイオン打込みをする工
程。

以下に本発明を添付の図面を参照して更に詳しく説明す
る。

第１ａ図の一実施態様に示すように、本発明のデバイス
は先ず■−Ｖ族の材料の半絶縁性基ｔｒＩｉｌＯＯ上に
形成されたｎ＋導電形のガリウム砒素（ＧａＡｓ）の層
１を有する。

このトランジスタは更にｎ導電形のガリウム砒素（Ｇａ
Ａｓ）の層２を有する。これ等の層１と２はコレクタ層
を形成する。

前記のトランジスタはなおまたｎ導電形のガリウム・ア
ルミニウム・砒素（ＧａＡｌＡｓ）の層３すなわちエミ
ッタ層を有する。

この層３の表面には、コレクタおよびエミッタ接点の接
続を可能にするためにｎ゛導電形のガリウム砒素のエピ
タキシャル層４が存する。このｎ。

導電形の層４は、コレクタ接点Ｃの下に位置するｎ°形
のアイランド２０を経てｎ°形コレクタ層１に接続され
ている。

層４の表面には、金属コレクタ、ベースおよびエミッタ
接点Ｃ，Ｂおよび巳がそれぞれ形成される。

１’ｉ！ｔ２の表面のレベルに形成されたやはりｐ″導
電形の層３１を経て接続されたＰ″導電形のアイランド
４０が、ベース接点Ｂ下方で層３と４内に形成される。

ベース接点は＾ｕＭｎまたはＡｕＢｅのような金属によ
って形成される。エミッタ接点とコレクタ接点はＡｕＧ
ｅ／Ｎｉのような金属で形成される。

異なる電極間の絶縁はアイランド１１０によって得られ
る。

このトランジスタは完全にプレーナであるという利点を
有する。第１ｂ図は２つのペースフィンガＢと１つのエ
ミッタＥを有する交互配置構造を平面図で示す。更にコ
クレタＣが図示されている。

以下に述べる製造方法は、そのエミッタとコレクタ接点
が自己整合され、極めて小さく非常に正確で反復性ある
横寸法のしたがって極めて小さな寸法のトランジスタを
得ることを可能にし、その性能が改良されたこのような
トランジスタを得る方法を示す。その結果、集積密度を
増すことができ、回路の性能もまた改良される。本発明
による製造方法は少なくとも次工程より成る。

ａ、多結晶で例えば結晶学的な方向［１００］に配向さ
れた表面を存する■−Ｖ族の金属の基板１００を形成す
る。この基板は、この方法が製造に関して集積回路の製
造方法と共働するように、半絶縁性であるように選ばれ
る。実際に、本発明の狙いとする目的はへテロ接合集積
トランジスタを得ることであって個別（ｄｉｓｅｒｅｔ
ｅ）　トランジスタを得ることではない。基板は、例え
ば低（Ｆｅ）イオンによるドーピングで得られた半絶縁
性ガリウム砒素（ＧａＡｓ）で作られるのが好ましい。

この基板はまた、インジウムをドープされアニールされ
たガリウム砒素（ＧａＡｓ）でつくることもでき、この
ガリウム砒素は転位がなくまた続いての■−■族のエピ
タキシャル層の成長と両立できる材料を得ることを可能
にする。

ｂ、　コレクタを得るために、ｎ゛゛電形の層１とｎ導
電形の層２の順序で、ガリウム砒素の２つのエピタキシ
ャル層を形成する。これ等の層のエピタキシャル成長は
、気相または液相より行うことができる。これはＭＯＣ
ＶＤまたは分子線エピタキシー法（ＭＢＥ）により行う
のが有利であろう。層１は０．２からｌｕｍ好ましくは
０．５　μｍの厚さを有する。この層１は、例えば約３
から５　・１０”　１ｏｎｓ／ｃｍ’での珪素（Ｓｉ）
イオンによるドーピングによって得られるｎ′導電形で
ある（第２ａ図参照）。層２の最適の厚さは０．３　ｐ
ｍで、例えば５　・１０”　１ｏｎｓ／ｃｍ３Ｔ：（Ｄ
珪素（Ｓｉ）イオンによるドーピングによって得られる
ｎ導電形である。

Ｃ３第２コレクタ層２の外面領域にｐ形電荷キャリヤを
局部的に打込んでｐ″導電形のベース層３１を形成する
　（第２ａ図参照）。この目的で、例えばフォトレジス
トのマスクＭＫ、を層２の表面に形成し、ベース領域を
形成しようとする領域の表面においてこのマスクに開口
部を設ける。

この層３１は、Ｂｅ、　ＭｇまたはＺｎのようなイオン
の浅い打込み（１００ｎｎ＋およびそれ以下）によって
形成される。更に、ＭｇとＰまたはＦとＢｅの共同打込
み（ｃｏ−ｉｍｐｌａｎｔａｔｉｏｎ）を行うことがで
き、この共同打込みは、活性化の比率の改良および続く
熱処理時の拡散の減少を可能にする。打込まれたイオン
の濃度は約５・１０１８ｃｍ−３である。

ｄ、　　２つのエピタキシャルプレーナ重なり層、すな
わち、エミッタ層を形成するｎ導電形の■■族の３成分
材料例えばガリウム・アルミニウム・砒素（ＧａＡｌＡ
ｓ）の第１層３と、接点を接続するためのｎ“導電形の
２成分または３成分材料例えばＧａＡｓまたはＧａＩｎ
Ａｓの第２層４とを形成する。これ等の層のエピタキシ
ャル成長は、層１および２の成長に対して選ばれたと同
じ方法によって実現される（第２ｂ図参照）。エミッタ
層３は０．１５μｍ台の厚さを有し、接点層４は０．１
５μｍ台の厚さを有する。エミッタ層３はイオン例えば
Ｓｉイオンにより５・１０′７／　ｃｍ”台の濃度でド
ープされ、接点層４は２・１０′８／　ｃｍ’の濃度で
Ｓｉイオンによりドープされる。ガリウム・アルミニウ
ム・砒素（ＧａＡＬＡｓ）の層３はアルミニウの０．２
５の濃度を有するのが好ましい。

ｅ、　　ｎ形のコクレタを形成するのに選ばれた領域に
、ガリウム砒素のｎ゛形コレクタ層１をガリウム砒素の
ｎ°形層４に接続するｎ゛形ファイランド２０得るのに
適した深さで電荷キャリヤを局部的に打込む。この打込
みは、マスクＭＫ３の開口部内で、イオン例えばＳｉの
イオンによって５・１０１８／　ｃｍ３台の濃度で行わ
れる。この打ち込みの終わりで、マスクＭＫ、ｉは除去
される　（第２ｂ図参照）。

５・１０′８／　ｃｍ’での平らな輪郭を得るために、
低減されたエネルギによって行われる。

ｆ、　窒化珪素（Ｓｉ３Ｎ４）の層５１を堆積する。こ
の堆積は、プラズマを用いた気相よりの化学堆積法（Ｐ
ＥＣＶＤ）で行われる。この窒化珪素の層５１は、０．
６から１μｍの厚さを有するのが好ましい（第２ｄ図参
照）。

ｇ、　ベース領域に垂直な開口部６１を規定する例えば
フォトレジストのマスクＭＫ、を位置決めし、窒化物層
５１を、前記の開口部を経て、ガリウム砒素の層４の表
面が露出する迄エッチする。このエツチング処理は、層
の面に垂直なエツチング縁を得ることができる方法例え
ば３０：１の比のＣＩＩＦ：＋−５Ｆａガスによる反応
性イオンエツチング（ＲＴＥ）によって行われる。した
がって、Ｎ５１には距離Ｅ１だけへだてられた寸法Ｂ。

を有する開口部が形成される（第２ｅ図および２ｆ図参
照）。

ｈ、　　ｐ”形電荷キャリヤを、開口部Ｂ。を経て、ベ
ース層３１に達するに足るエネルギで局部的に打込み、
ベース層３１をｎ゛形エピタキシャル層の表面と接続す
るｐ゛形アイランド３０を形成する。

この打込みは、九またはＢｅイオンにより工程Ｃにおけ
ると同様に行われる。平らな打込み輪郭は、２〜３・１
０１９ｃｍ″３の濃度が得られる迄、低減された強さに
よって得られる。

打込みアニール処理はアルシン（ＡＳＩＩ：ｌ）圧力で
数分から１０分間８５０°Ｃで行うことができる。けれ
ども、このアニール処理は、拡散現象を最小にしまた活
性化を改良するために、デバイスを例えば３秒間９００
°Ｃにする「フラッシュ」形が好ましい（第２ｆ図参照
）。

ｉ、　ベース接点Ｂを形成するのに適した金属層７０を
堆積する　（第２ｇ図参照）。

この金属層７０は、低抵抗の接点を得ることを可能にす
る金−マンガン（Ａｕ−Ｍｎ）　、金−ベリリウム（Ａ
ｕ−Ｂｅ）　、金−亜鉛（Ａｕ−Ｚｎ）　、特に４％の
Ａｕ−Ｍｎより構成するのが好ましい。この層は開口部
Ｂ。内だけでなく窒化物層５１の表面にも堆積される。

ｊ、　全デバイスの表面にかなり厚いシリカ（ＳｉＯ２
）の層を形成しく第２ｈ図参照）、次いで窒化物層５１
のレベルにおいてこのデバイスを平坦化する。

この平坦化は２工程で行われる。第１工程は、シリカ層
８１を、窒化物層５１を被覆する金属化部分７０のレベ
ル迄エッチすることにある。このエツチング処理は、Ｃ
ＨＦ　３に対しては３０　ＳＣＣＭで０２に対しては３
３ＣＣＭを有するＣＨＦ、−０２ニよるＲＩＥによって
行うことができる。第２工程は、窒化物層５１を被覆し
ている金属化部分７ｏを除去することにある。この除去
は、例えば４００−６００ｅＶでのＡｒ”　イオン（ア
ルゴンプラズマ）によるイオン加工によって行われる。

シリカ層８１を平坦化する方法を行うには、ｒ１９８４
年アイ・イー・イー（１，Ｅ、Ｅ、Ｅ、）　Ｊのｒ１９
８４５−エム・アイ・シー・コンファレンス。

ジューン２ｌ−２２（１９８４５−ＭＩＣＣｏｎｆｅｒ
ｅｎｃｅ、　Ｊｕｎｅ２１−２２）Ｊの第３７−４４頁
の「プラズマ・プラナリゼーション・ウィズ・ア・ノン
−プレーナ・サクリフィシャル・レイヤー（Ｐｌａｓｍ
ａ　Ｐｌａｎａｒｉｚａｔｉｏｎｗｉｔｈ　ａ　ｎｏｎ
−ｐｌａｎａｒ　５ａｃｒｉｆｉｃｉａｌ　Ｌａｙｅｒ
）Ｊまたはさらに「ジャーナル・エレクトロケミカル・
フサイエティ１ソリツド・ステート・サイエンス・アン
ド・テクノロジー（Ｊｏｕｒｎａｌ　Ｅｌｅｃｔｒｏｃ
ｈｅｎｉｃａｌＳｏｃｉｅｔｙ、５ｏｌｉｄ　　５ｔａ
ｔｅ　５ｃｉｅｎｃｅ　ａｎｄ　Ｔｅｃｈｎｏｌｏｇｙ
）Ｊｖｏｌ、　１３３．　ＮＯ，１，１９８６年１月の
Ａ、５ｃｈｉｔｚｄ　　天外の「ツーレイヤー・プラナ
リゼーション・プロセス（Ｔｗｏ−Ｌａｙｅｒ　Ｐｌａ
ｎａｒｉｚａｔｉｏｎ　Ｐｒｏｃｅｓｓ）　」という表
題の論文を読むことをすすめる。

誘電体層の反応性エツチングおよび金属化部分７０のイ
オン加工による平坦化工程の終わりでは、シリカ層８１
が開口部Ｂ０を満たしまた窒化物層５１と同じ上部レベ
ルにある第２１図に示したようなデバイスが残る。

ｋ、　窒化物層５１を選択エツチングし、ベース金属化
部分７０を被覆するシリカ８１のボンドバンドをデバイ
ス上に浮彫りにして残し、開口部Ｂ。の位置ではこれ等
パッドはＥ、だけ離される。

この選択エツチングは、ＣＨＦ、に対して３０ＳＣＣＭ
でＳＦ６に対してはＩ　ＳＣＣＭを有するＣＨＦ３−５
Ｆ６ガスによるＲＩＥによって行うことができる。

この工程の終わりでは、層４の上方にベース金属化部分
７０を被覆するシリカのパッド８１が浮彫りにして形成
され、このパッドの側面は層の面に正確に垂直で（第２
ｊ図参照）Ｅｌ　だけ離されている。

１、　シリカパッド８１の周囲に窒化珪素（Ｓｉ３Ｎ４
）のスペーサ５２を形成する　（第２に図および２１図
参照）。

このスペーサ５２は［アイ・イー・イー・イートランザ
クションズ・オン・エレクトロンズ・デバイセス（１，
Ｅ、Ｅ、Ｅ、Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎ　Ｅｌｅ
ｃｔｒｏｎｓＤｅｖｉｃｅｓ）　Ｊ　ＥＤ−２８，Ｎα
ｌｌ＋　１９８１年１１月号の第１３６４−１３６８頁
の５ｈｉｎｊｉ　０ｋａｚａｋｉ氏の論文「エツジデイ
ファインド・パターニング・オン・ハイパーファイン・
リフラクトリ・メタル・シリイサイド・ＭＯＳ−ストラ
クチ＋　（Ｅｄｇｅ−ＤｆｉｎｅｄＰａｔｔｅｒｎｉｎ
ｇ　ｏｆ　Ｈｙｐｅｒｆｉｎｅ　Ｒｅｆｒａｃｔｏｒｙ
　ＭｅｔａｌＳｉｌｉｃｉｄｅ　ＭＯＳ　５ｔｒｕｃｔ
ｕｒｅ）　Ｊに記載された技法によって形成される。本
発明のデバイスの形成に対するこの技法の応用は第３ａ
図および３ｂ図に示されている。誘電材料Ｓｉ、Ｌの層
５２が、スペーサの寸法として選ばれた極めて正確な厚
さり。

でデバイス上に均一に堆積される。この層５２の厚さは
したがってり、で、一方、Ｆｉ８Ｌ　７０および５２全
体の高さはｈ２である。更に、丁度層５２の厚さが各点
で除去されるように反応性イオンエツチング処理がデバ
イスに行われる。

７５５２の厚さは実際上層８１の開口部Ｅ１の縁に沿っ
てはｈ２に等しいので、このエツチング処理の後層５２
の一部はこれ等の縁に沿って残り、この部分は縁により
支持され、３１％の精度で得られる縦寸法り、を有する
　（第３ｂ図および２１図参照）。

前記の残った層５２は「スペーサ」と呼ばれる。

このスペーサは例えばマスクの境界を限定するのに役立
つ。この場合、スペーサ５２は、層８１に設けられた開
口部Ｅ、を限定しく第２ｊ図参照）トランジスタＥｏ＝
Ｅ＋−２ｈ＋　（代表的には０．５　μｍ台）に望まし
いエミッタ長Ｅ。に等しい開口部が残るように形成され
る。この方法は極めて正確で、従来技術に対して極めて
反復性がある。

更に、スペーサ５２は、ベース接点Ｂとコレク接点０間
の距離だけでなく、同じ精度で金属化部分７０のベース
接点Ｂと後で形成されるエミッタ接点との距離り、を規
定する。

ここに示した実施態様では、厚さり、は０．１と０．３
　μｍの間にある。

スペーサを得るために層５２をエツチングする工程は、
ＣＨＦ：＋（３０５ＣＣＭ）と５Ｈ６（Ｉ　ＳＣＣＭ）
によるＲＩＢで行うのが好ましい。

ｍ、　シリカの層８１とスペーサ５２がマスクとしての
役をして、エミッタ接点Ｅとコレクタ接点Ｃを夫々形成
するのに適した金属層９０を堆積し、次いでシリカの層
８１と窒化珪素の層５２を夫々除去する。エミッタ接点
は開口部Ｅ０内に形成れ、コレクタ接点はシリカの層の
バンド８１の両側に形成される（第１１図および２ｍ図
参照）。

エミッタおよびコレクタ接点のＦｆ９０を形成するのに
適した金属は、上にニッケル層を設けた合金Ａｕ−Ｇｅ
の多重層が有利である　（第２ｍ図参照）。

接点金属化部分は４００°Ｃでアニール処理を受ける。

堆積の間金属層９０はシリカバッド８１と窒化物５２も
被覆するが、層９０のこの望ましくない部分は、例えば
ＨＦ緩衝液によりシリカと窒化物の除去の間にリフトオ
フにより除去される。

所要のプレーナ形を有するヘテロ接合形のデバイスが次
いで得られる（第２ｎ図参照）。その上、このデバイス
は、非常に正確な寸法のスペーサが形成される単一の操
作において、ベース接点に対するコレクタ接点の自己整
合によって得られる。

ｎ、　　ｎ形エミッタ３の上表面に達することができる
程のエネルギを有する漏洩電流を避けるために、マスク
として役立つコレクタ、ベースおよびエミッタ接点Ｃ，
ＢおよびＥの夫々の間にそれ等の間に絶縁アイランド１
１０を形成するのに適した種類（ｓｐｅｃｉｅｓ）を局
部的にイオン打込みする。この目的で、硼素（Ｂ）イオ
ンまたは酸素イオン或いはまたプロトンを約２・Ｉ　Ｑ
　Ｉ　ＩＩ　ｃｍ　−３の濃度で打込むことができる　
（第１ａ図参照）。

したがって、本発明のデバイスは種々の利点を有する。

第１には、ガリウム砒素の半絶縁性基板の使用は、電界
効果トランジスタ、ダイオード等のような他のデバイス
との製造に関して該基板が共働することを可能にし、一
方Ｓｉ基板の使用はボンドパッドの寄生容量を除くこと
も可能にする。

本発明の変形においては、半絶縁性基板はガリウム・イ
ンジウム・砒素より成り、この基板は、アニーリングに
よって直接に半絶縁性として得られ、特に、欧州特許出
願ＥＰ−Ａ−０１７６１３０号より知られているように
転位が避けられる。

他方において、この変形においては、コレクタ層１は例
えばセレン（Ｓｅ）イオンを用いたイオン打込みによっ
て直接に半絶縁性基板１００に形成されることができる
。

デバイスの性能を改良させる極めて狭いエミッタフィン
ガが形成されるということに留意され度い。実際に、こ
のトランジスタＨＢＴの等価回路は、へ−スと直列の抵
抗とベースコレクタ容量を示す。

このトランジスタの周波数応答は、ベース抵抗とベース
ーコレクタ容量で決まる。トランジスタの寸法の減少は
前記の２つのファクタの積を減少させ、したがってトラ
ンジスタの周波数応答を増加させる。この結果、この周
波数応答はこの場合従来公知のデバイスに対して実際に
且つ著しく改良された性能を示す。

本発明の方法は更にトランジスタを形成するための絶縁
工程を存する。この目的で、次の工程ｄ′を工程ｄと工
程ｅの間に入れることができる。

ｄ′、トランジスタの周縁以外の活性領域を被覆するマ
スクＭＫ４　　（第２ｃ図参照）の開口部内へのイオン
好ましくはＯ゛イオン打込み。このイオンはトランジス
タの周縁の絶縁領域１０１内に打込まれる。

活性領域の絶縁を得るために硼素（Ｂ）イオンを打込む
ことは従来より知られている。このタイプの硼素イオン
打込みは欠点につながり、例えばｎおよびＰ形層を絶縁
させるが、これは、ベース層がデバイス全表面上にエピ
タキシーによって形成され、本発明による場合のように
完全に規定された層３１に局限されない時に必要である
。

この場合、酸素による絶縁の方が硼素よりも好ましいが
、これは、若し硼素を選べばその有効性が５００−６０
０°Ｃを超える温度でのアニール処理の間に消失すると
いう事実に基づく。ところで、６００°Ｃ以上のこのよ
うなアニーリング処理は本発明の方法では後で用いられ
る。

したがって、ベース領域は絶縁以外の方法で規定される
ので硼素絶縁は必要なく、反対に酸素絶縁が好ましい。

本発明の方法は更にｐ形電荷キャリヤがベースＪ’ｉ３
１からエミッタ層３に拡散するのを避けるように意図さ
れた工程を含むことができる。この目的で、この方法は
工程Ｃと工程ｄの間にこの場合次のような工程Ｃ′を有
する。

ｃ′、１０から２０　ｎｍ台の厚さを有する故意にドー
プされないまたは弱くＰ−ドープされたＧａＡｓ０層２
の表面にエピタキシャル層３２を形成し、層３よりのｐ
形電荷キャリヤの拡散を避ける（第４図参照）。

本発明の方法はまた前記の工程Ｃ′と工程ｄの間に次の
工程Ｃ“を存することもできる。

Ｃ、エミッタとベース間に大きな電流増幅を得させる漸
次的なヘテロ接合を得るように、０から２５％のＡｌの
組成勾配を有するＧａＡｌＡｓのエピタキシャル層３３
を形成する（第４図参照）。

本発明の方法はまた工程ｇと工程りの間に次のうよな工
程ｇ′を有することもできる。

ｇ′、不純物ベース領域下方に絶縁領域３４をつくりか
くしてベース−コレクタ容量を低減するために開口部Ｂ
０を通して酸素イオンを打込み、これによってトランジ
スタの周波数応答を改良させる。

打込まれる酸素の好ましい濃度は５・１０　＋　６　ｃ
ｍ　−３から５・１０”ｃｍ−３である。打込みの深さ
は、層３１と層１の間の領域である（第２ｆ図参照）。

第１ｂ図はデバイスの一実施態様の平面図を示す。

破線は、工程ｄ′の間活性領域を被覆し、したがってこ
の活性領域を規定するマスクＭＫ４の縁を表わす。

本発明の要旨を逸脱しない範囲においてトランジスタの
その他の実施態様および特に電極の多数のその他の形態
が可能である。

最後に、工程ｄ′の間に活性領域の絶縁を形成する代わ
りに、この絶縁を、トランジスタの活性領域を被覆する
マスクの周囲にプロトンまたは硼素を打込む最終工程ｍ
′の間に形成することもできる。

この方法に使用される種々の寸法に対する好ましい値は
次の通りである。

Ｂ０＝１から２μｍ Ｅ＋　　＝　０．９から１．６　ｇｒａｈ、＝０．２か
ら０．３　　ｕｍ Ｅ、！　０．５から１ａｍ 本発明の変形として、従来公知の工程Ｃを次のような工
程Ｃ８で置換えることによって得ることもできる。

Ｃｏ、ベース層を得るためにｐ゛導電形の■−■族の２
成分材料のエピタキシャル層３１′を形成し、次いでベ
ース領域を規定するマスクの周囲をコレクタ層２の上部
レベル迄エツチングする。このエッチング工程はドライ
エツチングまたはウェットエツチング工程とすることが
できる。ベース領域３１′が次いでコレクタ層２上に浮
彫りで存する。

方法は前述したように更に行われる。ｐ″層３１′の厚
さは１μｍ台である。得られたデバイスはしたがって準
（ｑｕａｓｉ）プレーナである。

ヘテロ接合を得るのに必要な条件を考慮に入れれば、ト
ランジスタを得るのに他のＩ［［−Ｖ族材料を意図する
こともできる。

【図面の簡単な説明】

第１ａ図は本発明の方法によりつくられたヘテロ接合プ
レーナバイポーラトランジスタの略断面図、第１ｂ図は
その平面図、 第２ａ図から第２ｎ図は本発明の方法の種々の工程にお
けるトランジスタの略断面図、 第３ａおよび第３ｂ図はスペーサを形成する方法の各工
程におけるトランジスタの一部拡大略断面図、第４図は
本発明の方法の変形を図解するためのトランジスタの略
断面図である。 １・・・第１コレクタ層　　２・・・第２コレクタ層３
・・・エミッタ層　　　　４・・・接点層２０、３０．
１１０・・・アイランド ３１・・・ベース層　　　　　５１．５２・・・窒化物
層６１・・・開口部　　　　　　７０・・・金属層８１
・・・シリカ層（パッド）

Claims (1)

1. 【特許請求の範囲】 １、第１導電形の２成分材料の少なくとも１つのコレク
   タ層、前記の第１導電形と反対の第２導電形の２成分材
   料のベース層、第１導電形の３成分材料のエミッタおよ
   び第１導電形の高濃度にドープされた２成分接点層を順
   次有する構造を製造する工程を少なくとも有する、プレ
   ーナ構造をもったヘテロ接合バイポーラトランジスタ形
   の半導体デバイスの製造方法において、更に次の工程を
   有することを特徴とするヘテロ接合バイポーラトランジ
   スタ形の半導体デバイスの製造方法。 ａ）窒化珪素（Ｓｉ＿３Ｎ＿４）の層を堆積する工程。 ｂ）ベース領域に垂直な開口部を規定するマスクＭＫ＿
   ２を堆積し、層の面に垂直なエッチング縁を得ることが
   できる方法によって接点層の表面が露出する迄前記開口
   部を通して窒化珪素（Ｓｉ＿３Ｎ＿４）の層をエッチン
   グし、かくして互いに離れた開口部を窒化物層内に形成
   する工程。 ｃ）ベース層を接点層に接続する第２導電形のアイラン
   ドを形成するように、窒化物層の開口部を通して、ベー
   ス層に達するに足るエネルギで第２導電形のイオンを局
   部的に打込む工程。 ｄ）金属層を堆積し、窒化物（Ｓｉ＿３Ｎ＿４）の残留
   部分だけでなく開口部にも金属層を形成する工程。 ｅ）非常に大きな厚さのシリカ（ＳｉＯ＿２）の層を形
   成し、次いで、かくして得られたデバイスを反応性イオ
   ンエッチングとイオン加工により公知の方法を経て窒化
   物（Ｓｉ＿３Ｎ＿４）の上部レベル迄平坦化する工程。 ｆ）窒化物（Ｓｉ＿３Ｎ＿４）の残留部分を選択エッチ
   ングし、ベース金属化部分を被覆するシリカ（ＳｉＯ＿
   ２）のパッドを保つ工程。 ｇ）窒化物（Ｓｉ＿３Ｎ＿４）の新しい層を堆積し、シ
   リカのパッド間の距離を減少する目的で該パッドの縁に
   接しかくしてエミッタ接点の幅を規定する開口部を形成
   しまたコレクタ、ベースおよびエミッタ電極間の距離を
   規定するスペーサを公知の方法で形成する工程。 ｈ）シリカのパッドとスペーサとをマスクとして役立て
   てエミッタおよびコレクタ接点を形成するのに適した金
   属層を形成し、次いでこれ等の誘電体部分を除去する工
   程。 ｉ）マスクとして役立つコレクタ、ベースおよびエミッ
   タ接点間に、電極間に絶縁アイランドを形成するのに適
   した種類を第１導電形のエミッタ層の上面に達するのを
   可能にするエネルギで局部的にイオン打込みをする工程
   。 ２、コレクタ、ベースおよびエミッタ層を半絶縁性基板
   上に形成し、この構造体において、コレクタを、第１の
   層が高濃度にドープされた第１導電形の２つの２成分層
   の重なりによって形成し、ベース層を、第２のコレクタ
   層の表面領域内への第２導電形イオンの局部的打込みに
   よって形成し、第１のコレクタ層を接点層に接続するア
   イランドを、コレクタを形成するように選ばれた領域へ
   の第１導電形のイオンの局部打込みにより形成する請求
   項１記載の方法。 ３、トランジスタを、トランジスタの活性領域を規定す
   る絶縁領域を形成するのに適したイオン打込みによって
   絶縁し、この場合活性層はこの走査中マスクされる請求
   項１または２記載の方法。 ４、２成分ベース層から３成分エミッタ層への電荷キャ
   リヤの拡散を避けるために、ベース層と３成分エミッタ
   層の間に故意にドープされない２成分層を形成する請求
   項１乃至３の何れか１項記載の方法。 ５、エミッタとベースの間に漸次的なヘテロ接合を得る
   ために、故意にドープされない２成分層と３成分エミッ
   タ層の間に組成勾配を有する３成分層を形成する請求項
   ４記載の方法。 ６、工程ｂ）と工程ｃ）の間にベース領域の下に絶縁領
   域を形成するのに適したイオンを開口部に打込む工程ｂ
   ′）を有する請求項１乃至５の何れか１項記載の方法。 ７、基板は、結晶学的な方向［１００］に配向された半
   絶縁性のガリウム砒素（ＧａＡｓ）より成り、２成分層
   はガリウム砒素（ＧａＡｓ）より成り、３成分層は、場
   合によっては、勾配が与えられる場合元素Ａｌの組成勾
   配を有するガリウム・アルミニウム・砒素（ＧａＡｌＡ
   ｓ）より成り、第１導電形はｎ形であり、第２の反対の
   導電形はｐ形である請求項２乃至５の何れか１項記載の
   方法。 ８、ｎ＾＋またはｎ導電形を得るために層をＳｉ＾＋イ
   オンでドープする請求項７記載の方法。 ９、ｎ＾＋導電形のアイランドを得るために、与えられ
   るイオン打込みをＳｉ＾＋イオンで行う請求項７または
   ８記載の方法。 １０、ｐ＾＋導電形の領域を得るために、与えられるイ
   オン打込みを、Ｂｅ、Ｍｇ、Ｚｎのなかより或いはＦｅ
   とＢｅかＰとＭｇの組合せのなかより選ばれたイオンで
   行う請求項１乃至９の何れか１項記載の方法。 １１、ベース接点を形成するための工程ｄ）の間に堆積
   される金属層はＡｕ−Ｍｎ、Ａｕ−ＢｅおよびＡｕ−Ｚ
   ｎのなかより選ばれ、エミッタおよびコレクタ接点を形
   成するための工程ｈ）の間に堆積される金属層はＡｕ−
   Ｇｅとその上のＮｉの多重層である請求項１乃至１０の
   何れか１項記載の方法。 １２、絶縁層を形成するために、酸素（Ｏ＾＋）イオン
   を打込む請求項３または６記載の方法。 １３、電極間に絶縁領域を形成するために、工程ｈ）の
   間に、Ｂイオン、Ｏイオンおよびプロトンのなかより選
   ばれたイオンが打込まれる請求項１乃至１２の何れか１
   項記載の方法。 １４、ベース層は、コレクタ層の上部レベル迄ベース領
   域を規定するマスクの周りにエッチされた第２導電形の
   III−Ｖ族の２成分元素の付加層である請求項１乃至１
   ３の何れか１項記載の方法。