JP2706034B2 - トランジスタ及びその製造方法 - Google Patents

トランジスタ及びその製造方法

Info

Publication number
JP2706034B2
JP2706034B2 JP5145181A JP14518193A JP2706034B2 JP 2706034 B2 JP2706034 B2 JP 2706034B2 JP 5145181 A JP5145181 A JP 5145181A JP 14518193 A JP14518193 A JP 14518193A JP 2706034 B2 JP2706034 B2 JP 2706034B2
Authority
JP
Japan
Prior art keywords
layer
emitter
transistor
collector
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5145181A
Other languages
English (en)
Other versions
JPH06295922A (ja
Inventor
シャンタル、デュボン‐シュバリエ
ジャン、ダングラ
ジャン‐ルイ、ベンシモル
フランソワ、アレクサンドル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Orange SA
Original Assignee
France Telecom SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by France Telecom SA filed Critical France Telecom SA
Publication of JPH06295922A publication Critical patent/JPH06295922A/ja
Application granted granted Critical
Publication of JP2706034B2 publication Critical patent/JP2706034B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、トランジスタ設計の分
野に関する。特に、ヘテロ接合バイポーラトランジスタ
の製造に関する。
【０００２】
【従来の技術】ヘテロ接合バイポーラトランジスタの作
動原理並びにアプリケーションの主な分野は、当業者に
知られている。アプリケーションの分野及びこれらの作
動原理は、多数の文献の対象となっている。例えば、引
用例は、次の用紙に対してなされる。１）１９８２年１
月発行ＩＥＥＥ２５（１）Ｈ．クロエメール「ヘテロ構
造バイポーラトランジスタ及び集積回路」（２）１９８
９年１０月発行のＩＥＥＥのＰ．アスペック、Ｍ．チャ
ン、Ｊ．ヒギンズ、Ｎ．シェング、Ｇ．サリバン、Ｋ．
ワングによる「ＧａＡｌＡｓ／ＧａＡｓヘテロ接合バイ
ポーラトランジスタ（３）１９８９年９月に発行された
Ｍ．Ｋｉｍ、Ａ．オキ、Ｇ．ゴーマン、Ｄ．ウメモト、
Ｊカモウ、トランスマイクロウエーブ理論技術がある。
【０００３】図１を参照すると、従来のヘテロ接合バイ
ポーラトランジスタ構造は、半絶縁基板１０、ＧａＡｓ
ｎ＋コレクタ層１２、ＧａＡｓｎ−コレクタ層１４、ベ
ースを形成するＧａＡｓｐ＋層、ＧａＡｌＡｓｎエミッ
タ層１８及びＧａＡｓｎ＋エミッタコンタクト層からな
る。
【０００４】添付図面図１に示すように、これらの構造
を取り扱うために使用される技術は２重メサ技術であ
る。この技術は、参照符号２２で示す第１のエッチをベ
ース層１６に接触させ、参照符号２４の第１のエッチを
コレクタ層１２に接触させる。オーミックコンタクト３
０，３２はエミッタコンタクト層２０、ベース層１６及
びコレクタコンタクト層１２上に堆積させる。
【０００５】このタイプの技術において、エミッタ１８
−ベース接合は、高い表面電流を誘導するエッチングに
よって露光される。
【０００６】コンポーネントの性能を改良するために、
エミッタ３０及びベースコンポーネント３２及び可能な
らばコレクタコンタクト３４は自己整合しなけらばなら
ず、コンポーネントの大きさは低減される。
【０００７】しかしながら、コンポーネントの大きさの
低減によって、エミッタ１８−ベース接合のエッジ表面
積比を増大させ、エミッタ１８−ベース１６接合の表面
再結合をさらに重要にする。
【０００８】表面電流は、特に自己整合技術の場合にお
いて自己整合技術を利用することを防止するためにゲイ
ンにおいて非常に大きな低減を招く。
【０００９】すでに多くの解決法がこの問題を克服する
ために試みられている。
【００１０】例えば、１９８８年１月に発行されたＲ．
ノッテンバーグ、Ｃ．サンドフ、Ｄ．ハンフリー、Ｔ．
ホレンベック、Ｒ．バーのアプリケーションＬＥＴＴ５
２（３）の「Ｎａ２Ｓ−９Ｈ２０リグロウンによるＧａ
ＡｌＡｓ／ＧａＡｓヘテロ接合バイポーラトランジスタ
及び１９９１年Ｓ．ショーカワ、Ｈ．オカダ、Ｈ．ハヤ
シのＩｎｓｔ Ｐｈｙｓ．Ｓｅｒ．，１１２の「（ＮＨ
４）２ＳＸトリートメントを使用することによってＧａ
ＡｌＡｓ／ＧａＡｓＨＢＴの電流利得に関するエミッタ
サイズ効果の抑制」において、Ｎａ2 Ｓ．９Ｈ2 Ｏ及び
（ＮＨ4 ）２ＳX のタイプに表面を露出することによっ
て表面の再結合が減少されることが示されている。しか
しながら、このパッシベーションは、真の技術的な問
題；時間的な安定性、未来の技術処理に関する適合性に
関する問題を提出する。
【００１１】１９８５年の新聞、Ｈ．リン、Ｓ．リー、
Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．、４７（８）のエミッ
タエッジシンニング設計を使用するスーパゲインＧａＡ
ｌＡｓ／ＧａＡｓヘテロ接合バイポーラトランジスタ」
は、ベースの表面のＧａＡｌＡｓ／ＧａＡｓエミッタの
反転部分を示唆している。この技術の欠点は、まず、反
転した層の厚さを制御することが不可能であることであ
り、ＧａＡｌＡｓ層は低い抵抗のオーム抵抗を作るため
にクリアされなけらばならない。従って、この技術は、
特に、自己整合技術を利用することが可能である。
【００１２】１９８９年８月の新聞Ｒ．Ｊ．マリック、
Ｌ．Ｍルナルディ、Ｒ．Ｗ．リヤン，Ｓ．Ｃ．シャン
ク，Ｍ．Ｄ．ホイヤのエレフトロンＬＥＴＴ．，２５
（１７）「エミッタ領域とは独立したＡｌＧＡｓ／Ｇａ
Ａｓ自己整合される薄いエミッタヘテロ接合バイポーラ
トランジスタ（ＳＡＴＥ−ＨＢＴ）のサブミクロンのス
ケーリング」は、非常に薄いＧａＡｌＡｓエミッタ層
（１５ｎｍ）を使用すること、ＡｕＢｅ拡散接触を有す
るベースに接触することを示唆している。この技術に関
しては、オーム接触は高抵抗を有する。さらに、エミッ
タ層の厚さの要求は、利得において極端に大きい低減を
招き、この構造を実質的に使用することができないよう
にする。この技術は、放棄されたから、発明者の知識に
よらなければならない。
【００１３】文献ＥＰ−Ａ−３８４１１３の「マルチ層
ベースヘテロ接合バイポーラトランジスタ」は、傾斜ア
ルミニウムベース、上方の層が低いアルミニウムのパー
センテージを有するｐタイプのＧａＡｌＡｓの層である
２つの連続した層からなるベースを直接使用することを
示唆している。この最後の構造は、ある数の困難性、特
に３０〜１０％のＧａＡｌＡｓの間の非選択エッチング
に関して、ＧａＡｓより１０％ＧａＡｌＡｓ上に抵抗接
触が高ければ、高いほどアルミニウムのパーセントのパ
ッシベーションの低い効果が減少し、注入性能が低減す
る。
【００１４】また、ドキュメントＥＰ−Ａ−３８７０１
０の「ヘテロ接合バイポーラトランジスタ」は、またベ
ース層への高いアルミニウムパーセンテージＧａＡｌＡ
ｓの局所的なエピタキシを示唆している。この技術は、
選択的なエッチングの問題を克服する一方、接触及び再
スタートエピタキシーの抵抗に関する問題が生じる。
【００１５】最後に、１９９２年の新聞のＰ．ツイック
ナグル、Ｕ．シェイパー、Ｌ．スクレッチャー、Ｈ．シ
ウエリス、Ｋ．バッチェン、Ｔ．ラウターバック、Ｗ．
プレッツェンのエレフトロンＬＥＴＴ．、２８（３）
は、一方でＧａＡｓ及び他方でＧａＩｎｐの２層からな
るエミッタをつくることを示唆している。この解決法
は、選択的なエッチング及びＧａＩｎｐ層によってエミ
ッタベース接合のパッシベーションを使用する。しかし
ながら、「トンネルエミッタバイポーラトランジスタ
（ＴＥＢＴ）」と指定されたこの構造は、多数の欠点を
有し、第１にエミッタ内で小さいエネルギのギャップ材
料の使用によって低い利得を表すことであり、第２にこ
の刊行物内に示されたＣｒＡｕコンタクトの使用はＧａ
Ｉｎｐを介してベース層を接触できないようにする。従
って、ＧａＩｎｐは、ベースコンタクトの下から除去さ
れなければならない。従って、この技術は、自己整合技
術を使用して製造されたトランジスタ、および小さい大
きさのトランジスタに適合することが困難である。
【００１６】結論として、今日の技術的な困難性に対す
る解決法のすべては、いくつかのパッシベーションの信
号層が堆積された安定性及び信頼性の問題、ＧａＡｌＡ
ｓがパッシベーションを達成するために使用されるとき
の非選択的なエッチング、ＧａＡｌＡｓの低い抵抗率の
ｐタイプの製造、低い利得等の問題を進めることにな
る。
【００１７】
【発明が解決しようとする課題】本発明の目的は、従来
技術の欠点を克服することによって完全なトランジスタ
構造を提供することである。
【００１８】さらに具体的には、非常に簡単な方法を使
用することによって、改良された注入効果によって特に
固有の高い利得を有する最も高い可能な性能のトランジ
スタ、特にヘテロ接合のバイポーラトランジスタを製造
することであり、この高い利得は表面の再結合の電流の
除去によって小さい大きさのトランジスタに変換され
る。
【００１９】この発明の他の実施例によれば、第２の層
のエネルギギャップは、第１の層のエネルギギャップよ
り小さいか、または等しい。ｎｐｎトランジスタに関し
て、次のような材料の対が選択されるのが好ましい。Δ
Ｅｖ（ＧａＡｓ／材料１）≧ΔＥｖ（ＧａＡｓ／材料
２）およびΔＥｖ（ＧａＡｓ／材料１）≦ΔＥｖ（Ｇａ
Ａｓ／材料２）である。またｐｎｐトランジスタに関し
ては、先行する２つの不等式は反転される。ここで、Δ
Ｅｖは、ＧａＡｓの価電子帯と第１または第２のエミッ
タ層の材料の価電子帯との間のエネルギ不連続性を表
し、またΔＥｃは、ＧａＡｓの伝導帯と第１または第２
のエミッタ層の材料の伝導帯との間のエネルギ不連続性
を表す。
【００２０】この発明は、このようなトランジスタを製
造するための方法に関する。
【００２１】この方法は、コレクタ、ベース及びエミッ
タ並びにコレクタ、ベース及びエミッタのオーミックコ
ンタクトを製造することからなり、エミッタ製造工程
は、ベース層上に広いエネルギギャップを有する第１の
材料からなる薄い第１の層と、高いエネルギギャップを
有する第２の材料からなる第２の薄い層とからなるエミ
ッタを作る２つの重なった層を堆積させる工程からなる
ことを特徴とする。ベースオーミックコンタクトは、エ
ミッタの第１の層上に配置されていることを特徴とす
る。
【００２２】
【実施例】本発明によるヘテロ接合のバイポーラトラン
ジスタの特定の実施例の次の詳細な説明は、ＧａＡｓ
（ガリウムヒソ），ＧａＡｌＡｓ（ガリウムアルミニウ
ムヒソ）及びＧａＩｎＰ（ガリウムインジウムリン）材
料の場合に関する。しかしながら、他の材料は同じ効果
を得るために使用することができる。厚さとドーピング
の値は、情報としてのみ与えられる。
【００２３】本発明によるヘテロ接合バイポーラトラン
ジスタは添付図面２によって分かる。
【００２４】半導体基板１００、例えば、絶縁または導
体タイプ（ｎまたはｐ）のＧａＡｓ；基板１００上にエ
ピタキシャル成長した第１のＧａＡｓ層１１０；第１の
層１１０は伝導率であり、１０18ｃｍ-3で高度にドープ
される。それはコレクタ接触層を形成し、その厚さは、
０．５−１μｍの範囲である。
【００２５】ＧａＡｓ，ＧａＡｌＡｓ及びＧａＩｎｐの
第２の層は、第１の層１１０上にエピタキシャル成長
し、第２の層１２０は、第１のタイプの導電率であり、
（１０16ｃｍ-3の範囲の低いドーピング水準）；それ
は、コレクタ層を形成し、その厚さは、０．５−１．５
μｍの範囲である。
【００２６】ベース層を形成するために第２の層１２０
上に堆積された第２のタイプの非常に高度なドーピング
水準（１０19−１０20ｃｍ-3）を有する第３の層１３
０；ベース層１３０は、小さいエネルギギャップを有
し、それは、典型的にはＧａＡｓで製造される。この層
は、アルミニウムまたはインジウムの傾斜導入によって
エネルギギャップ内の変化を示す。その厚さは、１０〜
２００ｎｍの範囲である。
【００２７】第３の層１３０上に堆積された第１のタイ
プの導体の低いドーピング水準（１０16−１０17ｃ
ｍ-3）を有する第４の層１４０；第４の層１４０は、第
３の層１３０例えば、ＧａＩｎＰと異なる材料から製造
される。それは広いエネルギギャップＸ２を有し、第４
の層は非常に薄く典型的には１０〜６０ｎｍとの間であ
り、好ましくは２０と４５ｎｍとの間であり、非常に好
ましくは、３０ｎｍのオーダである。
【００２８】第４の層１４０上に堆積された第１のタイ
プの導体の低いドーピング水準（１０16−１０17ｃ
ｍ-3）を有する第５の層１５０；層１５０は、好ましく
は第４の層１４０のエネルギギャップＸ２より小さい
か、または、それに等しい広いエネルギギャップＸ３を
有し、例えばｘが３０パーセントに等しい典型的にはＧ
ａ1-x Ａｌx Ａｓにおいて第４の層１４０と異なる材料
で製造され、その厚さは、１０〜５０ｎｍの範囲であ
り、第４及び第５の層１４０及び１５０は、組み合わさ
れてエミッタを形成する。
【００２９】（高水準１０18−１０19ｃｍ-3）にドープ
された第１のタイプの導体のＧａＡｓまたはＧａＩｎＡ
ｓの第６の層１６０は、第５の層１５０上に堆積されて
エミッタコンタクト層を形成する。その厚さは、１０〜
２０ｎｍの範囲である。
【００３０】本特許のアプリケーションの観点内で、
「広いエネルギギャップ」は、ベース層１３０のギャッ
プより広いギャップを意味する。例えば、ＧａＡｓ層の
エネルギーギャップが１．４２ならば、層１４０は、
１．８４のエネルギギャップを有するＧａＩｎＰであ
り、層１５０は、１．７９のエネルギギャップを有する
ＧａＡｌＡｓである。
【００３１】異なる基板１００は、中間バッファ層が備
えられた状態でＳｉまたはＩｎＰから形成される。
【００３２】ｎｐｎトランジスタの場合において、例え
ば次の組み合わせを使用してエミッタをつくる２つの層
１４０及び１５０をつくることができる。ＧａＡｌＡｓ
（１５０）−ＧａＩｎｐ（１４０），ＧａＡｌＡｓまた
はＧａＩｎｐ（１５０）ーＧａＰ（１４０）、ＡｌＩｎ
Ａｓ（１５０）−ＩｎＰ（１４０）。
【００３３】逆にｐｎｐトランジスタを作るために、エ
ミッタをつくる２つの層１４０及び１５０はつぎのグル
ープから選択される。
【００３４】ＧａＡｌＡｓ（１４０）−ＧａＩｎｐ（１
５０），ＧａＡｌＡｓまたはＧａＩｎｐ（１４０）ーＧ
ａＰ（１５０）、ＡｌＩｎＡｓ（１４０）−ＩｎＰ（１
５０）。
【００３５】第１のエッチ（ｅｔｃｈ）２００は、Ｇａ
ＩｎＰエミッタ形成層１４０を露光るためにつくられ
る。この段階は、層１５０をつくるＧａＡｌＡｓ材料及
び層１４０をつくるＧａＩｎＰとの間で選択的にエッチ
ングする溶液を使用することによって達成される。この
操作において、比率３−１−４０で化学剤Ｈ3 ＰＯ4 −
Ｈ2 ０2 ーＨ2 Ｏを使用することができる。
【００３６】従って、第１のエッチは、ＧａＩｎＰエミ
ッタ層１４０の表面で停止する。
【００３７】次に第２のエッチ２１０は、コレクタ接触
層１１０に到達するようにエフェクトされる。
【００３８】部品が次に絶縁される。またこの絶縁は第
１の工程として実行される。次にエミッタ電極２２０及
びコレクタ電極２３０が配置される。このデポジットは
コンタクト２２０及び２３０のアニールが続く。
【００３９】第２のタイプのベース電極２４０は、Ｇａ
ＩｎＰエミッタ形成層１４０上に直接堆積される。コン
タクト２４０の堆積は、他のアニールが続く。
【００４０】オーミックコンタクト２４０の目的は、エ
ミッタ形成ＧａＩｎＰエミッタ層１４０をベース層１３
０に接触することである。それは低い抵抗である。
【００４１】これを達成するために、例えば、ベースコ
ンタクト２４０がＡｕＭｎのような拡散コンタクトの形
成において製造される。このような拡散コンタクトの使
用は、ＧａＩｎＰエミッタ形成層１４０を介してベース
層に接触し、部品の非本質のベース１３０の表面全体に
わたってパッシベーション層を残すことを可能とする。
【００４２】本発明は、このエミッタ層１４０のために
ベース層１３０の選択的なエッチ及びパッシベーション
を得る手段を得ると同時に注入効果を増大する手段を提
供する。
【００４３】従って、本発明によるこの新しい構造は、
小さい形状で表面の組み合わせから得られる利得減少効
果をなくし、注入効果を改良することによって簡単な技
術及び改良された性能を得ることができる。
【００４４】本発明は、例えば、５．１０19ｃｍ-3にド
ープされた５０ｎｍの厚さのベース層１３０において３
００の利得の非常に高い利得を得ることが可能である。
【００４５】さらに、ＧａＩｎＰ材料においてエミッタ
層１４０を製造することによってベースに接触するため
にこの層を横断するコンタクトの層の抵抗は、ＧａＡｌ
Ａｓ材料を使用することによって可能なよりも低くする
ことができる。
【００４６】本発明は、ｎｐｎ及びｐｎｐトランジスタ
に関する。
【００４７】また、本発明は、ＩｎＰシステムに関す
る。ｎｐｎトランジスタにおいて、層１１０はＧａＩｎ
Ａｓであり、層１２０は、ＧａＩｎＡｓ，ＡｌＩｎＡｓ
またはＩｎＰであり、層１３０はＧａＩｎＡｓであり、
層１４０は、ＩｎＰであり、層１５０はＡｌＩｎＡｓで
あり、層１６０は、ＩｎＧａＡｓである。
【００４８】ｐｎｐトランジスタにおいて、層１４０及
び１５０の性質は反転し、層１４０はＡｌＩｎＡｓであ
り、層１５０は、ＩｎＰである。
【００４９】本発明は、（前述したような）従来の２重
のメサ技術及び自己整合技術でトランジスタを製造でき
るようにすることである。自己整合技術によってエミッ
タコンタクトをベースコンタクトに非常に接近させ、及
び同じエッチング水準を使用してそれらを製造すること
ができるようにする。この最後の場合において、層１５
０がエッチされた後、エミッタ及びベースコンタクト
は、エミッタコンタクトに関してベースコンタクトを自
己整合するために誘電スペースまたはエッチ層１５０及
び／または１６０によって自己整合される。
【００５０】本発明は、ミクロ電子及びミクロ光学の分
野に関する。
【００５１】特に、本発明は、ＧａＡｓまたはＩｎＰ基
板上での１つまたは２重のヘテロ接合バイポーラトラン
ジスタの製造及び関連する回路に関する。しかしなが
ら、ＧａＩｎＰ及びＧａＡｓまたはＧａＡｌＡｓの間の
さらに正確なすぐれたエッチングの選択性は、ＭＥＦＥ
Ｔｓ，ＨＦＥＴｓ，ＨＭＥＴｓ等のような電界効果トラ
ンジスタ技術の製造に関し、また困難性を表す従来のＧ
ａＡｌＡｓ／ＡｌＡｓの材料の対を配置することによっ
てこれらの装置によって製造される回路に関する。
【００５２】本発明による構造から生じる上述した利点
の外に、発明者は、第１のＧａＩｎＰエミッタ層１４０
はベースの下の従来のベリリウムドープが拡散すること
を防止することに留意すべきである。このように本発明
の構造は、モレキュラービームエピタキシーを使用して
ベース１３０にベリリウムドープを加えることを可能に
し、ベリリウムの拡散を防止するためにカーボンドープ
を適用するすでに開発されたさらに複雑な技術、既知の
従来技術の構造に共通して技術に頼ることを避ける。
【００５３】本発明は、上述した特定の実施例に制限さ
れないが、その基礎となる原理によって包含されたすべ
ての変形例に伸びる。
【図面の簡単な説明】
【図１】前述したような従来技術によるヘテロ接合バイ
ポーラトランジスタの構造の断面図。
【図２】本発明によるトランジスタの構造の断面図。
【符号の説明】
１１０ 第１のＧａＡｓ層 １２０ 第２の層 １３０ 第３の層 １５０ 第５の層 ２１０ 第２のエッチ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジャン‐ルイ、ベンシモル フランス国パレイゾー、アレー、デ、ロ カーユ、12 (72)発明者 フランソワ、アレクサンドル フランス国ビトリ、シュール、セーヌ、 リュ、デ、ブラーシュ、７ (56)参考文献 特開 平３−110829（ＪＰ，Ａ) 特開 昭63−1066（ＪＰ，Ａ)

Claims (34)

    (57)【特許請求の範囲】
  1. 【請求項１】コレクタ、ベースおよびエミッタ、ならび
    にコレクタ、ベースおよびエミッタのオーミックコンタ
    クトを形成する層を作成する工程を含む形式のトランジ
    スタ、特にヘテロ接合バイポーラトランジスタを製造す
    る方法であって、 前記エミッタの製造工程は、大きなエネルギギャップを
    有する第１の材料からなる第１の薄い層と、大きなエネ
    ルギギャップを有する第２の材料からなる第２の層とを
    有する、前記エミッタを形成する第１の導電形式の半導
    体材料からなる２つの重なった層を前記ベースの層上に
    堆積し、 前記ベースは、第２の導電形式の半導体材料で形成さ
    れ、 前記コレクタは、第１の導電形式の半導体材料で形成さ
    れ、 前記ベースのオーミックコンタクトは、前記エミッタの
    前記第１の層上に配置されるトランジスタの製造方法。
  2. 【請求項２】前記第２の層のエネルギギャップは、前記
    第１の層のエネルギギャップより小さいか等しい、請求
    項１に記載の方法。
  3. 【請求項３】ｎｐｎトランジスタの製造方法であって、 ＧａＡｓの価電子帯と前記第１の層の価電子帯との間の
    エネルギ不連続性は、ＧａＡｓの価電子帯と前記第２の
    層の材料の価電子帯との間のエネルギ不連続性より大き
    く、一方、ＧａＡｓの伝導帯と前記第１の層の材料の伝
    導帯との間のエネルギ不連続性は、ＧａＡｓの伝導帯と
    前記第２の層の物質の伝導帯との間のエネルギ不連続性
    より小さい、請求項１および２の何れかに記載の方法。
  4. 【請求項４】ｐｎｐトランジスタの製造方法であって、 ＧａＡｓの価電子帯と前記第１の層の価電子帯との間の
    エネルギ不連続性は、ＧａＡｓの価電子帯と前記第２の
    層の材料の価電子帯との間のエネルギ不連続性より小さ
    く、一方、ＧａＡｓの伝導帯と前記第１の層の材料の伝
    導帯との間のエネルギ不連続性は、ＧａＡｓの伝導帯と
    前記第２の層の物質の伝導帯との間のエネルギ不連続性
    より大きい、請求項１および２の何れかに記載の方法。
  5. 【請求項５】前記エミッタの前記第１の層は、前記エミ
    ッタの前記第２の層より選択されたエッチング剤に対す
    る大きな抵抗率を有する、請求項１ないし４の何れかに
    記載の方法。
  6. 【請求項６】ｎｐｎトランジスタの製造方法であって、 前記エミッタの２つの層を形成する材料は、前記第１の
    層に関してＧａＩｎＰ、また前記第２の層に関してＧａ
    ＡｌＡｓの対、前記第１の層に関してＧａＰ、また前記
    第２の層に関してＧａＡｌＡｓまたはＧａＩｎＰの対、
    前記第１の層に関してＩｎＰ、また前記第２の層に関し
    てＡｌＩｎＡｓの対から選択される、請求項２、３およ
    び５の何れかに記載の方法。
  7. 【請求項７】ｐｎｐトランジスタの製造方法であって、 前記エミッタの２つの層を形成する材料は、前記第２の
    層に関してＧａＩｎＰ、また前記第１の層に関してＧａ
    ＡｌＡｓの対、前記第２の層に関してＧａＰ、また前記
    第１の層に関してＧａＡｌＡｓまたはＧａＩｎＰの対、
    前記第２の層に関してＩｎＰ、また前記第１の層に関し
    てはＡｌＩｎＡｓの対から選択される、請求項２、４お
    よび５の何れかに記載の方法。
  8. 【請求項８】ｎｐｎトランジスタの製造方法であって、 前記第１の層はＩｎＰであり、前記第２の層は、ＡｌＩ
    ｎＡｓである、請求項１、２、３および５の何れかに記
    載の方法。
  9. 【請求項９】ｐｎｐトランジスタの製造方法であって、 前記第１の層はＡｌＩｎＡｓであり、前記第２の層は、
    ＩｎＰである請求項１、２、４および５の何れかに記載
    の方法。
  10. 【請求項１０】前記エミッタの前記第１の層までエッチ
    ング工程を実行することからなる段階を含む、請求項１
    から９の何れかに記載の方法。
  11. 【請求項１１】前記コレクタのコンタクト層を露出する
    ために第２のエッチを実行することからなる段階を含
    む、請求項１０に記載の方法。
  12. 【請求項１２】前記コレクタのコンタクト層を形成する
    第１の導電形式の重くドープされた層を基板上に堆積さ
    せる工程と、 前記コレクタのコンタクト層を形成する第１の導電形式
    の伝導率の軽くドープされた層をコレクタコンタクト上
    に堆積させる工程と、 前記ベースの層を形成する第２の導電形式の非常に重く
    ドープされた層をコレクタ層上に堆積させる工程と、 第１のエミッタ層を形成する大きなエネルギギャップの
    第１の材料の第１の導電形式の薄い層をベース層上に堆
    積させる工程と、 大きなエネルギギャップを持った第２の材料をつくる第
    ２の層を第１のエミッタ層上に堆積させる工程と、 エミッタコンタクト層を形成する第１の導電形式の重く
    ドープされた層を第２のエミッタ層上に堆積させる工程
    とを有する、請求項１ないし１１の何れかに記載の方
    法。
  13. 【請求項１３】コレクタのコンタクト層およびエミッタ
    のコンタクト層の上に、コレクタおよびエミッタのオー
    ミックコンタクトを堆積させる工程を有する、請求項１
    ２に記載の方法。
  14. 【請求項１４】コレクタ、ベースおよびエミッタ、なら
    びにコレクタ、ベースおよびエミッタのオーミックコン
    タクトを形成する層をそなえたトランジスタであって、 前記エミッタは、大きなエネルギ不連続性を有する第１
    の材料からなる第１の薄い層と、大きなエネルギ不連続
    性を有する第２の材料からなる第２の層とを有する第１
    の導電形式の半導体材料のベース層上の２つの重なった
    層によって形成され、 前記ベースは、第２導電形式の半導体材料により形成さ
    れ、 前記コレクタは、前記第１の導電形式の半導体材料によ
    って形成され、 前記ベースのオーミックコンタクトは、前記エミッタの
    第１の層上に配置されるトランジスタ。
  15. 【請求項１５】前記第２の層のエネルギギャップは、前
    記第１の層のエネルギギャップより小さいか、または等
    しい、請求項１４に記載のトランジスタ。
  16. 【請求項１６】ｎｐｎトランジスタであって、 ＧａＡｓの価電子帯と前記第１の薄い層の材料の価電子
    帯との間のエネルギ不連続性は、ＧａＡｓの価電子帯と
    前記第２の層の材料の価電子帯との間のエネルギ不連続
    性より大きく、一方、ＧａＡｓの伝導帯と前記第１の薄
    い層の材料の伝導帯との間のエネルギ不連続性は、Ｇａ
    Ａｓの伝導帯と前記第２の層の材料の伝導帯との間のエ
    ネルギ不連続性より小さい、請求項１４に記載のトラン
    ジスタ。
  17. 【請求項１７】ｐｎｐトランジスタであって、 ＧａＡｓの価電子帯と前記第１の薄い層の材料の価電子
    帯との間のエネルギ不連続性は、ＧａＡｓの価電子帯と
    前記第２の層の材料の価電子帯との間のエネルギ不連続
    性より小さく、一方、ＧａＡｓの伝導帯と前記第１の薄
    い層の材料の伝導帯との間のエネルギ不連続性は、Ｇａ
    Ａｓの伝導帯と前記第２の層の材料の伝導帯との間のエ
    ネルギ不連続性より大きい、請求項１４に記載のトラン
    ジスタ。
  18. 【請求項１８】前記エミッタを形成する前記第１の層
    は、前記エミッタを形成する前記第２の層より選択され
    たエッチング剤に対する大きな抵抗率を有する、請求項
    １４ないし１７の何れかに記載の方法。
  19. 【請求項１９】ｎｐｎトランジスタであって、 前記エミッタの２つの層を形成する材料は、前記第１の
    層に関してＧａＩｎＰ、また前記第２の層に関してＧａ
    ＡｌＡｓの対、前記第１の層に関してＧａＰ、また前記
    第２の層に関してＧａＡｌＡｓまたはＧａＩｎＰの対、
    前記第１の層に関してＩｎＰ、また前記第２の層に関し
    てＡｌＩｎＡｓの対から選択される、請求項１４、１
    ５、１６および１８の何れかに記載のトランジスタ。
  20. 【請求項２０】ｐｎｐトランジスタであって、 前記エミッタの２つの層を形成する材料は、前記第２の
    層に関してＧａＩｎＰ、また前記第１の層に関してＧａ
    ＡｌＡｓの対、前記第２の層に関してＧａＰ、また前記
    第１の層に関してＧａＡｌＡｓまたはＧａＩｎＰの対、
    前記第２の層に関してＩｎＰ、また前記第１の層に関し
    てＡｌＩｎＡｓの対から選択される、請求項１４、１
    ５、１７および１８の何れかに記載のトランジスタ。
  21. 【請求項２１】ｎｐｎトランジスタであって、 前記第１の層はＩｎＰであり、前記第２の層は、ＡｌＩ
    ｎＡｓである、請求項１４、１５、１６および１８の何
    れかに記載のトランジスタ。
  22. 【請求項２２】ｐｎｐトランジスタであって、 前記第１の層はＡｌＩｎＡｓであり、前記第２の層はＩ
    ｎＰである、請求項１４、１５、１６、および１８の何
    れかに記載のトランジスタ。
  23. 【請求項２３】前記エミッタの第１の層および前記コレ
    クタのコンタクト層を露出する２つのエッチングをそな
    えた、請求項１４に記載のトランジスタ。
  24. 【請求項２４】基板上の、前記コレクタのコンタクト層
    を形成する第１の導電形式の重くドープされた層と、 前記コレクタのコンタクト上の、前記コレクタのコンタ
    クト層を形成する第１の導電形式の軽くドープされた層
    と、 前記コレクタの層上の、前記ベースの層を形成する第２
    の導電形式の非常に重くドープされた層と、 前記ベースの層上の、第１のエミッタ層を形成する大き
    なエネルギギャップの第１の材料の第１の導電形式の薄
    い層と、 前記第１のエミッタ層上の、前記第２のエミッタ層を形
    成する大きなエネルギギャップを有する第２の材料の第
    ２の層と、 第２のエミッタ層上の、エミッタのコンタクト層を形成
    する第１の導電形式の重くドープされた層を有する、請
    求項１４ないし２３の何れかに記載のトランジスタ。
  25. 【請求項２５】前記エミッタをつくる第１の層の厚さ
    は、１０ないし６０ｎｍであり、好ましくは２０ないし
    ４５ｎｍであり、非常に有利には３０ｎｍのオーダであ
    る、請求項１４ないし２４の何れかに記載のトランジス
    タ。
  26. 【請求項２６】前記エミッタをつくる前記第１の層は、
    １０１６から１０１７ｃｍ−３の水準までドープされ
    る、請求項１４または２５の何れかに記載のトランジス
    タ。
  27. 【請求項２７】前記エミッタをつくる前記第２の層は、
    Ｇａｌ−ｘＡｌｘＡｓから形成される、請求項１４ない
    し２６の何れかに記載のトランジスタ。
  28. 【請求項２８】前記エミッタをつくる前記第１の層は、
    ＧａＩｎＰから形成される、請求項１４ないし２７の何
    れかに記載のトランジスタ。
  29. 【請求項２９】前記コレクタの層は、ＧａＡｓ，ＧａＡ
    ｌＡｓまたはＧａＩｎＰで製造される、請求項１４ない
    し２８の何れかに記載のトランジスタ。
  30. 【請求項３０】前記ベースの層は、ＧａＡｓ、ＧａＡｌ
    ＡｓまたはＧａＩｎＰで製造される、請求項１４ないし
    ２９の何れかに記載のトランジスタ。
  31. 【請求項３１】前記オーミックコンタクトは、前記エミ
    ッタのコンタクトおよび前記コレクタのコンタクト層上
    にそれぞれ配置される、請求項１４ないし３０の何れか
    に記載のトランジスタ。
  32. 【請求項３２】前記ベースのオーミックコンタクトは、
    拡散コンタクトである、請求項１４ないし３１の何れか
    に記載のトランジスタ。
  33. 【請求項３３】前記ベースのオーミックコンタクトは、
    ＡｕＭｎで製造される、請求項１４ないし３２の何れか
    に記載のトランジスタ。
  34. 【請求項３４】自己整合技術を使用して製造された、請
    求項１４ないし３３の何れかに記載のトランジスタ。
JP5145181A 1992-06-17 1993-06-16 トランジスタ及びその製造方法 Expired - Fee Related JP2706034B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9207354 1992-06-17
FR9207354A FR2692721B1 (fr) 1992-06-17 1992-06-17 Procede de realisation de transistor bipolaire a heterojonction et transistor obtenu.

Publications (2)

Publication Number Publication Date
JPH06295922A JPH06295922A (ja) 1994-10-21
JP2706034B2 true JP2706034B2 (ja) 1998-01-28

Family

ID=9430844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5145181A Expired - Fee Related JP2706034B2 (ja) 1992-06-17 1993-06-16 トランジスタ及びその製造方法

Country Status (5)

Country Link
US (1) US5412233A (ja)
EP (1) EP0575247B1 (ja)
JP (1) JP2706034B2 (ja)
DE (1) DE69322000T2 (ja)
FR (1) FR2692721B1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3117831B2 (ja) * 1993-02-17 2000-12-18 シャープ株式会社 半導体装置
US5671853A (en) 1995-10-31 1997-09-30 Kerr Group, Inc. Child-resistant one-piece container and one-piece closure assembly
KR100197001B1 (ko) 1996-05-02 1999-07-01 구본준 바이폴라소자 및 그 제조방법
US5736417A (en) * 1996-05-13 1998-04-07 Trw Inc. Method of fabricating double photoresist layer self-aligned heterojunction bipolar transistor
US5859447A (en) * 1997-05-09 1999-01-12 Yang; Edward S. Heterojunction bipolar transistor having heterostructure ballasting emitter
GB2358959B (en) * 1999-10-07 2002-01-16 Win Semiconductors Corp Metamorphic heterojunction bipolar transistor having material structure for low cost fabrication on large size gallium arsenide wafers
CN1147935C (zh) * 2000-12-18 2004-04-28 黄敞 互补偶载场效应晶体管及其片上系统
US6541346B2 (en) 2001-03-20 2003-04-01 Roger J. Malik Method and apparatus for a self-aligned heterojunction bipolar transistor using dielectric assisted metal liftoff process
US7300849B2 (en) * 2005-11-04 2007-11-27 Atmel Corporation Bandgap engineered mono-crystalline silicon cap layers for SiGe HBT performance enhancement
US7439558B2 (en) * 2005-11-04 2008-10-21 Atmel Corporation Method and system for controlled oxygen incorporation in compound semiconductor films for device performance enhancement
US7651919B2 (en) * 2005-11-04 2010-01-26 Atmel Corporation Bandgap and recombination engineered emitter layers for SiGe HBT performance optimization
US20070102729A1 (en) * 2005-11-04 2007-05-10 Enicks Darwin G Method and system for providing a heterojunction bipolar transistor having SiGe extensions
WO2010047281A1 (ja) 2008-10-21 2010-04-29 日本電気株式会社 バイポーラトランジスタ
WO2010047280A1 (ja) * 2008-10-21 2010-04-29 日本電気株式会社 バイポーラトランジスタ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6239063A (ja) * 1985-08-13 1987-02-20 Fujitsu Ltd ホツト・エレクトロン・トランジスタ
JPS631066A (ja) * 1986-06-19 1988-01-06 Fujitsu Ltd 半導体装置の製造方法
JP2533541B2 (ja) * 1987-06-08 1996-09-11 株式会社日立製作所 ヘテロ接合バイポ−ラトランジスタ
JP2542676B2 (ja) * 1987-07-02 1996-10-09 株式会社東芝 ヘテロ接合バイポ―ラトランジスタ
US4825269A (en) * 1988-03-04 1989-04-25 Stanford University Double heterojunction inversion base transistor
JP2885435B2 (ja) * 1989-09-25 1999-04-26 株式会社東芝 化合物半導体薄膜の製造方法
US5001534A (en) * 1989-07-11 1991-03-19 At&T Bell Laboratories Heterojunction bipolar transistor
JPH0618210B2 (ja) * 1990-11-30 1994-03-09 株式会社東芝 ヘテロ接合バイポーラトランジスタ

Also Published As

Publication number Publication date
JPH06295922A (ja) 1994-10-21
EP0575247A1 (fr) 1993-12-22
FR2692721B1 (fr) 1995-06-30
US5412233A (en) 1995-05-02
DE69322000D1 (de) 1998-12-17
FR2692721A1 (fr) 1993-12-24
EP0575247B1 (fr) 1998-11-11
DE69322000T2 (de) 1999-05-27

Similar Documents

Publication Publication Date Title
EP0408252A2 (en) Heterojunction bipolar transistor
JP2706034B2 (ja) トランジスタ及びその製造方法
US4751195A (en) Method of manufacturing a heterojunction bipolar transistor
JPH0936132A (ja) バイポーラトランジスタ
US8735256B1 (en) Current-confined heterojunction bipolar transistor
JPH023240A (ja) ヘテロ接合バイポーラトランジスタ形の半導体デバイスの製造方法
JP3294461B2 (ja) ヘテロ接合バイポーラトランジスタとその製造方法
JPH06104273A (ja) 半導体装置
Oka et al. Small-scaled InGaP/GaAs HBTs with WSi/Ti base electrode and buried SiO/sub 2
JP3087671B2 (ja) バイポーラトランジスタおよびその製造方法
JP2851044B2 (ja) 半導体装置の製造方法
JP2890729B2 (ja) バイポーラトランジスタおよびその製造方法
JP2830409B2 (ja) バイポーラトランジスタおよびその製造方法
JP2576165B2 (ja) バイポーラトランジスタの製造方法
JP3244795B2 (ja) 半導体装置の製造方法
JP4092597B2 (ja) 半導体装置及びその製造方法
JP2861415B2 (ja) バイポーラトランジスタの製造方法
EP0472262A1 (en) Heterojunction bipolar transistor
KR100347520B1 (ko) 이종접합 쌍극자 소자 및 그 제조방법
Nagata et al. Extremely small emitter (1* 1 mu m/sup 2/) AlGaAs/GaAs HBT's utilizing bridged base electrode structure
KR100352375B1 (ko) 이종접합 쌍극자 트랜지스터의 제조방법
JP3117766B2 (ja) ヘテロ接合バイポーラトランジスタ
Mochizuki et al. Heavily carbon-doped InGaP/GaAs HBT's with buried polycrystalline GaAs under the base electrode
JP2615983B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
Wei et al. A 160-GHz f T and 140-GHz f max submicrometer InP DHBT in MBE regrown-emitter technology

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees