JP2861415B2

JP2861415B2 - バイポーラトランジスタの製造方法

Info

Publication number: JP2861415B2
Application number: JP1278291A
Authority: JP
Inventors: 暢雄永野
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1991-01-09
Filing date: 1991-01-09
Publication date: 1999-02-24
Anticipated expiration: 2014-02-24
Also published as: JPH04251937A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はバイポーラトランジスタ
の製造方法に関するものである。

【０００２】

【従来の技術】化合物半導体ヘテロ接合バイポーラトラ
ンジスタ（ＨＢＴ）は、電流利得遮断周波数（Ｆｔ）を
高くできるという化合物半導体デバイスの有する特徴
と、高電流駆動能力（Ｇｍ）、低しきい値分散（σＶ
ｔ）、低１／ｆ雑音というバイポーラトランジスタの有
する特徴を合わせ持つため、超高速ディジタル集積回路
やマイクロ波アナログ回路、超高周波パワー素子への応
用が期待されている。

【０００３】光通信用集積回路を初めとするディジタル
応用では、ＡｌＧａＡｓ／ＧａＡｓ系ＨＢＴのＩＣから
ＬＳＩクラスの集積回路化が行われるまでに至ってい
る。これらのＨＢＴ集積回路を実現化するためには、素
子単体の高性能化を図りつつ、素子単体の高歩留り化お
よび高均一化を図ることが不可欠である。

【０００４】ところで従来のＨＢＴ製造方法は図３，図
４のように、下層に、コレクタコンタクト層１，コレク
タ層２，ベース層３，エミッタ層４を有するエミッタコ
ンタクト層５上に、絶縁膜ダミーエミッタ１５を形成
し、セルファライン的に素子を形成した後、フォトレジ
スト１６による平坦化・頭出し、エミッタコンタクト層
５上のベース電極金属層１０およびダミーエミッタ絶縁
膜１５を除去し、エミッタ電極１７を形成するパターン
反転プロセスが用いられた。しかしこの製造方法におい
ては、絶縁膜ダミーエミッタ１５の加工時にドライエッ
チングを使用するとエミッタコンタクト層５にダメージ
が入り、エミッタ電極金属１７とエミッタコンタクト層
５の接触抵抗を大きくし、エミッタコンタクト抵抗のバ
ラツキを大きくする。また、８は絶縁膜側壁である。一
方ウェットエッチングを用いると、横方向へのエッチン
グが進むため、良好な加工形状が得られず、またウェッ
トエッチングによりベース電極１１が露出され、エミッ
タ電極１７の形成によりベース・エミッタ間がショート
するという危険性があった。さらに平坦化・頭出し工程
においては、少なくともフォトレジスト１６を平坦化す
る工程（図３（ｄ））、ドライエッチングにより頭出し
をする工程（図４（ａ））、ベース電極金属層１０を除
去する工程、絶縁膜ダミーエミッタ１５を除去する工程
（図４（ｂ））、エミッタ電極１７を形成する工程（図
４（ｃ））を含まなければならず、その工程数の多さに
より素子の歩留りが低下するという問題がある。

【０００５】この問題に対して図６（ａ），（ｂ）のよ
うな工程が簡略化できる製造方法がある。この方法は、
まずエミッタコンタクト層５上にオーミックメタルをエ
ミッタ電極１７として形成し、このメタルに対してセル
ファライン的に素子を形成する製造方法である。また、
１３は絶縁膜である。この製造方法ではエミッタ領域の
平坦化・頭出し・パターン反転工程を用いないため、エ
ミッタコンタクト層５がドライエッチングのダメージ等
から保護され、よってエミッタ金属１７とエミッタコン
タクト層５との接触抵抗とそのバラツキは低減される。
しかも配線工程においては、エミッタ金属への配線コン
タクトは、ベース電極やコレクタ電極等と同時に、フォ
トレジストによるスルーホールエッチングが行えるた
め、前記の絶縁膜によるパターン反転法と比較して工程
数の大幅な低減が可能である。

【０００６】

【発明が解決しようとする課題】図３から図６は、Ａｌ
ＧａＡｓ／ＧａＡｓ系ＨＢＴの従来製造例である。図３
と図４は、絶縁膜ダミーエミッタ１５によるパターン反
転法である。まずエミッタコンタクト層５上に絶縁膜で
ダミーエミッタ１５を形成する（図３（ａ））。ダミー
エミッタ１５に対してエミッタコンタクト層５，エミッ
タ層４をＲＩＢＥにより垂直加工してベース層３を露出
させ（図３（ｂ））、ダミーエミッタ１５およびエミッ
タメサに絶縁膜側壁８を形成し（図３（ｃ））、ＨＢＴ
素子形成後フォトレジスト１６による平坦化・ダミーエ
ミッタの頭出しを行い（図３（ｄ），図４（ａ））、ダ
ミーエミッタ１５上のベース電極層１０をイオンミリン
グにより、またダミーエミッタ１５をＣＦ₄ＲＩＥによ
り順次除去し（図４（ｂ））、エミッタ電極（Ｔｉ−Ｐ
ｔ−Ａｕ）１７（図４（ｃ））を蒸着している。この製
造方法では、パターン反転時にエミッタコンタクト層５
が、ドライエッチングにさらされるために、半導体損傷
が入り、エミッタ金属とのコンタクト抵抗を大きくし、
またその値もばらつく。

【０００７】図５は、エミッタコンタクト層５上にＷＳ
ｉエミッタ電極１７を形成し、エミッタメタルに対して
セルファライン的に素子形成を行う方法による素子の図
を示すもので、（ａ）はエミッタ金属への配線によるコ
ンタクトが、フォトレジストによるスルーホール開口を
行う方法により作られたＨＢＴの素子形状を示す断面図
であり、（ｂ）は配線コンタクト部を示す断面図であ
る。この方法では、フォトレジストの開口パターンは、
露光時の余裕をもたせるために、その幅を小さくしなけ
ればならず、スルーホールに埋め込まれる配線金属１４
の幅は低減される。よってエミッタの金属抵抗は大きく
なる。さらに厚い絶縁膜に幅狭いスルーホールを加工す
るために、その加工形状はバラツキやすく、よって抵抗
値の均一性は得られにくくなる。

【０００８】また、図６の（ａ）はエミッタ金属を先に
形成する方法により製造されるバイポーラトランジスタ
の構造図であり、図６の（ｂ）はその素子のエミッタへ
の配線部分の構造図である。図６の（ｂ）のように、エ
ミッタ電極１７へのコンタクトスルーホール形成は、露
光余裕を考慮してその幅は狭くなる。よってスルーホー
ルに埋め込まれる配線金属１４の幅が小さくなり、その
結果、この部分の金属抵抗が上昇する。また厚い絶縁膜
１３に対して幅の狭いスルーホールを開けて、厚さの薄
いエミッタ金属１７を露出させ配線コンタクトをとるた
め、配線とエミッタ金属とのコンタクト状態のバラツキ
を生じ易い。よって従来の製造法ではエミッタ金属１７
とエミッタコンタクト層５とのコンタクト抵抗とそのバ
ラツキは低減できるが、配線金属１４とエミッタ電極１
７とのコンタクト抵抗およびそのバラツキにより、結果
としてエミッタ抵抗は大きくなり、またそのバラツキも
大きくなる。さらにスルーホールに埋め込んだ金属幅が
狭いことと、エミッタ電極が比較的厚さの薄い金属であ
るために、大きな電流に対する信頼性を確保できないと
いう問題をもつ。

【０００９】このように従来のＨＢＴ製造方法では、い
ずれもトランジスタのエミッタ抵抗を充分に低減でき
ず、またエミッタ抵抗のバラツキも大きい。

【００１０】ところで、エミッタ抵抗およびそのバラツ
キが大きいと、トランジスタのオン電圧のバラツキが大
きくなることが知られている。これはアイトリプルイー
・トランザクション・オン・エレクトロン・デバイシー
ズ（ＩＥＥＥ・Ｔｒａｎｓａｃｔｉｏｎ・ｏｎ・Ｅｌｅ
ｃｔｒｏｎ・Ｄｅｖｉｃｅｓ）Ｖｏｌ．３５，Ｎｏ．１
１，Ｎｏｖｅｍｂｅｒ１９８８，ｐｐ１７７１〜１７７
７に羽山他により記述されており、エミッタ接地のバイ
ポーラトランジスタのオン電圧（ベース電圧）のバラツ
キ（σＶｂｅ）のエミッタ電流（Ｉｅ）に対する依存性
は次の数式１で与えられる。

【００１１】

【００１２】ここで、Ａｅはエミッタ面積を、Ｒｅはエ
ミッタ抵抗を表わす。一般にバイポーラトランジスタは
低しきい値分散であるが、これは数式１において微小電
流領域では右辺第２項が無視でき、エミッタの加工寸法
のバラツキ（σＡｅ）、つまり素子加工精度を上げれ
ば、σＶｂｅが低減できることを表わす。ところがエミ
ッタ電流が大きくなると、オン電圧Ｖｂｅのバラツキ
は、数式１において右辺第２項が支配的となり、エミッ
タ抵抗（Ｒｅ）およびそのバラツキ（σＲｅ）を充分に
低減しなければならない。バイポーラトランジスタで集
積回路を構成した場合、回路を動作させるための電流に
対して、そのオン電圧Ｖｂｅ）が決まる。しかしこのオ
ン電圧のバラツキ（σＶｂｅ）が大きくなると、各トラ
ンジスタに流れる電流が異なってしまい、その結果とし
て、回路内の各ノードにおける電位関係が設計値からず
れ、ＨＢＴ素子の高性能な特性を反映した、回路の超高
速動作は阻害される。

【００１３】以上より高性能ＨＢＴ集積回路を実現する
ために、構成素子の均一性を向上させるためには、前記
のベース・オン電圧のバラツキ低減が効果的であり、こ
の均一性を実現するためには、素子のエミッタ抵抗値と
そのバラツキを低減する必要がある。また集積化という
観点からは、素子の歩留り向上も重要であり、よって前
記のエミッタ抵抗およびそのバラツキ低減を図りつつ、
かつ工程を簡略化することが重要である。

【００１４】本発明の目的は、前記の均一性が得られる
製造工程を基にし、回路動作時の電流を流すためのオン
電圧の均一性を初めとして、ＤＣ特性や高周波特性にお
いて、非常に高い均一性が得られる、しかも工程数を増
やすことなく、従って高歩留りなバイポーラトランジス
タの製造方法を提供することにある。

【００１５】

【課題を解決するための手段】前記目的を達成するた
め、本発明に係るバイポーラトランジスタの製造方法に
おいては、半導体基板上に第１導電型のコレクタコンタ
クト層、第１導電型のコレクタ層、第２導電型のベース
層、第１導電型のエミッタ層、第１導電型のエミッタコ
ンタクト層を少なくとも有する半導体層を形成する工程
と、前記エミッタコンタクト層上にエミッタコンタクト
層との接触抵抗が小さい第１の金属層、比抵抗が小さく
厚さの厚い第２の金属層を順次形成する工程と、該第２
の金属層および第１の金属層を順次加工する工程と、該
第１の金属層および第２の金属層をマスクとしてエミッ
タコンタクト層の全部とエミッタ層の少なくとも一部を
異方性エッチングにより加工する工程と、そのエミッタ
メサおよび前記第１の金属層と第２の金属層に絶縁膜側
壁を形成する工程と、残りのエミッタ層をエッチングに
より加工してベース層を露出させる工程と、エミッタメ
サに対してセルファライン的にベース電極を形成する工
程とを備えるものである。

【００１６】

【作用】本発明による製造方法では、図１に示すように
絶縁膜側壁８直下にエミッタ層４の一部を保護層９とし
て残しているが、これはザ・サード・アジア−パシフィ
ック・マイクロウェーブ・コンファレンス・プロシーデ
ィングス，トーキョー，１９９０（Ｔｈｅ・３ｒｄ・Ａ
ｓｉａ−Ｐａｃｉｆｉｃ・Ｍｉｃｒｏｗａｖｅ・Ｃｏｎ
ｆｅｒｅｎｃｅ・Ｐｒｏｃｅｅｄｉｎｇｓ，Ｔｏｋｙ
ｏ，１９９０）、ｐｐ１０３９〜１０４２、に羽山他に
より記述されている製造方法を利用して、さらに改良し
たものであり、この保護層の形成方法によりエミッタか
ら注入されたキャリアが、エミッタメサのベース・エミ
ッタ界面近傍でベースから注入されたキャリアと再結合
するのを阻止でき、よって電流利得の向上が図られると
同時に、電流利得の均一化を図れる。またこの製造方法
では、ベース面表出エッチングには、ウェットエッチン
グを用いるために、ベース電極が形成される、外部ベー
ス層にはダメージが入らず、ベース金属のコンタクト抵
抗の低減、およびベースコンタクト抵抗の均一性が得ら
れる。

【００１７】以下に作用について更に詳しく図１を用い
て説明する。本発明による方法で製造したバイポーラト
ランジスタは、製造工程の初期にエミッタコンタクト層
５上にエミッタコンタクト層との接触抵抗が小さい第１
の金属層（オーミック電極金属）６を形成し、さらにそ
の上に比抵抗が小さく厚さの厚い第２の金属層（電極金
属）７を形成し、これを利用してセルファライン的にエ
ミッタメサ形成およびベース電極蒸着を行うため、エミ
ッタ金属と半導体のコンタクトは良好である。しかもエ
ミッタコンタクト層上の第２の金属層７を充分に厚くす
ることにより、エミッタ電極金属自体の抵抗も低減で
き、電流に対する信頼性が向上する。またエミッタコン
タクト層が金属層の役目によりドライエッチング等のダ
メージから保護され、さらに形成されたエミッタ金属に
より垂直加工性の良い異方性エッチングによりエミッタ
メサの形状が規定されるため、エミッタ領域の形状も均
一にでき、エミッタ抵抗の均一性は向上できる。さらに
本製造方法では、素子のエミッタへの配線コンタクト
は、ベース電極やコレクタ電極等のスルーホール開口と
同時に行え、工程数低減が可能でよって高歩留りが期待
でき、しかもエミッタオーミック電極上には厚い金属層
が設けられているため、大きな電流に対する信頼性が得
られ、エミッタ上の金属抵抗やそのバラツキは大きくな
ることはない。これによりベースオン電圧のバラツキ低
減が可能となる。

【００１８】またエミッタ側壁直下に形成される保護層
９により、エミッタから注入されるキャリアがエミッタ
メサ近傍でベースから注入されるキャリアと再結合する
ことを抑制するため、高電流利得が得られ、しかも電流
利得の高均一性も実現できる。さらにこの製造方法で
は、ベース面表出エッチングには、ウェットエッチング
を用いるために、ベース電極がつけられる外部ベース層
にはダメージは入らず、ベース抵抗およびその均一性も
得られる。よってその結果、ＤＣおよび高周波特性にお
いて非常に高性能で高均一な素子特性が実現できる。

【００１９】

【実施例】以下、本発明の一実施例を図により説明す
る。図１Ａ，図１Ｂは、ＡｌＧａＡｓ／ＧａＡｓ系ＨＢ
Ｔの本発明による製造方法の実施例を示す図である。図
において、半導体層構造は、半導体基板上に高濃度ｎ−
ＧａＡｓコレクタコンタクト層１、ｎ−ＧａＡｓコレク
タ層２、ｐ−ＧａＡｓベース層３、ｎ−ＡｌＧａＡｓエ
ミッタ層４、高濃度ｎ−ＧａＡｓおよび高濃度ｎ−Ｉｎ
ＧａＡｓエミッタコンタクト層５からなる。ＩｎＧａＡ
ｓエミッタコンタクト層上に第１の金属層６として２０
０ｎｍの耐熱性ノンアロイオーミック金属であるＷＳｉ
を、第２の金属層７として厚さ５００ｎｍのＴｉ−Ｐｔ
−Ａｕを順次形成する。次にフォトレジストをマスクと
してＡｒイオンミリングおよびＳＦ₆反応性イオンエッ
チング（ＲＩＥ）によりＴｉ−Ｐｔ−ＡｕおよびＷＳｉ
を各々加工する（図１Ａ（ａ））。引き続きＴｉ−Ｐｔ
−ＡｕおよびＷＳｉをマスクとして、エミッタコンタク
ト層５の全部とエミッタ層４の途中までＣｌ₂反応性イ
オンビームエッチング（ＲＩＢＥ）により垂直加工し、
エミッタメサを形成する（図１Ａ（ｂ））。その後、エ
ミッタメサおよびエミッタ金属に絶縁膜側壁８を形成
し、この側壁を基準にしてウェットエッチングによりベ
ース層表面出しを行う（図１Ａ（ｃ））。引き続きベー
ス金属１０をセルファライン的に蒸着（図１Ｂ（ｄ））
・加工し、ウェットエッチングによりコレクタメサを形
成してコレクタコンタクト層を露出させ、コレクタ金属
を蒸着・加工する（図１Ｂ（ｅ））。このようにして製
作されたＨＢＴの完成図を図２（ａ），（ｂ），（ｃ）
に示した。

【００２０】本発明による製造されたＨＢＴは、高濃度
のＩｎＧａＡｓエミッタコンタクト層５とノンアロイオ
ーミック電極ＷＳｉ６により良好なコンタクトが行わ
れ、さらにＷＳｉ６上には厚いＡｕ７が設けられるため
に、その後のＨＢＴ製造工程において、ドライエッチン
グ等によるダメージがエミッタコンタクト層５に入るこ
とはなく、よってエミッタコンタクト抵抗は低減され
る。さらにＨＢＴのエミッタ電極７に配線コンタクトを
とる場合に、ベース電極１１やコレクタ電極１２等のス
ルーホールエッチングと同時に、フォトレジストでのパ
ターニングによりＣＦ₄ＲＩＥでエッチングすることに
より行える。このとき、ＷＳｉ上にはあらかじめ厚いＡ
ｕ層が設けられているために、エミッタ金属への配線コ
ンタクト時にスルーホールに埋め込まれる金属の幅が狭
いにも関わらず、エミッタ金属の抵抗とバラツキは低減
でき、電流に対する信頼性は高くできる。さらに保護層
９の形成によりベース電流のエミッタメサ近傍で表面再
結合が低く抑えられ電流利得を高くとれそのバラツキは
低減できる。またエミッタメサエッチングにおいて異方
性エッチングは、エミッタ層が残り５０ｎｍ以上の所ま
でしか用いず、ベース層表面出しはウェットエッチング
で行うため、外部ベース層へのエッチングダメージは回
避され、ベース電極のコンタクト抵抗およびバラツキも
低減される。

【００２１】

【発明の効果】高性能ＨＢＴ集積回路を実現するために
は、素子の高歩留り化を図るために、プロセスを簡略化
すること、および素子の特性を高均一化することが不可
欠である。まず素子の高均一化の観点からは、特に集積
回路化した場合、ＨＢＴのオン電圧の均一性が重要とな
る。この値を低減するためには、エミッタ抵抗値を低減
し、しかもそのバラツキを充分に低減する必要がある。
本発明によるＨＢＴの製造方法では、エミッタオーミッ
ク金属上の厚い金属層により、エミッタキャップ層が以
後の工程でドライエッチング等から保護される役目を果
たす。よってエミッタ抵抗の低減およびその高均一性化
が図られる。またスルーホール開口によりエミッタ金属
へ配線コンタクトをとっても、エミッタオーミック金属
層６上には厚い金属層７が設けられているために、エミ
ッタ金属抵抗が低減でき、大きな電流に対する信頼性を
稼げる。図７は、本発明方法により製造したＨＢＴのσ
Ｖｂｅのエミッタ電流密度依存性を、従来の製造方法に
よるＨＢＴの特性と比較したものである。ここで、従来
法は、絶縁膜のダミーエミッタによるパターン反転セル
ファラインプロセスにより形成した素子である。本発明
により製造したＨＢＴは、回路動作の電流密度領域（１
０⁴Ａ／ｃｍ²のオーダ）においても、σＶｂｅが約１／
８倍に低減され、非常に良い均一性が得られる。また、
オン電圧以外にも電流利得、相互コンダクタンスの高均
一性、および高周波特性における均一性が得られる。次
にエミッタ側壁形成時に、側壁直下に形成される保護層
により、エミッタメサのベース・エミッタ界面近傍で起
こる表面再結合電流を低減でき、電流利得の向上とその
高均一化を図ることができる。これは、ベース・エミッ
タ接合のビルトイン電圧により、この領域が空乏化して
いるため、エミッタメサ端付近を流れる再結合電流を低
減できる。その厚さは、ベース・エミッタ接合の空乏層
幅約５０ｎｍ程度である。またこの保護層がベース・エ
ミッタ接合の空乏層の厚みよりも厚くなっても、ＲＩＢ
Ｅ時に加わるダメージにより、保護層は完全に空乏化さ
れるためその効果は同じである。またこの製造方法で
は、残りの５０ｎｍのエミッタ層のエッチングは、ウェ
ットエッチングが用いられるため、ベース電極が取り付
けられる外部ベース層にはダメージは入らず、ベースコ
ンタクト抵抗の低減、およびその均一性も得られる。ベ
ースコンタクト抵抗の低減は、素子の高周波特性、特に
最大発振周波数（Ｆｍａｘ）に影響大であり、またベー
スコンタクト抵抗のバラツキを抑えることは、その均一
化につながる。エミッタへの配線コンタクトは、他の部
分のコンタクト・スルーホール開口と同時に、ＣＦ₄Ｒ
ＩＥにより行える。この際、エミッタのノンアロイオー
ミック金属ＷＳｉ上には、厚いＡｕが形成されているた
め、ＲＩＥによるオーバーエッチングを気にする必要が
なく、工程の簡略化が図れ、よって素子の歩留り大幅な
向上が図れる。ここで本発明による製造方法の効果は、
本実施例における絶縁膜側壁を形成するセルファライン
プロセスのみでなく、他の製造方法においても適用でき
る。また本明細書の実施例では、エミッタコンタクト層
の上層をＩｎＧａＡｓ層とした場合について説明した
が、この層がＩｎＡｓ層の場合でも同様な効果が得ら
れ、さらにエミッタコンタクト層との接触抵抗が小さい
第１の金属としてＷＳｉを実施例として取り上げたが、
この金属層が同様な耐熱性電極属である、タングステン
（Ｗ），タンタル（Ｔａ），モリブデン（Ｍｏ）等の単
体金属とその窒化物，珪化物においても同様な効果が得
られる。

【図面の簡単な説明】

【図１Ａ】本発明によるバイポーラトランジスタの製造
方法の前段を説明するための図である。

【図１Ｂ】本発明によるバイポーラトランジスタの製造
方法の後段を説明するための図である。

【図２】本発明により製造されたバイポーラトランジス
タの構造図である。

【図３】従来例によるバイポーラトランジスタの製造方
法の前段を説明するための図である。

【図４】従来例によるバイポーラトランジスタの製造方
法の後段を説明するための図である。

【図５】従来例により製造されたバイポーラトランジス
タの構造図である。

【図６】従来例により製造されたバイポーラトランジス
タの構造図である。

【図７】ＨＢＴ素子のσＶｂｅのエミッタ電流密度依存
性を示す図である。

【符号の説明】

１コレクタコンタクト層２コレクタ層３ベース層４エミッタ層５エミッタコンタクト層６第１の金属層７第２の金属層８絶縁膜側壁９保護層１０ベース電極金属層１１ベース電極１２コレクタ電極１３絶縁膜１４配線金属層１５絶縁膜ダミーエミッタ１６フォトレジスト１７エミッタ電極

Claims

(57)【特許請求の範囲】

【請求項１】半導体基板上に第１導電型のコレクタコ
ンタクト層、第１導電型のコレクタ層、第２導電型のベ
ース層、第１導電型のエミッタ層、第１導電型のエミッ
タコンタクト層を少なくとも有する半導体層を形成する
工程と、前記エミッタコンタクト層上にエミッタコンタ
クト層との接触抵抗が小さい第１の金属層、比抵抗が小
さく厚さの厚い第２の金属層を順次形成する工程と、該
第２の金属層および第１の金属層を順次加工する工程
と、該第１の金属層および第２の金属層をマスクとして
エミッタコンタクト層の全部とエミッタ層の少なくとも
一部を異方性エッチングにより加工する工程と、そのエ
ミッタメサおよび前記第１の金属層と第２の金属層に絶
縁膜側壁を形成する工程と、残りのエミッタ層をエッチ
ングにより加工してベース層を露出させる工程と、エミ
ッタメサに対してセルファライン的にベース電極を形成
する工程とを備えることを特徴とするバイポーラトラン
ジスタの製造方法。