JP5536514B2 - ヘテロ接合バイポーラトランジスタおよびその製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP5536514B2 JP5536514B2 JP2010087556A JP2010087556A JP5536514B2 JP 5536514 B2 JP5536514 B2 JP 5536514B2 JP 2010087556 A JP2010087556 A JP 2010087556A JP 2010087556 A JP2010087556 A JP 2010087556A JP 5536514 B2 JP5536514 B2 JP 5536514B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- forming
- semiconductor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
はじめに、本発明の実施の形態1について説明する。図1は、本発明の実施の形態1におけるヘテロ接合バイポーラトランジスタ(HBT)の構成を示す断面図である。HBTは、まず、例えばFeをドープすることで半絶縁性としたInPからなる基板101と、基板101の上に形成されたInPからなるサブコレクタ層102と、サブコレクタ層102の上に形成されたInGaAsからなるコレクタ層103と、コレクタ層103の上に形成されたp型の不純物が高濃度に添加されたp+−InGaAsからなるベース層104と、ベース層104の上に形成されたInPからなるエミッタ層105と、エミッタ層105の上に形成されたn型の不純物が高濃度に添加されたn+−InGaAsからなるキャップ層106とを備える。
次に、本発明の実施の形態2について説明する。図3は、本発明の実施の形態1におけるヘテロ接合バイポーラトランジスタ(HBT)の構成を示す断面図である。HBTは、まず、Feをドープすることで半絶縁性としたInPからなる基板301と、基板301の上に形成されたInPからなるサブコレクタ層302と、サブコレクタ層302の上に形成されたInGaAsからなるコレクタ層303と、コレクタ層303の上に形成されたp+−InGaAsからなるベース層304と、ベース層304の上に形成されたInPからなるエミッタ層305と、エミッタ層305の上に形成されたn+−InGaAsからなるキャップ層306とを備える。
なお、被覆層308は、少なくともキャップ層306を含んで構成されたエミッタメサの露出している側面から庇部309の下部の領域のレッジ構造部305aにかけて形成されていればよい。
Claims (4)
- 半絶縁性の化合物半導体からなる基板の上に、化合物半導体からなるサブコレクタ層を形成する工程と、
前記サブコレクタ層の上に化合物半導体からなるコレクタ層となる第1半導体層を形成する工程と、
前記コレクタ層の上に化合物半導体からなるベース層となる第2半導体層を形成する工程と、
前記ベース層の上に前記ベース層とは異なる化合物半導体からなりエミッタ層となる第3半導体層を形成する工程と、
前記第3半導体層の上に化合物半導体からなりキャップ層となる第4半導体層を形成する工程と、
前記第4半導体層の上に金属層を形成する工程と、
前記金属層をパターニングしてエミッタ電極を形成する工程と、
前記エミッタ電極を形成した後、前記第4半導体層をパターニングしてキャップ層を形成し、引き続いて、層厚方向に一部の前記第3半導体層をパターニングして部分的にパターンを備える前記第3半導体層とし、前記キャップ層を含むエミッタメサを形成する工程と、
前記キャップ層を形成した後、前記エミッタメサの側方の前記第3半導体層の上にレジスト層を形成し、前記第1エミッタ電極を含む前記レジスト層の上に酸化シリコン膜を形成し、この後、酸化シリコン膜をエッチバックして一部の前記レジスト層を露出させ、この後、前記レジスト層を除去することで、前記エミッタ電極の上部の側部に庇部を形成する工程と、
前記キャップ層を形成し、前記庇部を形成した後、少なくとも前記エミッタメサの露出している側面から前記庇部の下部の領域の前記第3半導体層にかかる被覆層を形成する工程と、
前記第1エミッタ電極,前記庇部,および前記第3半導体層にかかる前記被覆層をマスクとして前記エミッタメサの側方の前記第3半導体層を選択的にエッチングし、前記キャップ層の下部に配置されるエミッタ層および前記庇部の下部に配置されるレッジ構造部を形成して前記第2半導体層を露出させる工程と、
露出した前記第2半導体層の上に選択的に金属を堆積して前記庇部の外側の前記第2半導体層の上にベース電極を形成する工程と、
前記ベース電極を形成した後、前記第2半導体層および前記第1半導体層をパターニングしてベース層およびコレクタ層を形成する工程と、
前記コレクタ層を形成した後、前記サブコレクタ層に接続するコレクタ電極を形成する工程と
を少なくとも備えることを特徴とするヘテロ接合バイポーラトランジスタの製造方法。 - 半絶縁性の化合物半導体からなる基板の上に、化合物半導体からなるサブコレクタ層を形成する工程と、
前記サブコレクタ層の上に化合物半導体からなるコレクタ層となる第1半導体層を形成する工程と、
前記コレクタ層の上に化合物半導体からなるベース層となる第2半導体層を形成する工程と、
前記ベース層の上に前記ベース層とは異なる化合物半導体からなりエミッタ層となる第3半導体層を形成する工程と、
前記第3半導体層の上に化合物半導体からなりキャップ層となる第4半導体層を形成する工程と、
前記第4半導体層の上に金属層を形成する工程と、
前記金属層をパターニングしてエミッタ電極を形成する工程と、
前記エミッタ電極を形成した後、前記第4半導体層をパターニングしてキャップ層を形成し、引き続いて、層厚方向に一部の前記第3半導体層をパターニングして部分的にパターンを備える前記第3半導体層とし、前記キャップ層を含むエミッタメサを形成する工程と、
前記キャップ層を形成した後、少なくとも前記エミッタメサの露出している側面から前記第3半導体層にかかる被覆層を形成する工程と、
前記被覆層を形成した後、前記エミッタメサの側方の前記第3半導体層の上にレジスト層を形成し、前記被覆層が形成されている前記第1エミッタ電極を含む前記レジスト層の上に酸化シリコン膜を形成し、この後、酸化シリコン膜をエッチバックして一部の前記レジスト層を露出させ、この後、前記レジスト層を除去することで、前記被覆層が形成されている前記エミッタ電極の上部の側部に庇部を形成する工程と、
前記庇部を形成した後、少なくとも前記エミッタメサの露出している側面から前記庇部の下部の領域の前記第3半導体層にかかる状態に被覆層をパターニングする工程と、
前記第1エミッタ電極,前記庇部,および前記エミッタメサの露出している側面から前記第3半導体層にかかる前記被覆層をマスクとして前記エミッタメサの側方の前記第3半導体層を選択的にエッチングし、前記キャップ層の下部に配置されるエミッタ層および前記庇部の下部に配置されるレッジ構造部を形成して前記第2半導体層を露出させる工程と、
露出した前記第2半導体層の上に選択的に金属を堆積して前記庇部の外側の前記第2半導体層の上にベース電極を形成する工程と、
前記ベース電極を形成した後、前記第2半導体層および前記第1半導体層をパターニングしてベース層およびコレクタ層を形成する工程と、
前記コレクタ層を形成した後、前記サブコレクタ層に接続するコレクタ電極を形成する工程と
を少なくとも備えるヘテロ接合バイポーラトランジスタの製造方法。 - 請求項1記載のヘテロ接合バイポーラトランジスタの製造方法で製造されたヘテロ接合バイポーラトランジスタであって、
半絶縁性の化合物半導体からなる基板と、
前記基板の上に形成された化合物半導体からなるサブコレクタ層と、
このサブコレクタ層の上に形成された化合物半導体からなるコレクタ層と、
このコレクタ層の上に形成された化合物半導体からなるベース層と、
このベース層の上に形成された前記ベース層とは異なる化合物半導体からなるエミッタ層と、
このエミッタ層の上に形成された化合物半導体からなるキャップ層と、
前記キャップ層の上に形成されたエミッタ電極と、
前記コレクタ層と離間して前記コレクタ層の周囲の前記サブコレクタ層の上に形成されたコレクタ電極と、
前記エミッタ層の周囲の前記ベース層の上に形成されたベース電極と、
前記ベース電極と前記エミッタ層との間に前記ベース電極と離間して配置されて前記エミッタ層と一体に形成されたレッジ構造部と、
前記エミッタ電極の上部の側部に形成された庇部と、
少なくともキャップ層を含んで構成されたエミッタメサの露出している側面から前記庇部の下部の領域の前記レッジ構造部にかけて形成された被覆層と
を少なくとも備え、
前記被覆層は、前記庇部の側面,前記庇部の下面,前記エミッタメサの側部,および前記レッジ構造部の上にかけて形成されていることを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項2記載のヘテロ接合バイポーラトランジスタの製造方法で製造されたヘテロ接合バイポーラトランジスタであって、
半絶縁性の化合物半導体からなる基板と、
前記基板の上に形成された化合物半導体からなるサブコレクタ層と、
このサブコレクタ層の上に形成された化合物半導体からなるコレクタ層と、
このコレクタ層の上に形成された化合物半導体からなるベース層と、
このベース層の上に形成された前記ベース層とは異なる化合物半導体からなるエミッタ層と、
このエミッタ層の上に形成された化合物半導体からなるキャップ層と、
前記キャップ層の上に形成されたエミッタ電極と、
前記コレクタ層と離間して前記コレクタ層の周囲の前記サブコレクタ層の上に形成されたコレクタ電極と、
前記エミッタ層の周囲の前記ベース層の上に形成されたベース電極と、
前記ベース電極と前記エミッタ層との間に前記ベース電極と離間して配置されて前記エミッタ層と一体に形成されたレッジ構造部と、
前記エミッタ電極の上部の側部に形成された庇部と、
少なくともキャップ層を含んで構成されたエミッタメサの露出している側面から前記庇部の下部の領域の前記レッジ構造部にかけて形成された被覆層と
を少なくとも備え、
前記被覆層は、前記エミッタ電極の側部,前記エミッタメサの側部,および前記レッジ構造部の上にかけて形成され、
前記庇部は、前記エミッタ電極の上部の側部に対応する前記被覆層の側面に形成されていることを特徴とするヘテロ接合バイポーラトランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010087556A JP5536514B2 (ja) | 2010-04-06 | 2010-04-06 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010087556A JP5536514B2 (ja) | 2010-04-06 | 2010-04-06 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011222611A JP2011222611A (ja) | 2011-11-04 |
JP5536514B2 true JP5536514B2 (ja) | 2014-07-02 |
Family
ID=45039240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010087556A Expired - Fee Related JP5536514B2 (ja) | 2010-04-06 | 2010-04-06 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5536514B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04215476A (ja) * | 1990-12-14 | 1992-08-06 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2861415B2 (ja) * | 1991-01-09 | 1999-02-24 | 日本電気株式会社 | バイポーラトランジスタの製造方法 |
JPH06132297A (ja) * | 1992-10-19 | 1994-05-13 | Fujitsu Ltd | 半導体装置の製造方法 |
-
2010
- 2010-04-06 JP JP2010087556A patent/JP5536514B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011222611A (ja) | 2011-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7297993B2 (en) | Bipolar transistor and fabrication method of the same | |
US7449729B2 (en) | Heterojunction bipolar transistor and method for fabricating the same | |
US20020053683A1 (en) | Method of manufacturing a semiconductor component and semiconductor component thereof | |
US20200052078A1 (en) | Low collector contact resistance heterojunction bipolar transistors | |
US20040016941A1 (en) | Hetero-junction bipolar transistor and a manufacturing method of the same | |
JP2007273538A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
US20050035370A1 (en) | Semiconductor structure for a heterojunction bipolar transistor and a method of making same | |
JP5536514B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JP5519340B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
JP6262612B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP3874919B2 (ja) | 化合物半導体装置 | |
KR100568567B1 (ko) | 이종 접합 쌍극자 트랜지스터 및 그 제조 방법 | |
JP6130293B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JP2007005428A (ja) | 半導体装置及びその製造方法 | |
JP5491233B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
WO2021214866A1 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JP2018018876A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2011211037A (ja) | 半導体装置及びその製造方法 | |
JP2004327717A (ja) | 半導体装置およびその製造方法 | |
JP4872222B2 (ja) | ヘテロ接合型バイポーラトランジスタの製造方法 | |
JP2008227221A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JP4217429B2 (ja) | 半導体装置 | |
JP2006344884A (ja) | ヘテロ接合型半導体装置及びその製造方法 | |
US7067898B1 (en) | Semiconductor device having a self-aligned base contact and narrow emitter | |
JP2606664B2 (ja) | メサ型バイポーラトランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111031 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111031 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140422 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140424 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5536514 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |