JP5491233B2 - バイポーラトランジスタおよびその製造方法 - Google Patents
バイポーラトランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP5491233B2 JP5491233B2 JP2010039752A JP2010039752A JP5491233B2 JP 5491233 B2 JP5491233 B2 JP 5491233B2 JP 2010039752 A JP2010039752 A JP 2010039752A JP 2010039752 A JP2010039752 A JP 2010039752A JP 5491233 B2 JP5491233 B2 JP 5491233B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- insulating layer
- electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
Claims (2)
- 半絶縁性の化合物半導体からなる基板の上に、化合物半導体からなるコレクタコンタクト層を形成する工程と、
前記コレクタコンタクト層の上に化合物半導体からなるコレクタ層を形成する工程と、
前記コレクタ層の上に化合物半導体からなるベース層を形成する工程と、
前記ベース層の上に前記ベース層とは異なる化合物半導体からなりエミッタ層となる第1半導体層を形成する工程と、
前記第1半導体層の上に化合物半導体からなりエミッタコンタクト層となる第2半導体層を形成する工程と、
前記第2半導体層をパターニングしてエミッタコンタクト層を形成する工程と、
前記エミッタコンタクト層を含む前記第1半導体層の上に窒化シリコンからなる第1絶縁層を形成する工程と、
前記第1絶縁層の上に酸化シリコンからなる第2絶縁層を形成する工程と、
前記第1絶縁層および前記第2絶縁層の前記エミッタコンタクト層の上部に対応する領域に第1開口領域を形成する工程と、
平面の面積が前記第1開口領域より広い第1マスクパターンを前記第1開口領域を含む前記第2絶縁層の上に形成する工程と、
前記第1マスクパターンをマスクとして前記第2絶縁層を選択的にエッチングして前記第1マスクパターン以外の領域の前記第1絶縁層の表面を露出させ、前記第2絶縁層が前記エミッタコンタクト層の側部に配置される状態とする工程と、
前記第1マスクパターンをマスクとして前記第1絶縁層を選択的にエッチングして前記第1マスクパターン以外の領域の前記第1半導体層を露出させ、加えて、前記第1マスクパターンの下部領域の前記第1マスクパターンの周端部より内側の一部領域の前記第1半導体層を露出させ、前記エミッタコンタクト層の側部の前記第2絶縁層の内側に前記第1絶縁層が配置された状態とし、前記第2絶縁層に前記第1半導体層との間に空間を備える庇部を形成する工程と、
前記第1マスクパターンおよび前記第1絶縁層をマスクとして前記第1半導体層を選択的にエッチングし、前記エミッタコンタクト層の下部に配置されるエミッタ層および前記第1絶縁層の下部に配置されるレッジ構造部を形成する工程と、
前記第1マスクパターンを除去した後、前記第2絶縁層の形成領域を含んでこの形成領域より広い第2開口領域を有する第2マスクパターンを前記ベース層の上に形成する工程と、
少なくとも前記第2マスクパターンの第2開口領域の内側領域に金属を堆積することで、前記第2絶縁層の周囲および前記第2開口領域の内側の前記ベース層の上に自己整合的にベース電極を形成し、加えて、前記第2絶縁層および前記第1開口領域の内側の前記エミッタコンタクト層の上にエミッタ電極を形成する工程と、
前記第2マスクパターンを除去した後、前記コレクタコンタクト層に接続するコレクタ電極を形成する工程と
を少なくとも備えることを特徴とするバイポーラトランジスタの製造方法。 - 半絶縁性の化合物半導体からなる基板と、
前記基板の上に形成された化合物半導体からなるサブコレクタ層と、
このサブコレクタ層の上に形成された化合物半導体からなるコレクタ層と、
このコレクタ層の上に形成された化合物半導体からなるベース層と、
このベース層の上に形成された前記ベース層とは異なる化合物半導体からなるエミッタ層と、
このエミッタ層の上に形成された化合物半導体からなるエミッタコンタクト層と、
前記コレクタ層の周囲の前記サブコレクタ層の上に形成されたコレクタ電極と、
前記エミッタ層の周囲の前記ベース層の上に形成されたベース電極と、
前記ベース電極と前記エミッタ層との間に配置されて前記エミッタ層と一体に形成されたレッジ構造部と、
前記エミッタコンタクト層の側面および前記レッジ構造部の表面に接して形成された窒化シリコンからなる第1絶縁層と、
前記エミッタコンタクト層の側部で前記第1絶縁層の側部に接して形成された酸化シリコンからなる第2絶縁層と、
前記エミッタコンタクト層の上に形成されたエミッタ電極と
を少なくとも備え、
前記基板の平面方向において、前記レッジ構造部の外形は前記第1絶縁層の外形と同じに形成され、
前記第2絶縁層の外形は前記第1絶縁層の外形より広く形成され、前記第2絶縁層は、前記エミッタコンタクト層および前記第1絶縁層の側方の前記ベース層との間に空間を形成する庇部を備え、
前記レッジ構造部と前記ベース電極とは、前記庇部の下の領域で離間し、
前記第2絶縁層の外形をなす端部と前記ベース電極の前記エミッタ層側の端部とは、前記基板の平面方向において、同一位置とされている
ことを特徴とするバイポーラトランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010039752A JP5491233B2 (ja) | 2010-02-25 | 2010-02-25 | バイポーラトランジスタおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010039752A JP5491233B2 (ja) | 2010-02-25 | 2010-02-25 | バイポーラトランジスタおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011176171A JP2011176171A (ja) | 2011-09-08 |
JP5491233B2 true JP5491233B2 (ja) | 2014-05-14 |
Family
ID=44688764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010039752A Active JP5491233B2 (ja) | 2010-02-25 | 2010-02-25 | バイポーラトランジスタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5491233B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024105724A1 (ja) * | 2022-11-14 | 2024-05-23 | 日本電信電話株式会社 | バイポーラトランジスタおよびその製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63124465A (ja) * | 1986-11-13 | 1988-05-27 | Nec Corp | バイポ−ラトランジスタの製造方法 |
JPH03286525A (ja) * | 1990-04-03 | 1991-12-17 | Nippon Telegr & Teleph Corp <Ntt> | 複数電極装置とその製造方法 |
JPH05275446A (ja) * | 1992-03-27 | 1993-10-22 | Fujitsu Ltd | 半導体装置の製造方法 |
US6368929B1 (en) * | 2000-08-17 | 2002-04-09 | Motorola, Inc. | Method of manufacturing a semiconductor component and semiconductor component thereof |
JP2007273538A (ja) * | 2006-03-30 | 2007-10-18 | Anritsu Corp | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
-
2010
- 2010-02-25 JP JP2010039752A patent/JP5491233B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011176171A (ja) | 2011-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4237203B2 (ja) | 不定形高電子移動度トランジスタの製造方法 | |
JP5186661B2 (ja) | 化合物半導体装置 | |
US6368929B1 (en) | Method of manufacturing a semiconductor component and semiconductor component thereof | |
US20140057401A1 (en) | Compound semiconductor device with mesa structure | |
CN108400163B (zh) | 一种自对准异质结双极型晶体管及其制造方法 | |
CN115714137A (zh) | 异质结双极晶体管结构及其形成方法 | |
KR101583094B1 (ko) | 반도체 소자 및 이의 제조방법 | |
JP5519340B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
US8901608B2 (en) | Transistor and method of fabricating the same | |
JP5491233B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
US20050035370A1 (en) | Semiconductor structure for a heterojunction bipolar transistor and a method of making same | |
JP2007273538A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
CN115621125A (zh) | 异质结双极晶体管结构的形成方法 | |
JP6262612B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP6130293B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JP5681048B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP6791828B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JP5329315B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2003059944A (ja) | 電界効果トランジスタおよびこの製造方法 | |
WO2021214866A1 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JP5536514B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JP7480854B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JP2008227221A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JP4872222B2 (ja) | ヘテロ接合型バイポーラトランジスタの製造方法 | |
JP2011176214A (ja) | バイポーラトランジスタおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20111101 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
RD04 | Notification of resignation of power of attorney |
Effective date: 20111101 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131125 |
|
A131 | Notification of reasons for refusal |
Effective date: 20131210 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140225 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20140227 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Country of ref document: JP Ref document number: 5491233 Free format text: JAPANESE INTERMEDIATE CODE: R150 |