KR101583094B1 - 반도체 소자 및 이의 제조방법 - Google Patents
반도체 소자 및 이의 제조방법 Download PDFInfo
- Publication number
- KR101583094B1 KR101583094B1 KR1020100127661A KR20100127661A KR101583094B1 KR 101583094 B1 KR101583094 B1 KR 101583094B1 KR 1020100127661 A KR1020100127661 A KR 1020100127661A KR 20100127661 A KR20100127661 A KR 20100127661A KR 101583094 B1 KR101583094 B1 KR 101583094B1
- Authority
- KR
- South Korea
- Prior art keywords
- field plate
- electrode
- insulating film
- plate electrode
- width
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 32
- 238000004519 manufacturing process Methods 0.000 title abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims description 64
- 229920002120 photoresistant polymer Polymers 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 45
- 238000000151 deposition Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000010894 electron beam technology Methods 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 7
- 239000002356 single layer Substances 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 229910002704 AlGaN Inorganic materials 0.000 abstract description 3
- 230000005669 field effect Effects 0.000 description 14
- 150000004767 nitrides Chemical class 0.000 description 12
- 238000002161 passivation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000000609 electron-beam lithography Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 3
- 239000004926 polymethyl methacrylate Substances 0.000 description 3
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000004304 visual acuity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
Abstract
본 발명은 반도체 소자 및 이의 제조방법에 관한 것으로, 본 발명의 반도체 소자는 AlGaN/GaN 이종접합 구조를 가지는 기판 위에 소스 전극, 드레인 전극, 필드 플레이트 전극 및 게이트 전극을 형성하는데 있어서, 상기 게이트 전극의 머리부 하단에 위치한 제2지지부 측면에 게이트 전극과 동일한 금속으로 이루어진 필드 플레이트 전극을 형성함으로써, 게이트 전극의 무너짐을 방지하고 반도체 소자의 고주파 및 고전압 특성을 향상시킨다.
Description
본 발명은 고전압 및 고출력 특성을 나타낼 수 있는 반도체 소자(예를 들어, 질화물계 전계효과 트랜지스터) 및 이의 제조방법에 관한 것이다.
질화물계(GaN) 반도체 소자, 구체적으로 질화물계 전계효과 트랜지스터는 직접 전이형 반도체 소자이고 전자 이동속도 (2×107 cm/s)가 빠르고 파괴전계(3×106 V/cm)가 높기 때문에 새로운 고주파 전자 소자로 주목을 받고 있다. 또한, 질화물계 전계효과 트랜지스터는 AlGaN/GaN와 같은 이종접합구조(heterojunction structure)가 가능하고 선택적으로 도핑할 수 있기 때문에 고속화를 위한 최적구조로 설계할 수 있다. 질화물계 전계 효과 트랜지스터는 종래의 전계효과 트랜지스터에서 문제되었던 차단주파수(ft)와 항복전압(VBV) 간의 trade-off 관계를 크게 개선시켜 고전압 및 고주파 특성을 가지는 새로운 반도체 소자로 떠오르고 있다.
고전압 및 고주파 특성뿐만 아니라 전력밀도가 큰 질화물계 전계효과 트랜지스터(Field Effect Transistor: FET)를 사용하면 전력분배 합성회로 및 직류전압 변환회로와 같은 주변회로를 없애거나 간소화시킬 수 있기 때문에 전력 이용 효율이 대단히 높은 고출력 증폭기 모듈을 구성할 수 있다.
한편, 고속의 질화물계 전계효과 트랜지스터는 높은 변조 동작 및 게이트 저항을 감소시켜 잡음 특성을 개선하기 위해 단면적이 넓은 T형 게이트(T-gate)나 Y형 게이트(Y-gate) 또는 버섯형 게이트(mushroom-gate) 전극이 필수적으로 사용되고 있다. 상기 T형, Y형, 및 버섯형 게이트 전극은 일반적으로 전자빔 리소그라피 방법 또는 포토리소그라피 방법을 통해 형성된다. 이 중에서 포토리소그라피 방법의 경우 게이트 전극의 선폭을 미세하게 형성하기에는 해상력이 떨어지기 때문에 전자빔 리소그라피 방법이 더 많이 이용되고 있으며, 전자빔 리소그라피 방법에서는, 일반적으로 이중층 또는 삼중층의 감광막을 사용한다.
이와 같은 질화물계 전계효과 트랜지스터에 대해 도1을 참조하여 구체적으로 설명하면 다음과 같다.
도1은 필드 플레이트 전극을 구비한 종래의 질화물계 전계효과 트랜지스터를 도시한 것으로, 종래의 질화물계 전계효과 트랜지스터는 AlGaN/GaN 이종접합 에피웨이퍼(110) 위에 서로 이격 배치된 소스 전극(120) 및 드레인 전극(130)과; 소스 전극(120)과 드레인 전극(130) 사이의 상기 에피 웨이퍼(110) 위에 형성되며, 콘택홀을 구비하고 있는 패시베이션층(140)과; 패시베이션층(140)에 형성된 콘택홀을 통해 에피 웨이퍼(110)와 접속하고 있는 게이트 전극(150)과; 게이트 전극(150)과 접속하도록 패시베이션층(140) 위에 형성된 제1 필드플레이트(field plate) 전극(160)과; 제1 필드플레이트 전극(160)과 이격하도록 패시베이션층(140) 위에 형성된 제2 필드플레이트 전극(170)을 형성하여 이루어진다.
그런데, 이러한 종래의 필드 플레이트 전극 구조는, 게이트 전극(150)을 형성하는 단계에서 제1 필드플레이트 전극(160)도 같이 형성시키기 때문에 미세 패턴의 폭을 가지는 게이트 전극의 제작이 어려울 뿐만 아니라, 게이트 전극과 필드플레이트 전극과의 연결에 문제점이 발생되며, 이로 인해 게이트 전극이 무너질 수 있는 문제점이 발생할 수 있어 결과적으로 트랜지스터의 특성이 저하될 수 있다. 또한 제1 필드플레이트 전극(160)과 제2 필드플레이트 전극(170)과의 이격 거리의 조절이 필요하고, image reversal 공정으로 제1 필드플레이트 전극(160)과 제2 필드플레이트 전극(170)을 형성시키기 때문에 조절한 이격 거리가 변화할 수 있어 트랜지스터의 성능에 문제점이 발생할 수 있다.
상기한 문제점을 해결하기 위해, 본 발명은 미세 패턴의 폭을 가지는 게이트 전극을 형성함과 동시에 필드 플레이트 전극을 이용하여 반도체 소자의 항복전압 및 고주파 특성을 향상시킬 수 있는 반도체 소자 및 이의 제조 방법을 제공하고자 한다.
상기한 목적을 달성하기 위해 본 발명은, 기판; 상기 기판 상에 서로 이격되도록 형성되는 소스 전극 및 드레인 전극; 상기 기판, 상기 소스 전극 및 상기 드레인 전극 상에 형성되는 절연막; 상기 절연막 상에 형성되는 필드 플레이트 전극; 및 상기 필드 플레이트 전극과 접촉하도록 형성되는 게이트 전극을 포함하되, 상기 게이트 전극은, 상기 절연막이 건식 식각된 곳에 고정되는 제1지지부; 상기 제1지지부와 연결되며, 상기 필드 플레이트 전극과 접촉하도록 형성되는 제2지지부; 및 상기 제2지지부와 연결되도록 형성되는 머리부를 포함하며, 상기 제2지지부의 폭(W3)은 상기 제1지지부의 폭(W2)보다 큰 것을 특징으로 하는 반도체 소자를 제공한다.
또한, 본 발명은 a) 기판 상에 소스 전극 및 드레인 전극을 형성하는 단계; b) 상기 소스 전극 및 드레인 전극이 형성된 기판 상에 실리콘 산화물 또는 실리콘 질화물을 증착시켜 절연막을 형성하는 단계; c) 상기 절연막 상에 필드 플레이트 전극을 형성하는 단계; 및 d) 상기 절연막을 건식 식각하여 제1지지부의 외형을 형성하고 삼중층의 제1감광막으로 제2지지부 및 머리부의 외형을 형성한 후 전자선으로 진공증착하여, 상기 제2지지부와 상기 필드 플레이트 전극이 접촉하도록 게이트 전극을 형성하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.
여기서, 상기 필드 플레이트 전극을 형성하는 단계는, c-1) 상기 절연막 상에 단일층의 제2감광막을 도포하는 단계; c-2) 형성될 필드 플레이트 전극의 폭만큼 상기 제2감광막을 제거하여 상기 절연막의 일부분을 노출시키는 단계; c-3) 상기 절연막이 노출된 일부분 및 제거되지 않은 제2감광막 위에 필드 플레이트 전극용 금속을 증착시키는 단계; 및 c-4) 상기 제거되지 않은 제2감광막 및 그 위에 증착된 필드 플레이트 전극용 금속을 제거하는 단계를 포함할 수 있다.
또한, 상기 게이트 전극을 형성하는 단계는, d-1) 상기 필드 플레이트 전극이 형성된 상기 절연막 상에 단일층의 제3감광막을 도포하는 단계; d-2) 상기 절연막 및 상기 필드 플레이트 전극의 일부분이 노출되도록 상기 제3감광막을 현상(develop)한 후 현상된 제3감광막을 마스크로 이용해 상기 절연막을 식각하는 단계; d-3) 식각되지 않은 제3감광막을 제거하여 제1지지부의 외형을 형성하는 단계; d-4) 상기 제1지지부의 외형이 형성된 절연막 위에 상기 삼중층의 제1감광막을 도포하는 단계; d-5) 상기 제1감광막의 일부분을 제거하여 상기 제1지지부와 연결되는 상기 제2지지부 및 머리부의 외형을 형성하는 단계; 및 d-6) 상기 제1지지부, 상기 제2지지부 및 상기 머리부의 외형에 전자선으로 진공증착하고 제거되지 않은 제1감광막을 제거하는 단계를 포함할 수 있다.
상술한 바와 같이 본 발명은 실리콘 질화막 또는 실리콘 산화막으로 이루어진 절연막을 이용하여 게이트 전극의 안정성을 향상시킬 수 있으며, 건식 식각 방법으로 상기 실리콘 질화막 또는 실리콘 산화막을 식각하여 게이트 전극의 제1지지부를 형성시킴에 따라 게이트 전극이 미세 패턴 폭을 가지도록 할 수 있다.
또한, 본 발명은 게이트 전극의 머리부 하부에 위치한 제2지지부의 측면에 필드 플레이트 전극을 가지는 구조를 이용하여, 게이트 전극의 무너짐을 방지할 수 있고 게이트 전극 하부 모서리에 집중되는 전계를 완화시키므로써 항복전압을 증가시켜 반도체 소자의 고전압 특성을 향상시킬 수 있다.
도1은 종래의 반도체 소자(전계효과 트랜지스터)를 도시한 단면도이다.
도2는 본 발명의 반도체 소자를 도시한 단면도이다.
도3은 본 발명의 반도체 소자의 제조과정을 도시한 공정도이다.
도4는 본 발명의 반도체 소자의 필드 플레이트 전극 제조과정을 도시한 공정도이다.
도5는 본 발명의 반도체 소자의 게이트 전극 제조과정을 도시한 공정도이다.
도2는 본 발명의 반도체 소자를 도시한 단면도이다.
도3은 본 발명의 반도체 소자의 제조과정을 도시한 공정도이다.
도4는 본 발명의 반도체 소자의 필드 플레이트 전극 제조과정을 도시한 공정도이다.
도5는 본 발명의 반도체 소자의 게이트 전극 제조과정을 도시한 공정도이다.
이하, 본 발명을 상세히 설명한다.
1. 반도체 소자
본 발명의 반도체 소자는 특별히 한정되지 않으나, 트랜지스터일 수 있으며, 바람직하게는 질화물계 전계효과 트랜지스터(Field Effect Transistor: FET) 이다. 이러한, 본 발명의 반도체 소자에 대해 도2를 참조하여 설명하면 다음과 같다.
도2는 본 발명의 반도체 소자를 도시한 단면도로, 본 발명의 반도체 소자는 기판(200), 소스 전극(210), 드레인 전극(220), 절연막(230), 필드 플레이트 전극(240) 및 게이트 전극(250)을 포함한다.
기판(200)은 절연성을 가지고 있는 것이라면 특별히 한정되지 않고 사용할 수 있는데, 비제한적인 예로, 실리콘(Si), 실리콘 카바이드(SiC) 또는 사파이어 기판 위에 에피층을 성장시킨 것을 사용할 수 있다. 또한, 고저항성을 가지거나 n형 또는 p형으로 도핑된 것을 사용할 수도 있다.
소스 전극(210) 및 드레인 전극(220)은 전자의 이동을 위해 기판(200) 상에 서로 이격되도록 형성된다. 이러한 소스 전극(210) 및 드레인 전극(220)으로는 도전성을 가지는 금속이라면 특별히 한정되지 않고 사용할 수 있는데, 비제한적인 예로, Ti/Al/Ni/Au를 적층한 후 급속 열처리하여 제조된 합금을 사용할 수 있다.
절연막(230)은 소스 전극(210) 및 드레인 전극(220)이 형성된 기판(200) 상에 형성되는 것으로, 게이트 전극(250)을 지지 및 보호하는 역할을 수행한다. 즉, 절연막(230)에는 후술되는 게이트 전극(250)의 제1지지부(251)가 형성되어 게이트 전극(250)이 지지(고정)됨에 따라 게이트 전극(250)의 안전성을 확보할 수 있는 것이다. 또한, 절연막(230)은 반도체 소자의 활성 영역을 보호하는 역할도 수행한다. 이러한 절연막(230)으로 사용 가능한 물질은 특별히 한정되지 않으나, 비제한적인 예로, 실리콘 산화물(예를 들어, SiO2) 또는 실리콘 질화물(예를 들어, Si3N4)을 사용할 수 있다. 여기서, 게이트 전극(250)의 제1지지부(251)는 절연막(230)을 건식 식각하여 형성되는데, 절연막(230)이 실리콘 산화물 또는 실리콘 질화물로 이루어질 경우 미세 패턴 폭(W2)을 가지는 제1지지부(251)를 형성시키는데 용이한 이점이 있다. 한편, 기판(200) 상에 형성되는 절연막(230)의 두께는 특별히 한정되지 않으나, 게이트 전극(250)의 제1지지부(251)가 미세 패턴 폭(W2)을 가지면서 안정적으로 형성될 수 있도록 500~800Å 범위인 것이 바람직하다.
필드 플레이트 전극(240)은 절연막(230) 상에 형성되는 것으로, 게이트 전극(250)에 전계가 집중되는 것을 완화(분산)시키는 역할을 수행한다. 이러한 필드 플레이트 전극(240)은 Ni/Au로 구성될 수 있으며, 반도체 소자의 항복전압을 고려할 때 게이트 전극(250)의 측면에서 드레인 전극(220) 방향으로 0.5~1.5㎛의 폭(W1) 및 500~3000Å 두께를 가지도록 형성되는 것이 바람직하다.
게이트 전극(250)은 필드 플레이트 전극(240)과 접촉하도록 형성되는 것으로, 본 발명의 게이트 전극(250)은 제1지지부(251), 제2지지부(252) 및 머리부(253)를 포함한다.
제1지지부(251)는 게이트 전극(250)이 절연막(230)에 고정될 수 있도록 절연막(230)이 건식 식각된 곳에 형성된다. 이때, 절연막(230)은 0.1~0.25㎛ 범위의 미세 패턴 폭(W2)을 가지도록 식각되며, 식각된 곳에 제1지지부(251)가 형성되기 때문에 본 발명의 게이트 전극(250) 또한 0.1~0.25㎛ 범위의 미세 패턴 폭(W2)을 가지게 된다. 이와 같이 본 발명은 절연막(230)에 고정되는 게이트 전극(250)의 제1지지부(251)가 0.1~0.25㎛ 범위의 미세 패턴의 폭(W2)을 가지도록 형성되기 때문에 차단주파수를 향상시킬 수 있고, 이로 인해 반도체 소자의 고주파 특성을 향상시킬 수 있다.
한편, 소스 전극(210)과 드레인 전극(220) 사이에 원하는 전류가 흐르도록 전류를 조절하기 위해 게이트 전극(250)의 제1지지부(251)는 기판(200)이 리세스 식각된 곳(R)까지 위치하도록 형성될 수 있는데, 이에 대해서는 후술하기로 한다.
제2지지부(252)는 제1지지부(251)의 상단(T1)과 연결되며, 필드 플레이트 전극(240)과 접촉하도록 형성된다. 이때, 제2지지부(252)는 제1지지부(251)의 폭(W2)보다 넓은 폭(W3)을 가지도록 형성되는데, 구체적으로는 0.6~0.7㎛ 범위의 폭(W3)으로 형성될 수 있다. 또한, 제2지지부(252)는 필드 플레이트 전극(240)과 접촉함에 있어 필드 플레이트 전극(240)의 측면(side) 또는, 측면(side)과 상면(top side)의 일부분 및 전부분에 접촉하도록 형성될 수 있다. 이와 같이 본 발명은 게이트 전극(250)의 제2지지부(252)가 제1지지부(251)의 폭(W2)보다 넓은 0.6~0.7㎛ 범위의 폭(W3)을 가지도록 형성되기 때문에 게이트 전극(250)의 전체적인 면적이 증가하게 되어 게이트 전극(250)의 저항을 감소시킬 수 있다. 또한, 제2지지부(252)가 필드 플레이트 전극(240)의 측면 및 상면과 접촉하도록 형성됨에 따라 미세 패턴 폭(W2)을 가지도록 형성된 제1지지부(251)의 무너짐을 방지할 수 있으며, 제1지지부(251) 및 제2지지부(252)에 전계가 집중되는 것을 완화시킬 수 있다.
머리부(253)는 제2지지부(253)의 상단(T2)과 연결되도록 형성되며, 제2지지부(253)의 폭보다 넓은 폭을 가지도록 형성되는 것이 바람직하다.
상기에서 설명한 게이트 전극(250)의 제1지지부(251), 제2지지부(252) 및 머리부(253)는 일체를 이루며, Ni/Au로 구성될 수 있다. 또한, 본 발명의 게이트 전극(250)은 그 형태가 특별히 한정되지 않으나, T형, Y형 및 버섯형 (mushroom) 중에서 선택될 수 있으며, 그 중에서도 T형 게이트 전극인 것이 바람직하다.
2. 반도체 소자의 제조방법
본 발명은 반도체 소자(예를 들어, 전계효과 트랜지스터)의 제조방법을 제공하는데, 이에 대해서 도면을 참고하여 상세히 설명하면 다음과 같다.
도3은 본 발명의 반도체 소자 제조과정을 도시한 것으로, 본 발명의 반도체 소자를 제조하기 위해서는 먼저, 준비된 기판(200) 상에 서로 이격된 소스 전극(210) 및 드레인 전극(220)을 형성시킨다(도3의 a) 참조). 이때, 소스 전극(210) 및 드레인 전극(220)의 형성방법은 당업계에 공지된 기술이라면 특별히 한정되지 않는다.
기판(200) 상에 소스 전극(210) 및 드레인 전극(220)이 형성되면 실리콘 산화물(예를 들어, SiO2) 또는 실리콘 질화물(예를 들어, Si3N4) 중 어느 하나 이상을 증착시켜 절연막(230)을 형성한다(도3의 b) 참조). 이때, 증착시키는 방법은 당업계에 공지된 기술이라면 특별히 한정되지 않으나 플라즈마 화학 증착(PECVD; Plasma Enhanced Chemical Vapor Deposition) 또는 스퍼터(Sputter) 등이 사용될 수 있다.
절연막(230)이 형성되면 제2감광막(E2)을 이용하여 절연막(230) 상에 필드 플레이트 전극(240)을 형성시키는데(도3의 c) 참조), 이에 대해서 도4를 참조하여 설명하면 다음과 같다.
도4는 본 발명에 따른 반도체 소자의 필드 플레이트 전극(240)의 제조과정을 도시한 것으로, 먼저, 절연막(230) 위에 단일층의 제2감광막(E2)을 도포한다(도4의 c-1) 참조). 도포되는 제2감광막(E2)은 형상 반전용 감광막으로, 약 1.1~1.2㎛의 두께로 도포된다.
다음으로, 도포된 제2감광막(E2)에 대해 베이킹 공정을 실시한 후 형성될 필드 플레이트 전극(240)의 폭만큼 제2감광막(E2)에 노광 공정을 실시한다. 구체적으로는 필드 플레이트 전극(240)의 폭이 0.5~1.5㎛ 범위로 형성될 수 있도록 마스크를 이용하여 제2감광막(E2)에 노광 공정을 실시하는데, 이때, 노광 광원으로는 UV(I-line, 365 nm)가 사용될 수 있다. 이후 형상 반전 베이킹 공정, 전면 노광 및 현상공정을 통해 제2감광막(E2)을 제거하여 절연막(230)의 일부분을 노출시킨다(도4의 c-2) 참조). 여기서, 형상 반전 베이킹 온도는 111~114℃, 바람직하게는 113℃이고 시간은 2~4분, 바람직하게는 3분이다.
이후, 절연막(230)이 노출된 일부분 및 제거되지 않은 제2감광막(E2) 상에 필드 플레이트 전극용 금속(M1, M2 및 M3)을 증착시킨다(도4의 c-3) 참조). 이때, 필드 플레이트 전극용 금속(M1, M2 및 M3)을 증착시키는 방법은 당업계에 공지된 방법이라면 특별히 한정되지 않으나 전자선 진공증착법이 사용될 수 있다. 또한, 필드 플레이트 전극용 금속도 당업계에서 사용되는 것이라면 특별히 한정되지 않으나, Ni/Au로 구성된 것을 사용할 수 있다.
다음으로, 제거되지 않은 제2감광막(E2) 및 그 위에 증착된 필드 플레이트 전극용 금속(M1 및 M3)을 리프트-오프 공정에 의해 제거함에 따라 필드 플레이트 전극(240)이 형성된다(도4의 c-4) 참조).
한편, 필드 플레이트 전극(240)이 형성되면 절연막(230)을 건식 식각하고 삼중층의 제1감광막(E1)으로 외형을 형성한 후 전자선으로 진공증착하여 필드 플레이트 전극(240)과 접촉하는 게이트 전극(250)을 형성시킨다(도3의 d) 참조), 구체적으로는 게이트 전극(250)의 제1지지부(251)의 외형을 먼저 형성시킨 후 제2지지부(252) 및 머리부(253)의 외형을 형성시키고, 형성된 외형에 진공증착 공정을 실시함으로써 게이트 전극(250)이 형성되는 것으로, 이에 대해 도5를 참조하여 설명하면 다음과 같다.
도5는 본 발명에 따른 반도체 소자의 게이트 전극(250)의 제조과정을 도시한 것으로, 먼저, 게이트 전극(250)의 제1지지부(251)의 외형을 형성시키기 위해 필드 플레이트 전극(240)이 형성된 절연막(230) 상에 단일층 제3감광막(E3)을 도포한다(도5의 d-1) 참조). 이때, 제3감광막(E3)으로 사용 가능한 물질은 특별히 한정되지 않으나 PMMA(Poly Methyl Methacrylate)가 사용될 수 있으며, 도포되는 두께는 약 4000~5000Å인 것이 바람직하다.
다음으로, 베이킹 공정, 전자빔을 이용한 노광 공정 및 현상 공정으로 제3감광막(E3)을 제거하여 절연막(230)이 식각될 부분만을 노출시킨다(도5의 d-2’) 참조). 이때, 필드 플레이트 전극(240) 또한 노출되도록 제3감광막(E3)이 제거되며, 제3감광막(E3)을 제거함에 따라 노출되는 필드 플레이트 전극(240)의 폭(W4)은 0.15~0.2㎛ 범위일 수 있다. 또한, 절연막(230)이 노출되도록 제거되는 제3감광막(E3)은 0.3~0.4㎛의 폭(W5)으로 제거될 수 있다. 이와 같이 필드 플레이트 전극(240)을 0.15~0.2㎛ 범위의 폭(W4)으로 노출시키고, 제3감광막(E3)을 0.3~0.4㎛의 폭(W5)으로 제거할 경우 미세 패턴 폭(W2)을 가지는 제1지지부(251)를 형성시키는데 유리한 이점이 있다.
이후, 제거되지 않은 감광막(E3) 및 필드 플레이트 전극(240)을 식각용 마스크로 이용하여 절연막(230)을 비등방적으로 식각한다(도5의 d-2”) 참조). 절연막(230)을 식각하는 방법은 특별히 한정되지 않으나, 패턴의 폭이 커지는 것을 방지할 수 있는 반응성 이온 식각(Reactive Ion Etching)을 포함한 건식 식각 방법을 사용하는 것이 바람직하다.
여기서, 절연막(230)은 0.1~ 0.25㎛의 미세 패턴 폭(W2)을 가지도록 식각되는데, 이에 따라 게이트 전극(250)의 제1지지부(251)는 0.1~ 0.25 ㎛의 미세 패턴 폭(W2)을 가지도록 형성된다. 한편, 식각되는 절연막(230)이 기판(200) 상에 남아있지 않도록 과식각하는 것이 바람직하다.
다음으로, 식각되지 않고 남아있는 제3감광막(E3)을 제거하여 게이트 전극(250)의 제1지지부(251) 외형(A1)을 형성한다(도5의 d-3) 참조). 이때, 제3감광막(E3)이 완전히 제거될 수 있도록 플라즈마 애싱(ashing) 공정을 추가적으로 실시할 수 있다.
이후, 게이트 전극(250)의 제2지지부(252) 및 머리부(253)의 외형을 형성시키기 위해 제1지지부(251)의 외형이 형성된 절연막(230) 상에 삼중층의 제1감광막(E1)을 도포한다(도5의 d-4). 삼중층의 제1감광막(E1) 중 맨 아래에 위치한 감광막(E11)은 게이트 전극(250)의 제2지지부(252)의 외형을 형성하기 위한 것으로, 제2지지부(252)의 높이에 대응하는 두께를 가지며, 그 위의 감광막(E12)은 게이트 전극(250)의 머리부(253)를 형성하기 위한 것으로, 머리부(253)의 높이에 대응하는 두께로 가진다. 또한, 맨 위의 감광막(E13)은 리프트-오프 공정을 용이하게 하기 위한 것으로서, 임의의 두께를 가진다. 구체적으로, 맨 아래의 감광막(E11)이 4500Å이고, 그 위의 감광막(E12)이 10000Å이며, 맨 위의 감광막(E13)이 1500Å 두께인 제1감광막(E1)을 사용할 수 있다. 또한, 제1감광막(E11) 중 맨 아래 및 맨 위의 제1감광막(E11 및 E13)은 PMMA인 것이 바람직하며, 중간의 제1감광막(E12)은 co-polymer인 것이 바람직하다.
한편, 제1감광막(E1)이 도포되면, 베이킹, 전자빔 조사 및 현상 공정으로 제1감광막(E1)의 일부분을 제거하여 게이트 전극(250)의 제1지지부(251)와 연결되는 제2지지부(252) 및 머리부(253)의 외형(A2 및 A3)을 형성한다(도5의 d-5) 참조). 이때, 제2지지부(252)가 제1지지부(251)의 폭보다 넓은 폭을 가질 수 있도록 제1감광막(E1) 중 맨 아래의 감광막(E11)은 제1지지부(251)의 폭(W2)보다 넓은 폭(W3)으로 제거된다. 구체적으로 제1감광막(E1) 중 맨 아래의 제1감광막(E11)은 0.6~0.7 ㎛의 폭(W3)으로 제거될 수 있다.
이후, 제1지지부(251), 제2지지부(252) 및 머리부(253)의 외형에 게이트 전극용 금속을 전자선으로 진공증착하고(도5의 d-6’) 참조) 리프트-오프 공정을 실시하여 남아있는 제1감광막(E1)을 제거함에 따라 게이트 전극(250)과 필드 플레이트 전극(240)이 접촉된 반도체 소자가 제조된다(도5의 d-6”) 참조).
한편, 게이트 전극용 금속을 진공증착시키기 전에 제1지지부(251)의 외형이 기판(200)에도 형성될 수 있도록 유도결합플라즈마(Inductively Coupled Plasma)를 이용한 건식 식각 방법으로 기판(200)을 리세스 식각하는 과정을 추가적으로 수행할 수 있다. 여기서, 기판(200)의 리세스 식각에는 BCl3/Cl2로 이루어진 가스를 사용할 수 있다. 이와 같이 게이트 전극(250)의 제1지지부(251)가 기판(200)의 일부분(R)까지 삽입되도록 형성되면 소스 전극(210) 및 드레인 전극(220)에 원하는 전류가 흐르도록 할 수 있어 문턱전압을 조절할 수 있다.
200 : 기판
210 : 소스 전극
220 : 드레인 전극
230 : 절연막
240 : 필드 플레이트 전극
250 : 게이트 전극
210 : 소스 전극
220 : 드레인 전극
230 : 절연막
240 : 필드 플레이트 전극
250 : 게이트 전극
Claims (15)
- 기판;
상기 기판 상에 서로 이격되도록 형성되는 소스 전극 및 드레인 전극;
상기 기판, 상기 소스 전극 및 상기 드레인 전극 상에 형성되는 절연막;
상기 절연막 상에 형성되는 필드 플레이트 전극; 및
상기 필드 플레이트 전극과 접촉하도록 형성되는 게이트 전극을 포함하되,
상기 게이트 전극은,
상기 절연막이 건식 식각된 곳에 고정되는 제1지지부;
상기 제1지지부의 상단과 연결되며, 상기 필드 플레이트 전극과 접촉하도록 형성되는 제2지지부; 및
상기 제2지지부의 상단과 연결되도록 형성되는 머리부를 포함하며,
상기 제2지지부의 폭(W3)은 상기 제1지지부의 폭(W2)보다 크며,
상기 제2지지부가 상기 필드 플레이트 전극의 측면 및 상면과 접촉하는 것을 특징으로 하는 반도체 소자. - 제1항에 있어서,
상기 필드 플레이트 전극의 폭(W1)은 0.5~1.5㎛이며, 두께는 2500~3000Å인 것을 특징으로 하는 반도체 소자. - 제1항에 있어서,
상기 제1지지부의 폭(W2)은 0.1~0.25㎛인 것을 특징으로 하는 반도체 소자. - 제1항에 있어서,
상기 제2지지부의 폭(W3)은 0.6~0.7㎛인 것을 특징으로 하는 반도체 소자. - 삭제
- 제1항에 있어서,
상기 절연막은 실리콘 질화물 또는 실리콘 산화물인 것을 특징으로 하는 반도체 소자. - 제1항에 있어서,
상기 절연막의 두께는 500~800Å인 것을 특징으로 하는 반도체 소자. - a) 기판 상에 소스 전극 및 드레인 전극을 형성하는 단계;
b) 상기 소스 전극 및 드레인 전극이 형성된 기판 상에 실리콘 산화물 또는 실리콘 질화물을 증착시켜 절연막을 형성하는 단계;
c) 상기 절연막 상에 필드 플레이트 전극을 형성하는 단계; 및
d) 상기 절연막을 건식 식각하여 제1지지부의 외형을 형성하고 삼중층의 제1감광막으로 상기 제1지지부의 상단과 연결되는 제2지지부 및 상기 제2지지부의 상단과 연결되는 머리부의 외형을 형성한 후 게이트 전극용 금속을 전자선으로 진공증착하여, 상기 제2지지부의 폭(W3)이 상기 제1지지부의 폭(W2)보다 크며, 상기 제2지지부가 상기 필드 플레이트 전극의 측면 및 상면과 접촉하도록 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법. - 제8항에 있어서,
상기 c) 단계는,
c-1) 상기 절연막 상에 단일층의 제2감광막을 도포하는 단계;
c-2) 형성될 필드 플레이트 전극의 폭만큼 상기 제2감광막을 제거하여 상기 절연막의 일부분을 노출시키는 단계;
c-3) 상기 절연막이 노출된 일부분 및 제거되지 않은 제2감광막 위에 필드 플레이트 전극용 금속을 증착시키는 단계; 및
c-4) 상기 제거되지 않은 제2감광막 및 그 위에 증착된 필드 플레이트 전극용 금속을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법. - 제8항에 있어서,
상기 d) 단계는,
d-1) 상기 필드 플레이트 전극이 형성된 상기 절연막 상에 단일층의 제3감광막을 도포하는 단계;
d-2) 상기 절연막 및 상기 필드 플레이트 전극의 일부분이 노출되도록 상기 제3감광막을 현상한 후 현상된 제3감광막을 마스크로 이용해 상기 절연막을 식각하는 단계;
d-3) 식각되지 않은 제3감광막을 제거하여 제1지지부의 외형을 형성하는 단계;
d-4) 상기 제1지지부의 외형이 형성된 절연막 위에 상기 삼중층의 제1감광막을 도포하는 단계;
d-5) 상기 제1감광막의 일부분을 제거하여 상기 제1지지부의 상단과 연결되는 상기 제2지지부 및 상기 제2지지부의 상단과 연결되는 머리부의 외형을 형성하는 단계; 및
d-6) 상기 제1지지부, 상기 제2지지부 및 상기 머리부의 외형에 상기 게이트 전극용 금속을 전자선으로 진공증착하고 제거되지 않은 제1감광막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법. - 삭제
- 제10항에 있어서,
상기 d-2) 단계에서 노출되는 상기 필드 플레이트 전극의 폭(W4)은 0.15~0.2㎛인 것을 특징으로 하는 반도체 소자의 제조방법. - 제10항에 있어서,
상기 d-2) 단계에서 노출되는 상기 절연막의 폭(W5)은 0.3~0.4㎛인 것을 특징으로 하는 반도체 소자의 제조방법. - 제10항에 있어서,
상기 d-5) 단계는 제1지지부의 외형이 기판에도 형성되도록 기판을 리세스 식각(recess etching)하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법. - 제8항에 있어서,
상기 d) 단계의 건식 식각은 반응성 이온 식각(Reactive Ion Etching)을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100127661A KR101583094B1 (ko) | 2010-12-14 | 2010-12-14 | 반도체 소자 및 이의 제조방법 |
| US13/274,367 US8609474B2 (en) | 2010-12-14 | 2011-10-17 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100127661A KR101583094B1 (ko) | 2010-12-14 | 2010-12-14 | 반도체 소자 및 이의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120066362A KR20120066362A (ko) | 2012-06-22 |
| KR101583094B1 true KR101583094B1 (ko) | 2016-01-07 |
Family
ID=46198470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100127661A KR101583094B1 (ko) | 2010-12-14 | 2010-12-14 | 반도체 소자 및 이의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8609474B2 (ko) |
| KR (1) | KR101583094B1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9148092B1 (en) * | 2013-08-20 | 2015-09-29 | Hrl Laboratories, Llc | Monolithic integration of field-plate and T-gate devices |
| KR101758082B1 (ko) | 2013-12-30 | 2017-07-17 | 한국전자통신연구원 | 질화물 반도체 소자의 제조 방법 |
| KR101878931B1 (ko) * | 2015-06-23 | 2018-07-17 | 한국전자통신연구원 | 반도체 소자 및 그 제조 방법 |
| US11171005B2 (en) * | 2017-06-07 | 2021-11-09 | Mitsubishi Electric Corporation | Semiconductor device manufacturing method |
| US20230141865A1 (en) * | 2021-11-05 | 2023-05-11 | Analog Devices, Inc. | Lateral gallium nitride superjunction |
| US20230197795A1 (en) * | 2021-12-20 | 2023-06-22 | Nxp Usa, Inc. | Transistors with self-aligned source-connected field plates |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030183844A1 (en) * | 2002-03-28 | 2003-10-02 | Fujitsu Quantum Devices Limited | Semiconductor device and method of fabricating the same |
| US20060043416A1 (en) * | 2004-08-25 | 2006-03-02 | P Li Hsin-Hua | Recessed semiconductor device |
| US20100276698A1 (en) * | 2009-04-29 | 2010-11-04 | Cree, Inc. | Gate electrodes for millimeter-wave operation and methods of fabrication |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4459823A (en) * | 1983-03-30 | 1984-07-17 | Sperry Corporation | Rotating liquid nitrogen cooled substrate holder |
| JP4392471B2 (ja) | 2003-03-18 | 2010-01-06 | 富士通株式会社 | 電界効果トランジスタ及びその製造方法 |
| US7573078B2 (en) | 2004-05-11 | 2009-08-11 | Cree, Inc. | Wide bandgap transistors with multiple field plates |
| KR100614240B1 (ko) | 2004-06-10 | 2006-08-18 | 삼성전자주식회사 | 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 형성방법 |
| DE102005002550B4 (de) * | 2005-01-19 | 2007-02-08 | Infineon Technologies Ag | Lift-Off-Verfahren |
| US7662698B2 (en) | 2006-11-07 | 2010-02-16 | Raytheon Company | Transistor having field plate |
| KR100857683B1 (ko) | 2007-03-07 | 2008-09-08 | 페어차일드코리아반도체 주식회사 | 질화물 반도체 소자 및 그 제조방법 |
| KR101226955B1 (ko) * | 2009-12-11 | 2013-01-28 | 한국전자통신연구원 | 전계 효과 트랜지스터의 제조방법 |
-
2010
- 2010-12-14 KR KR1020100127661A patent/KR101583094B1/ko active IP Right Grant
-
2011
- 2011-10-17 US US13/274,367 patent/US8609474B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030183844A1 (en) * | 2002-03-28 | 2003-10-02 | Fujitsu Quantum Devices Limited | Semiconductor device and method of fabricating the same |
| US20060043416A1 (en) * | 2004-08-25 | 2006-03-02 | P Li Hsin-Hua | Recessed semiconductor device |
| US20100276698A1 (en) * | 2009-04-29 | 2010-11-04 | Cree, Inc. | Gate electrodes for millimeter-wave operation and methods of fabrication |
Also Published As
| Publication number | Publication date |
|---|---|
| US8609474B2 (en) | 2013-12-17 |
| KR20120066362A (ko) | 2012-06-22 |
| US20120146107A1 (en) | 2012-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7851284B2 (en) | Method for making GaN-based high electron mobility transistor | |
| KR101736277B1 (ko) | 전계 효과 트랜지스터 및 그 제조 방법 | |
| KR101583094B1 (ko) | 반도체 소자 및 이의 제조방법 | |
| US7419862B2 (en) | Method of fabricating pseudomorphic high electron mobility transistor | |
| WO2006080109A1 (ja) | Ｍｉｓ構造を有する半導体装置及びその製造方法 | |
| KR101991036B1 (ko) | 갈륨 나이트라이드 트랜지스터에 대한 이온주입 및 자기정합형 게이트 구조 | |
| JP5297806B2 (ja) | Ｉｉｉ族窒化物半導体素子の製造 | |
| US11335797B2 (en) | Semiconductor devices and methods for fabricating the same | |
| US10134854B2 (en) | High electron mobility transistor and fabrication method thereof | |
| JP2005183551A (ja) | 半導体装置、電界効果トランジスタおよび電界効果トランジスタの製造方法 | |
| US8901608B2 (en) | Transistor and method of fabricating the same | |
| JP6351718B2 (ja) | 窒化ガリウムデバイス及び集積回路において自己整合分離を製作する方法 | |
| JP5744346B2 (ja) | 窒化物半導体を用いたトランジスタおよびその製造方法 | |
| JP5519340B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| TWI399799B (zh) | 半導體元件之閘極結構的製造方法以及半導體元件 | |
| US20230094094A1 (en) | Gallium nitride device having a combination of surface passivation layers | |
| CN115347044A (zh) | 一种高频高线性GaN HEMT器件及制备方法 | |
| JP2004363150A (ja) | パターン形成方法 | |
| KR102261732B1 (ko) | 전계 효과 트랜지스터 | |
| JP3751495B2 (ja) | 半導体装置及びその製造方法 | |
| CN115241285A (zh) | 一种浮空t型栅及其制备方法 | |
| JP5491233B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| TW400582B (en) | Processing method of V-groove airbridge gate with etch-stop layer | |
| KR20210004028A (ko) | 반도체 소자 | |
| CN117438303A (zh) | 半导体结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| FPAY | Annual fee payment |
Payment date: 20181025 Year of fee payment: 4 |