CN115241285A - 一种浮空t型栅及其制备方法 - Google Patents

一种浮空t型栅及其制备方法 Download PDF

Info

Publication number
CN115241285A
CN115241285A CN202210868730.8A CN202210868730A CN115241285A CN 115241285 A CN115241285 A CN 115241285A CN 202210868730 A CN202210868730 A CN 202210868730A CN 115241285 A CN115241285 A CN 115241285A
Authority
CN
China
Prior art keywords
gate
layer
photoresist
grid
floating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210868730.8A
Other languages
English (en)
Inventor
宓珉瀚
马晓华
王鹏飞
陈治宏
周雨威
安思瑞
龚灿
张濛
杜翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202210868730.8A priority Critical patent/CN115241285A/zh
Publication of CN115241285A publication Critical patent/CN115241285A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种浮空T型栅及其制备方法，浮空T型栅包括，晶圆片、刻蚀牺牲层、栅脚、微型栅场板和栅帽。刻蚀牺牲层位于晶圆片上；刻蚀牺牲层中设置有栅脚凹槽，栅脚位于栅脚凹槽中。微型栅场板位于刻蚀牺牲层和栅脚上；栅帽位于微型栅场板上。本发明结合了电子束光刻与步进式光刻工艺，解决了多层光刻胶之间的互溶问题，提高了器件制备效率；采用蓝膜剥离工艺，有效解决留在金属蒸镀后，剥离过程中，由金属粘连造成的栅条坍塌问题，提高目前主流浮空T型栅技术的成品率；采用微型栅场板结构，明显提升了目前主流浮空T型栅结构在器件等比例缩小后导致的栅脚局部电场峰值剧增，击穿电压下降的问题。

Description

一种浮空T型栅及其制备方法
技术领域
本发明属于微电子技术领域，具体涉及一种浮空T型栅及其制备方法。
背景技术
GaN HEMT作为第三代宽禁带化合物半导体器件，因具有更大禁带宽度、更高的击穿电压、更大的输出功率和电子饱和速度，使其在毫米波领域较Si和GaAs基器件拥有更显著的性能优势。尤其是当通信系统的应用频段向W波段(75-100GHz)等更高频率范围移动时，器件需要拥有更高的本征截止频率以满足更高频段的应用需求。
为了实现器件的更高应用频率，一种最直接的方法是减小HEMT器件的栅长，降低载流子在栅下的渡越时间，从而提升器件频率特性。为了平衡栅长降低带来的较大的栅电阻效益，T型栅技术已经成为目前国际上高频超高频器件制备的主流技术，“T型”栅帽结构的引入可以明显降低栅电阻，但同时也带来了新的寄生电容，对器件频率特性的进一步提升造成阻碍。为了最大可能减少寄生电容的影响，浮空T型栅结构已经被成功制备并应用。
对于GaN HEMT器件而言，常通过对器件等比例缩小来提升固有频率(fT/fmax)，然而，随着器件尺寸的不断缩小和栅长的逐渐降低，在相同偏置电压范围内，等比例缩小的超高频器件在栅脚靠近漏端局部呈现更明显的非均匀电场分布，其电场峰值急剧增加，造成器件击穿电压降低，严重抑制器件工作电压范围，导致器件饱和输出功率降低，难以满足再更高频率应用下的大功率需求。
目前，解决超高频器件击穿电压低的主要栅型技术是引入Y型栅结构，通过渐变的Y型栅帽结构，在一定程度上降低栅下电场，提升击穿特性。其常用的方法是采用电子束直写多层胶工艺进行栅脚曝光，并且采用等离子体刻蚀工艺对栅脚区域的电子束胶进行刻蚀，达到“Y”型结构，然而，该种方法由于使用等离子体刻蚀，造成栅脚区域外扩，且一般Y形栅的电子束光刻制备方法中，下层光刻胶为低灵敏度，需要高剂量的电子束流；上层光刻胶为高灵敏度，采用低剂量的电子束流，而高灵敏度和低灵敏度的光刻胶互溶，使曝光过程中上层与下层不能明确的区分开，即栅脚与栅帽之间不能形成明确界线，金属蒸镀后不易剥离。并且，由于超高频器件的非均匀电场往往分布在与势垒相互接触的栅脚处，而Y型栅只能调制栅帽区域的峰值电场，只能在一定程度上抑制电场的不均匀分布，但效果不明显。
同时，电子束光刻作为纳米电子器件制作的重要技术手段，其在高分辨率图像制作技术具有明显的优势，但同时，采用电子束曝光多层胶的工艺常需要消耗大量时间，造成器件制备效率低下，产能降低，难以满足更大的高品质因数器件的应用需求。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种浮空T型栅的制备方法。
本发明要解决的技术问题通过以下技术方案实现：
在本发明的一个实施例中，一种浮空T型栅，包括，晶圆片、刻蚀牺牲层、栅脚、微型栅场板和栅帽。
其中，所述刻蚀牺牲层位于所述晶圆片上。
所述刻蚀牺牲层中设置有栅脚凹槽，所述栅脚位于所述栅脚凹槽中。
所述微型栅场板位于所述刻蚀牺牲层和所述栅脚上。
所述栅帽位于所述微型栅场板上。
在本发明的一个实施例中，所述刻蚀牺牲层材料为氮化硅、二氧化硅或三氧化二铝，所述刻蚀牺牲层厚度为20～50nm。
在本发明的一个实施例中，所述栅脚的长度为20～100nm，小于所述微型栅场板的长度。
本发明还提供了一种浮空T型栅的制备方法，该方法适用于上述任一项实施例所述的浮空T型栅，包括，
S1：选取晶圆片，在晶圆片上淀积刻蚀牺牲层。
S2:在刻蚀牺牲层上涂覆电子束抗蚀胶，通过对电子束抗蚀胶进行曝光和显影，制作得到栅脚区域。
S3：刻蚀栅脚区域的刻蚀牺牲层形成栅脚凹槽，并去除电子束抗蚀胶。
S4：在具有凹槽的刻蚀牺牲层上涂覆第一层电子束光刻胶，通过对第一层电子束光刻胶进行曝光和显影，制作得到第二层栅脚区域。
S5：在器件上淀积栅脚金属层，采用蓝膜剥离工艺对第一层电子束光刻胶上的栅脚金属进行剥离，形成栅脚和微型栅场板。
S6：在第一层电子束光刻胶上依次涂覆第二层光刻胶和第三层光刻胶，通过对第二层光刻胶和第三层光刻胶进行曝光和显影，形成undercut结构。
S7：在器件上沉积栅帽金属层后对第三层光刻胶上的栅帽金属以及第一层电子束光刻胶、第二层光刻胶和第三层光刻胶进行剥离，形成浮空T型栅。
在本发明的一个实施例中，所述栅脚金属层的厚度低于第一层电子束光刻胶的厚度。
在本发明的一个实施例中，所述栅脚金属层为Ni/Au叠层金属，所述栅脚为Ni结构，所述微型栅场板和栅帽为单层Au结构。
在本发明的一个实施例中，所述第二层光刻胶的厚度大于第三层光刻胶的厚度。与现有技术相比，本发明的有益效果在于：
本发明的浮空T型栅及其制备方法，结合了电子束光刻与步进式光刻工艺，解决了多层光刻胶之间的互溶问题，提高了器件制备效率；
创造性地采用蓝膜剥离工艺，有效解决在金属蒸镀后，剥离过程中，由金属粘连造成的栅条坍塌问题，提高目前主流浮空T型栅技术的成品率；
采用微型栅场板结构，明显提升了目前主流浮空T型栅结构在器件等比例缩小后导致的栅脚局部电场峰值剧增，击穿电压下降的问题，在保证较大固有频率的前提下实现高击穿电压，有利于提升器件的功率输出密度；
同时可以通过优化微型栅场板的长度、栅场板的高度、栅场板与栅脚的相对位置等关键参数，对器件的栅下寄生电容、电流崩塌、短沟道效应等均能产生一定程度的正向调制作用。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是本发明实施例提供的一种浮空T型栅的结构示意图；
图2是本发明实施例提供的一种浮空T型栅的栅下峰值电场曲线图；
图3是本发明实施例提供的一种浮空T型栅的非对称微型栅场板结构示意图；
图4是本发明实施例提供的一种浮空T型栅的击穿电压和频率特性曲线图；
图5是本发明实施例提供的一种浮空T型栅的制备关键工艺流程框图；
图6a-图6j是本发明实施例提供的一种浮空T型栅的制备步骤示意图。
具体实施方式
为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种浮空T型栅进行详细说明。
有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。
实施例一
请参见图1，图1是本发明实施例提供的一种浮空T型栅的结构示意图。
如图所示，本实施例的浮空T型栅，包括晶圆片1、刻蚀牺牲层2、栅脚3、微型栅场板4和栅帽5。
其中，刻蚀牺牲层位于晶圆片上；刻蚀牺牲层中设置有栅脚凹槽，栅脚位于栅脚凹槽中；微型栅场板位于刻蚀牺牲层和栅脚上；栅帽位于微型栅场板上。
在具体实施例中，刻蚀牺牲层材料为氮化硅、二氧化硅或三氧化二铝，刻蚀牺牲层厚度为20～50nm。
在具体实施例中，栅脚的长度为20～100nm，小于微型栅场板的长度。
请参见图2，图2是本发明实施例提供的一种浮空T型栅的栅下峰值电场曲线图。
如图所示，微型栅场板长度与栅下峰值电场成负相关。
在具体实施例中，通过调节栅脚和微型栅场板的相对长度、栅脚的高度等参数，对栅下峰值电场进行调制，有效解决了常规浮空T型栅结构因器件尺寸等比例缩小导致GaNHEMT器件栅端非均匀分布电场急剧增大，进而导致器件击穿特性恶化，及器件输出功率受限的问题。
请参见图3，图3是本发明实施例提供的一种浮空T型栅的非对称微型栅场板结构示意图。
在具体实施例中，通过改变栅脚与微型栅场板的相对位置形成不同形状的栅型结构。
可选地，微型栅场板设置在栅脚的上方，栅脚与微型栅场板形成轴对称结构，如图1所示。
在其他实施例中，微型栅场板设置在栅脚的上方，且栅脚位于靠近微型栅场板端部的一侧，如图3所示，栅脚与微型栅场板成非对称设置。
以图3中非对称微型栅场板为例，微型栅场板在靠近漏极一端延伸长度较大，源端延伸长度较小，以减小器件的源端寄生电容。同时，该方案可有效提升器件在漏端一侧的电场调制效果，降低因栅场板增大导致的频率特性一定程度的下降问题。
值得注意的是，具有微型栅场板的浮空T型栅结构上具有自支撑的机械稳定性；由于浮空的T型栅帽场板与势垒层之间不具备介质层，因此可以明显降低栅下寄生电容，最大程度降低栅场板寄生电容对频率特性的抑制，从而保证器件的高频特性。
请参见图4，图4是本发明实施例提供的一种浮空T型栅的击穿电压曲线图。
如图所示，通过调制微型栅场板长度，在保证较高频率特性的前提下有效提升了器件的击穿电压。
值得注意的是，通过优化微型栅场板长度、高度、栅场板与栅脚的相对位置等关键参数，制备出具有不同栅关键参数的浮空T型栅结构，可以在器件频率特性，击穿特性，崩塌效应，短沟道效应等方面产生明显的正向调制效应。
实施例二
本实施例中提供了一种浮空T型栅的制备方法，用于制备实施例一的浮空T型栅。
请参见图5，图5是本发明实施例提供的一种浮空T型栅的制备关键工艺流程框图。
请参见图6a-图6i是本发明实施例提供的一种浮空T型栅的制备步骤示意图。
如图所示，浮空T型栅的制备方法，包括，
S1：选取晶圆片，在晶圆片上淀积刻蚀牺牲层；
S2:在刻蚀牺牲层上涂覆电子束抗蚀胶，通过对电子束抗蚀胶进行曝光和显影，制作得到栅脚区域；
S3：刻蚀栅脚区域的刻蚀牺牲层形成栅脚凹槽，并去除电子束抗蚀胶；
S4：在具有凹槽的刻蚀牺牲层上涂覆第一层电子束光刻胶，通过对第一层电子束光刻胶进行曝光和显影，制作得到第二层栅脚区域；
S5：在器件上淀积栅脚金属层，采用蓝膜剥离工艺对第一层电子束光刻胶上的栅脚金属进行剥离，形成栅脚和微型栅场板；
S6：在第一层电子束光刻胶上依次涂覆第二层光刻胶和第三层光刻胶，通过对第二层光刻胶和第三层光刻胶进行曝光和显影，形成undercut结构；
S7：在器件上沉积栅帽金属层后对第三层光刻胶上的栅帽金属以及第一层电子束光刻胶、第二层光刻胶和第三层光刻胶进行剥离，形成浮空T型栅。
在具体实施例中，栅脚金属层的厚度低于第一层电子束光刻胶的厚度，便于形成栅脚和微型栅场板后对栅脚金属层进行剥离。
具体地，第一层电子束光刻胶的厚度大于或等于栅脚金属层的厚度的2倍。
在具体实施例中，栅脚金属层为双层金属结构，从下至上依次为Ni和Au，所述栅脚为Ni结构，微型栅场板和栅帽均采用单层Au结构。
在具体实施例中，第二层光刻胶的厚度大于第三层光刻胶的厚度，形成undercut结构，便于剥离栅帽金属层。
进一步地，对本实施例的浮空T型栅的制备方法进行具体说明。该方法包括以下步骤：
步骤一：在外延基片的GaN缓冲层上制作源电极和漏电极。
外延片包括由下而上依次层叠设置的衬底、GaN缓冲层、势垒层。
1.在势垒层上光刻源电极区域和漏电极区域：
在势垒层上进行光刻胶和剥离胶的涂覆，将完成涂胶和甩胶的样品放入光刻机中对已涂胶的表面进行曝光，并将完成曝光的样品放入显影液中移除光刻胶和剥离胶，形成源端和漏端的光刻区域。
2.源端和漏端光刻区域蒸镀欧姆金属叠层：
首先，对光刻好的区域进行等离子体处理，去除光刻区域的残胶。
其次，将样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后在源电极区域和漏电极区域内的势垒层上以及源电极区域和漏电极区域外的光刻胶上蒸发Ti或Al或Ni或Au等叠层金属。
最后，对完成欧姆金属蒸发的样品进行剥离，以移除源电极和漏电极外的欧姆金属、光刻胶和剥离胶，再用超纯水冲洗样品并用氮气吹干。
3.将完成欧姆金属蒸发和剥离的样品放入快速热退火炉中进行退火处理，以使源电极和漏电极内势垒层上的欧姆金属下沉至GaN缓冲层，从而形成欧姆金属与异质结沟道之间的欧姆接触。
步骤二，在势垒层上光刻有源区的电隔离区域，利用利用感应耦合等离子体(ICP)工艺制作器件有源区的电隔离。
1.在势垒层上光刻电隔离区域：
首先，将样品放在210℃的热板上烘烤10min。
其次，进行光刻胶的涂胶和甩胶，其甩胶转速为3000转/min，并将样品放在100℃的热板上烘烤1min。
最后，将样品放入光刻机中对电隔离区域内的光刻胶进行曝光，再将完成曝光后的样品放入显影液中以移除电隔离区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干。
2.在势垒层上刻蚀电隔离区域：
首先，ICP工艺依次刻蚀电隔离区域的势垒层、缓冲层，以实现有源区的台面隔离，其总的刻蚀深度为130nm。
最后，将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除电隔离区域外的光刻胶，再用超纯水冲洗样品并用氮气吹干。
步骤三，在源电极、漏电极和有源区的势垒层上，利用PECVD或LPCVD或PEALD等化学气相沉积工艺生长刻蚀牺牲层，其成分为氮化硅或二氧化硅或三氧化二铝，刻蚀牺牲层的厚度为20～50nm，如图6a所示。
步骤四，制作栅脚区域，其长度为20～100nm。
1.采用电子束光刻工艺定义栅脚区域：
首先，将经过步骤三得到的样品放在210℃的热板上烘烤10min，去除样品表面的水汽。
其次，进行电子束抗蚀胶的涂覆，电子束抗蚀胶材料为聚甲基丙烯酸甲酯(PMMA)或ZEP520或AR-P6200.09等具有高分辨率，低灵敏度的电子束抗蚀胶。其甩胶转速为3000rad/min～5000rad/min，甩胶厚度为150nm～200nm，之后将样品放在200℃的热板上后烘5min。
最后，对甩好胶的样品进行曝光，显影和定影，使电子束抗蚀胶层形成20～100nm的亚微米细栅条，曝光剂量可以为7C/m2，显影可以用甲基异丁基酮(MIBK):异丙醇(IPA)＝1:3的显影液显影PMMA，也可以用AR600-546对AR-6200.09进行显影，如图6b所示。
2.采用ICP刻蚀工艺刻蚀栅脚凹槽，如图6c所示：
首先，利用ICP刻蚀工艺移除栅脚栅槽区域内的刻蚀牺牲层，其刻蚀的条件为：反应气体为CF4和O2，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W，刻蚀的深度为20nm～50nm，栅脚长度为20～100nm。
然后，将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除栅脚区域外的电子束光刻胶，再用超纯水冲洗样品并用氮气吹干。
步骤五，微型栅场板的制作。
1.采用电子束蒸发台进行栅脚金属蒸镀：
首先，将经过步骤4得到的样品放在210℃的热板上烘烤10min，去除样品表面的水汽。
然后，涂覆第一层电子束光刻胶，其材料为聚甲基丙烯酸甲酯(PMMA)或ZEP520或AR-P6200.09等具有高分辨率，低灵敏度的电子束光刻胶。其甩胶转速为3000rad/min～5000rad/min，甩胶厚度为150nm～200nm，之后将样品放在200℃的热板上后烘5min。
之后，对甩好胶的样品进行曝光，显影和定影，使第一层电子束光刻胶层形成100～300nm的亚微米细栅条，特别地，电子束的曝光剂量可以为7C/m2，显影可以用甲基异丁基酮(MIBK):异丙醇(IPA)＝1:3的显影液显影PMMA，也可以用AR600-546对AR-6200.09进行显影，如图6d所示。
特别地，微型栅场板的长度可以通过改变第二层栅脚区域的长度实现，对于20nm的栅长，其场板可以为100nm。对于100nm的栅长，其场板可以为300nm。
最后，将样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后在栅电极区域内的势垒层和栅电极区域外的第一层电子束光刻胶上蒸发栅脚金属层，该栅脚金属层是由下向上依次由Ni、Au组成的双层金属结构，特别地，其金属叠层的厚度可以为Ni/Au＝40nm/60nm，其厚度小于第一层电子束光刻胶的厚度，便于剥离，如图6e所示。
2.采用蓝膜剥离工艺对栅脚金属进行剥离，如图6f所示：
采用蓝膜剥离工艺对栅脚金属层中，除第二层栅脚区域外的金属进行剥离。将蓝膜轻附在样品表面，用手指沿着相同方向抚平蓝膜，然后沿同一方向剥离栅脚金属层，因第一层电子束光刻胶的厚度远大于栅脚金属层厚度，且刻蚀牺牲层部分的栅脚长度小于第二层栅脚区域的长度，因此蓝膜剥离之后形成微型栅场板。
具体地，先选取与晶圆片大小相似的蓝膜，覆盖在带有栅脚金属层的表面，轻抚蓝膜表面，让蓝膜和非栅极定义区域的表面金属层接触完全，避免因界面处存在空气导致气泡产生，影响剥离效果。
再沿着栅条宽度方向轻轻剥离蓝膜，利用蓝膜的黏附力撕扯掉非栅极定义区域的表面金属层，如图6g所示。
步骤6，制作栅帽金属。
1.采用步进式光刻机进行栅帽光刻，如图6h所示：
首先，将步骤5得到的样品放在200℃的热板上烘烤5min。
然后，在第一层电子束光刻胶上进行第二层光刻胶的涂胶和甩胶，第二层光刻胶为如SF6等用于感光曝光的光刻胶，主要用于形成undercut结构便于剥离。
第二层光刻胶的甩胶厚度为0.35nm，并将样品放在200℃的热板上烘烤5min。
其次，在第二层光刻胶上进行第三层光刻胶的涂胶和甩胶，第三层光刻胶为如EPI621等用于感光曝光的光刻胶，重点通过曝光形成图形转移，定义栅帽尺寸。
第三层光刻胶的甩胶厚度为0.77nm，并将样品放在90℃的热板上烘烤1min。
再次，将完成涂胶和甩胶的样品放入光刻机中对栅电极区域内的第二层光刻胶、第三层光刻胶进行曝光。
最后，将完成曝光的样品放入显影液中，移除栅电极区域内的第二层光刻胶和第三层光刻胶，形成undercut结构，并对其进行超纯水冲洗和氮气吹干。
2.在栅电极区域内的势垒层上和栅电极区域外的光刻胶上蒸发栅电极，如图6i所示：
首先，将有栅电极光刻图形的样品放入等离子去胶机中进行底膜处理，处理的时间为5min。
其次，将样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后在栅电极区域内的势垒层和栅电极区域外的光刻胶上蒸发栅金属，该栅金属为Au，与第一层蒸镀的微型栅场板粘连，形成栅帽金属层。
最后，对完成栅金属蒸发的样品进行剥离，以移除栅电极区域外的栅帽金属、第二层光刻胶和第三层光刻胶，用超纯水冲洗样品并用氮气吹干后形成栅电极，完成具有微型栅场板的浮空T型栅电极的制作,如图6j所示。
值得注意的是，因undercut结构的存在，栅极金属和附着在光刻胶表面的金属层存在断裂，因此在蓝膜剥离过程中，栅金属不会受到影响，且能够有效提高金属剥离的效率。
本发明实施例的浮空T型栅及其制备方法，结合了电子束光刻与步进式光刻工艺，解决了多层光刻胶之间的互溶问题，提高了器件制备效率；创造性地采用蓝膜剥离工艺，有效解决留在金属蒸镀后，剥离过程中，由金属粘连造成的栅条坍塌问题，提高目前主流浮空T型栅技术的成品率；采用微型栅场板结构，明显提升了目前主流浮空T型栅结构在器件等比例缩小后导致的栅脚局部电场峰值剧增，击穿电压下降的问题，在保证较大固有频率的前提下实现高击穿电压，有利于提升器件的功率输出密度；同时可以通过优化微型栅场板的长度、栅场板的高度、栅场板与栅脚的相对位置等关键参数，对器件的栅下寄生电容、电流崩塌、短沟道效应等均能产生一定程度的正向调制作用。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (7)

1.一种浮空T型栅，其特征在于，包括，晶圆片、刻蚀牺牲层、栅脚、微型栅场板和栅帽；
其中，所述刻蚀牺牲层位于所述晶圆片上；
所述刻蚀牺牲层中设置有栅脚凹槽，所述栅脚位于所述栅脚凹槽中；
所述微型栅场板位于所述刻蚀牺牲层和所述栅脚上；
所述栅帽位于所述微型栅场板上。
2.根据权利要求1所述的浮空T型栅，其特征在于，所述刻蚀牺牲层材料为氮化硅、二氧化硅或三氧化二铝，所述刻蚀牺牲层厚度为20～50nm。
3.根据权利要求1所述的浮空T型栅，其特征在于，所述栅脚的长度为20～100nm，小于所述微型栅场板的长度。
4.一种浮空T型栅的制备方法，适用于上述权利要求1-3任一项所述的浮空T型栅，其特征在于，包括，
S1：选取晶圆片，在晶圆片上淀积刻蚀牺牲层；
S2:在刻蚀牺牲层上涂覆电子束抗蚀胶，通过对电子束抗蚀胶进行曝光和显影，制作得到栅脚区域；
S3：刻蚀栅脚区域的刻蚀牺牲层形成栅脚凹槽，并去除电子束抗蚀胶；
S4：在具有凹槽的刻蚀牺牲层上涂覆第一层电子束光刻胶，通过对第一层电子束光刻胶进行曝光和显影，制作得到第二层栅脚区域；
S5：在器件上淀积栅脚金属层，采用蓝膜剥离工艺对第一层电子束光刻胶上的栅脚金属进行剥离，形成栅脚和微型栅场板；
S6：在第一层电子束光刻胶上依次涂覆第二层光刻胶和第三层光刻胶，通过对第二层光刻胶和第三层光刻胶进行曝光和显影，形成undercut结构；
S7：在器件上沉积栅帽金属层后对第三层光刻胶上的栅帽金属以及第一层电子束光刻胶、第二层光刻胶和第三层光刻胶进行剥离，形成浮空T型栅。
5.根据权利要求4所述的浮空T型栅的制备方法，其特征在于，所述栅脚金属层的厚度低于第一层电子束光刻胶的厚度。
6.根据权利要求4所述的浮空T型栅的制备方法，其特征在于，所述栅脚金属层为Ni/Au叠层金属，所述栅脚为Ni结构，所述微型栅场板和栅帽为单层Au结构。
7.根据权利要求4所述的浮空T型栅的制备方法，其特征在于，所述第二层光刻胶的厚度大于第三层光刻胶的厚度。
CN202210868730.8A 2022-07-22 2022-07-22 一种浮空t型栅及其制备方法 Pending CN115241285A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210868730.8A CN115241285A (zh) 2022-07-22 2022-07-22 一种浮空t型栅及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210868730.8A CN115241285A (zh) 2022-07-22 2022-07-22 一种浮空t型栅及其制备方法

Publications (1)

Publication Number Publication Date
CN115241285A true CN115241285A (zh) 2022-10-25

Family

ID=83676349

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210868730.8A Pending CN115241285A (zh) 2022-07-22 2022-07-22 一种浮空t型栅及其制备方法

Country Status (1)

Country Link
CN (1) CN115241285A (zh)

Similar Documents

Publication Publication Date Title
TW468201B (en) Dry etching process
US7419862B2 (en) Method of fabricating pseudomorphic high electron mobility transistor
KR100647459B1 (ko) 티형 또는 감마형 게이트 전극의 제조방법
JP6290283B2 (ja) 高電子移動度トランジスタ半導体デバイスおよびその製造方法
US7973368B2 (en) Semiconductor device with T-gate electrode
CN105789037B (zh) 微波毫米波芯片的小尺寸栅制备方法
CN109103245A (zh) 一种双t型栅及制作方法和应用
CN107293482B (zh) 一种氮化镓高电子迁移率晶体管栅电极的制作方法
US8609474B2 (en) Method of manufacturing semiconductor device
WO2020052204A1 (zh) 一种基于电荷分部调制的高线性毫米波器件
US8901608B2 (en) Transistor and method of fabricating the same
WO2023035714A1 (zh) 场效应管、其制备方法及电子电路
CN115241285A (zh) 一种浮空t型栅及其制备方法
JPH09148269A (ja) Ｔ型ゲート電極の重畳方法およびｔ型低抵抗金属の重畳方法
CN211929494U (zh) 一种具有П型栅的GaN基射频器件
CN115347044A (zh) 一种高频高线性GaN HEMT器件及制备方法
JP2011187784A (ja) バイポーラトランジスタおよびその製造方法
WO2023205936A1 (zh) 半导体器件及其制备方法
KR100849926B1 (ko) 부정형 고 전자 이동도 트랜지스터 제조방법
JP2680759B2 (ja) ゲート電極の形成方法
CN109308999B (zh) 选择性刻蚀制备功率器件多场板的方法
JP2798041B2 (ja) 半導体装置の製造方法
KR100582586B1 (ko) 반도체 소자의 티형 게이트 제조방법
JP2024049166A (ja) 半導体装置の製造方法
CN116960181A (zh) 一种基于量子阱自对准栅的多沟道异质结器件及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination