JP2011187784A - バイポーラトランジスタおよびその製造方法 - Google Patents
バイポーラトランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP2011187784A JP2011187784A JP2010052770A JP2010052770A JP2011187784A JP 2011187784 A JP2011187784 A JP 2011187784A JP 2010052770 A JP2010052770 A JP 2010052770A JP 2010052770 A JP2010052770 A JP 2010052770A JP 2011187784 A JP2011187784 A JP 2011187784A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- insulating layer
- base
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Abstract
【解決手段】エミッタメサの部分の側面およびレッジ構造部105aの表面には、これらを被覆するように、窒化シリコン(SiN)からなる第1絶縁層108が形成されている。また、第1絶縁層108の周囲からベース電極111の上面にかけて(渡って)窒化シリコンからなる第2絶縁層109が形成されている。第2絶縁層109は、第1絶縁層108の側面、レッジ構造部105aとベース電極111との間のベース層104の上、およびベース電極111の上面を覆うように形成されている。基板101の平面方向において、レッジ構造部105aの外形は第1絶縁層108の外形と同じに形成されている。また、エミッタメサより離れる方向のベース電極111の外周部分が、第1絶縁層108の外周部分に重なって形成されている。
【選択図】 図1
Description
レッジ構造部105aはエミッタ層105と一体に形成され、また、ベース電極111とは離間している。
Claims (2)
- 半絶縁性の化合物半導体からなる基板の上に、化合物半導体からなるコレクタコンタクト層を形成する工程と、
前記コレクタコンタクト層の上に化合物半導体からなるコレクタ層を形成する工程と、
前記コレクタ層の上に化合物半導体からなるベース層となる第1半導体層を形成する工程と、
前記ベース層の上に前記ベース層とは異なる化合物半導体からなりエミッタ層となる第2半導体層を形成する工程と、
前記第2半導体層の上に化合物半導体からなりエミッタコンタクト層となる第3半導体層を形成する工程と、
前記第3半導体層をパターニングしてエミッタコンタクト層を形成する工程と、
前記エミッタコンタクト層を含む前記第2半導体層の上に窒化シリコンからなる第1絶縁層を形成する工程と、
平面の面積が前記エミッタコンタクト層より広い第1マスクパターンを前記エミッタコンタクト層が形成されている領域を含む前記第1絶縁層の上に形成する工程と、
前記第1マスクパターンをマスクとして前記第1絶縁層を選択的にエッチングして前記第1マスクパターン以外の領域の第2半導体層の表面を露出させ、加えて、前記第1マスクパターンの下部領域の前記第1マスクパターンの周端部より内側の一部領域の前記第2半導体層を露出させ、前記エミッタコンタクト層の側部に前記第1絶縁層が配置された状態とする工程と、
前記第1マスクパターンおよび前記第1絶縁層をマスクとして前記第2半導体層を選択的にエッチングし、前記エミッタコンタクト層の下部に配置されるエミッタ層および前記第1絶縁層の下部に配置されるレッジ構造部を形成し、前記第1マスクパターン以外の領域の前記第1半導体層を露出させる工程と、
前記第1マスクパターンをマスクとして露出した前記第1半導体層の上に選択的に金属を堆積して前記第1半導体層の上にベース電極を形成する工程と、
前記第1マスクパターンを除去した後、前記第1絶縁層および前記ベース電極を含む前記第1半導体層の上に窒化シリコンからなる第2絶縁層を形成する工程と、
第2マスクパターンをマスクとして前記第2絶縁層を選択的にエッチングし、前記第1絶縁層から平面方向に一部の前記ベース電極にかけて前記第2絶縁層が配置された状態とする工程と、
前記マスクパターンを除去した後、選択的にエッチングされた前記第2絶縁層および平面形状が前記第2マスクパターンと同じ第3マスクパターンを用い、前記ベース電極を選択的にエッチングしてパターニングし、前記第1半導体層を選択的にエッチングしてベース層を形成する工程と、
前記第3マスクパターンを除去した後、前記コレクタコンタクト層に接続するコレクタ電極を形成する工程と
を少なくとも備えることを特徴とするバイポーラトランジスタの製造方法。 - 半絶縁性の化合物半導体からなる基板と、
前記基板の上に形成された化合物半導体からなるサブコレクタ層と、
このサブコレクタ層の上に形成された化合物半導体からなるコレクタ層と、
このコレクタ層の上に形成された化合物半導体からなるベース層と、
このベース層の上に形成された前記ベース層とは異なる化合物半導体からなるエミッタ層と、
このエミッタ層の上に形成された化合物半導体からなるエミッタコンタクト層と、
前記コレクタ層の周囲の前記サブコレクタ層の上に形成されたコレクタ電極と、
前記エミッタ層の周囲の前記ベース層の上に形成されたベース電極と、
前記ベース電極と前記エミッタ層との間に前記ベース電極と離間して配置されて前記エミッタ層と一体に形成されたレッジ構造部と、
前記エミッタコンタクト層の側面および前記レッジ構造部の表面に接して形成された窒化シリコンからなる第1絶縁層と、
前記エミッタコンタクト層の側部における前記第1絶縁層の側部,前記レッジ構造部の上面、前記レッジ構造部と前記ベース電極との間の前記ベース層の上面,および前記ベース電極の上面に接して形成された窒化シリコンからなる第2絶縁層と、
前記エミッタコンタクト層の上に形成されたエミッタ電極と
を少なくとも備え、
前記基板の平面方向において、前記レッジ構造部の外形は前記第1絶縁層の外形と同じに形成され、
前記第2絶縁層の外形は、前記エミッタ層の周囲の前記ベース電極の外周形状と同じに形成されている
ことを特徴とするバイポーラトランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010052770A JP5519340B2 (ja) | 2010-03-10 | 2010-03-10 | バイポーラトランジスタおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010052770A JP5519340B2 (ja) | 2010-03-10 | 2010-03-10 | バイポーラトランジスタおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011187784A true JP2011187784A (ja) | 2011-09-22 |
JP5519340B2 JP5519340B2 (ja) | 2014-06-11 |
Family
ID=44793694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010052770A Active JP5519340B2 (ja) | 2010-03-10 | 2010-03-10 | バイポーラトランジスタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5519340B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014116381A (ja) * | 2012-12-07 | 2014-06-26 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
JP2015126176A (ja) * | 2013-12-27 | 2015-07-06 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
WO2020245907A1 (ja) * | 2019-06-04 | 2020-12-10 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05275444A (ja) * | 1992-03-25 | 1993-10-22 | Fujitsu Ltd | ヘテロ接合バイポーラ・トランジスタの製造方法 |
JPH06318694A (ja) * | 1993-05-06 | 1994-11-15 | Sony Corp | ホットエレクトロントランジスタとその製法 |
JPH07283231A (ja) * | 1994-04-07 | 1995-10-27 | Fujitsu Ltd | 半導体装置とその製造方法 |
JP2008227221A (ja) * | 2007-03-14 | 2008-09-25 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
-
2010
- 2010-03-10 JP JP2010052770A patent/JP5519340B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05275444A (ja) * | 1992-03-25 | 1993-10-22 | Fujitsu Ltd | ヘテロ接合バイポーラ・トランジスタの製造方法 |
JPH06318694A (ja) * | 1993-05-06 | 1994-11-15 | Sony Corp | ホットエレクトロントランジスタとその製法 |
JPH07283231A (ja) * | 1994-04-07 | 1995-10-27 | Fujitsu Ltd | 半導体装置とその製造方法 |
JP2008227221A (ja) * | 2007-03-14 | 2008-09-25 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014116381A (ja) * | 2012-12-07 | 2014-06-26 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
JP2015126176A (ja) * | 2013-12-27 | 2015-07-06 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
WO2020245907A1 (ja) * | 2019-06-04 | 2020-12-10 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5519340B2 (ja) | 2014-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5186661B2 (ja) | 化合物半導体装置 | |
JP4237203B2 (ja) | 不定形高電子移動度トランジスタの製造方法 | |
US6368929B1 (en) | Method of manufacturing a semiconductor component and semiconductor component thereof | |
US20140057401A1 (en) | Compound semiconductor device with mesa structure | |
CN108400163B (zh) | 一种自对准异质结双极型晶体管及其制造方法 | |
CN115714137A (zh) | 异质结双极晶体管结构及其形成方法 | |
JP5519340B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
US8609474B2 (en) | Method of manufacturing semiconductor device | |
JP2004095637A (ja) | 半導体装置の製造方法と半導体装置 | |
US8901608B2 (en) | Transistor and method of fabricating the same | |
JP5491233B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
JP2007273538A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
CN115621125A (zh) | 异质结双极晶体管结构的形成方法 | |
JP6262612B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP6130293B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JP6791828B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JP5681048B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
US20230163193A1 (en) | Heterojunction Bipolar Transistor and Method of Manufacturing the Same | |
JP7480854B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
US11177374B1 (en) | Heterojunction bipolar transistor and method for forming the same | |
JP2008227221A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JP2011176214A (ja) | バイポーラトランジスタおよびその製造方法 | |
CN115241285A (zh) | 一种浮空t型栅及其制备方法 | |
JP2014120503A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP3536840B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111101 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111101 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140403 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5519340 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |