CN115714137A - 异质结双极晶体管结构及其形成方法 - Google Patents
异质结双极晶体管结构及其形成方法 Download PDFInfo
- Publication number
- CN115714137A CN115714137A CN202211378458.1A CN202211378458A CN115714137A CN 115714137 A CN115714137 A CN 115714137A CN 202211378458 A CN202211378458 A CN 202211378458A CN 115714137 A CN115714137 A CN 115714137A
- Authority
- CN
- China
- Prior art keywords
- electrode
- emitter
- base
- initial
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Abstract
一种异质结双极晶体管结构及其形成方法，其中形成方法包括：提供衬底，所述衬底包括基底、集电极、初始基极以及初始发射极；在初始发射极上形成发射极电极；以发射极为掩膜，采用干法刻蚀工艺刻蚀初始发射极形成发射极；在初始基极上形成基极电极；对初始基极进行图形化处理形成基极；在集电极上形成集电极电极。由于干法刻蚀工艺不会产生侧向刻蚀的问题，因此可以直接以发射极电极为掩膜对初始发射极进行刻蚀，而且采用干法刻蚀工艺可以省去湿法刻蚀工艺中的刻蚀停止层，不但省去了制程光罩降低制作成本，而且形成的发射极的尺寸与发射极电极的尺寸相同，能够有效提升发射极与发射极电极之间的电传导性和热传导性，进而提升器件结构性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种异质结双极晶体管结构及其形成方法。
背景技术
随着社会的发展以及现代通信对高频带下高性能和低成本的RF组件的需求，传统的硅材料器件无法满足这些性能上新的要求。由于异质结双极晶体管(Hetero-junctionBipolar Transistor，简称HBT)的高频性能大大优于硅双极晶体管，而与硅工艺的兼容性又使其具有硅的低价格，因此HBT技术获得了长足的进展，已成为RF集成电路市场的主流技术之一，并对现代通信技术的发展产生了深远的影响。
然而，现有的异质结双极晶体管结构在形成过程中仍存在诸多问题。
发明内容
本发明解决的技术问题是提供一种异质结双极晶体管结构及其形成方法，以降低制作成本且提升器件结构的性能。
为解决上述问题，本发明提供一种异质结双极晶体管结构的形成方法，包括：提供衬底，所述衬底包括基底、位于所述基底上的集电极、位于所述集电极上的初始基极、以及位于所述初始基极上的初始发射极；在所述初始发射极上形成发射极电极，所述发射极电极覆盖所述初始发射极的部分顶部表面；以所述发射极电极为掩膜，采用干法刻蚀工艺刻蚀所述初始发射极，直至暴露出所述初始基极的顶部表面为止，形成发射极，所述发射极覆盖所述初始基极的部分顶部表面；在露出的所述初始基极上形成基极电极；在形成所述基极电极之后，对所述初始基极进行图形化处理形成基极，所述基极覆盖所述集电极的部分顶部表面；在露出的所述集电极上形成集电极电极。
可选的，所述干法刻蚀工艺的工艺参数包括：刻蚀气体包括：氯气；刻蚀气体的流量为10sccm～500sccm。
可选的，对所述初始基极进行图形化处理形成基极的方法包括：在所述集电极和所述初始基极之间形成刻蚀停止层；在所述初始基极上形成第一图形化层，所述第一图形化层覆盖所述发射极、所述发射极电极、所述基极电极、以及所述初始基极的部分顶部表面；以所述第一图形化层为掩膜刻蚀所述初始基极，直至暴露出所述刻蚀停止层的顶部表面为止，形成所述基极。
可选的，在所述初始发射极上形成发射极电极的方法包括：在所述初始发射极上形成第二图形化层，所述第二图形化层暴露出所述初始发射极的部分顶部表面；以所述第二图形化层为掩膜，采用第一蒸镀工艺在所述第二图形化层上和露出的所述初始发射极上形成初始发射极电极；去除所述第二图形化层和所述第二图形化层上的所述初始发射极电极，形成所述发射极电极。
可选的，所述发射极电极包括多层结构。
可选的，在露出的所述初始基极上形成基极电极的方法包括：在所述初始基极上形成第三图形化层，所述第三图形化层暴露出所述初始基极的部分顶部表面；以所述第三图形化层为掩膜，采用第二蒸镀工艺在所述第三图形化层上和露出的所述初始基极上形成初始基极电极；去除所述第三图形化层和所述第三图形化层上的所述初始基极电极，形成所述基极电极。
可选的，所述基极电极包括多层结构。
可选的，在露出的所述集电极上形成集电极电极的方法包括：在所述集电极上形成第四图形化层，所述第四图形化层暴露出所述集电极的部分顶部表面；以所述第四图形化层为掩膜，采用第三蒸镀工艺在所述第四图形化层上和露出的所述集电极上形成初始集电极电极；去除所述第四图形化层和所述第四图形化层上的所述初始集电极电极，形成所述集电极电极。
可选的，所述集电极电极包括多层结构。
可选的，所述集电极内掺杂有第一离子；所述基极内掺杂有第二离子，所述第一离子的电学类型和所述第二离子的电学类型不同，所述第二离子的掺杂浓度大于所述第一离子的掺杂浓度。
可选的，所述发射极内掺杂有第三离子，所述第三离子的电学类型与所述第二离子的电学类型不同，所述第三离子的电学类型与所述第一离子的电学类型相同，所述第三离子的掺杂浓度大于所述第一离子的掺杂浓度，且所述第三离子的掺杂浓度小于所述第二离子的掺杂浓度。
相应的，本发明技术方案中还提供一种异质结双极晶体管结构，包括：基底；位于所述基底上的集电极；位于所述集电极上的基极，所述基极覆盖所述集电极的部分顶部表面；位于所述基极上的发射极，所述发射极覆盖所述基极的部分顶部表面；位于所述发射极上的发射极电极，所述发射极电极在所述基底上的投影图形与所述发射极在所述基底上的投影图形重合；位于露出的所述基极上的基极电极；位于露出的所述集电极上的集电极电极。
可选的，还包括：位于所述集电极和所述基极之间的刻蚀停止层。
可选的，所述发射极电极包括多层结构。
可选的，所述基极电极包括多层结构。
可选的，所述集电极电极包括多层结构。
可选的，所述集电极内掺杂有第一离子；所述基极内掺杂有第二离子，所述第一离子的电学类型和所述第二离子的电学类型不同，所述第二离子的掺杂浓度大于所述第一离子的掺杂浓度。
可选的，所述发射极内掺杂有第三离子，所述第三离子的电学类型与所述第二离子的电学类型不同，所述第三离子的电学类型与所述第一离子的电学类型相同，所述第三离子的掺杂浓度大于所述第一离子的掺杂浓度，且所述第三离子的掺杂浓度小于所述第二离子的掺杂浓度。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案的异质结双极晶体管结构的形成方法中，以所述发射极电极为掩膜，采用干法刻蚀工艺刻蚀所述初始发射极，直至暴露出所述初始基极的顶部表面为止，形成发射极，所述发射极覆盖所述初始基极的部分顶部表面。由于干法刻蚀工艺不会产生侧向刻蚀的问题，从而可以直接以所述发射极电极为掩膜对所述初始发射极进行刻蚀，减少了一次光罩，降低了成本。
此外，干法刻蚀工艺是通过时间控制刻蚀深度，而不是利用不同材料的刻蚀速率差异而控制刻蚀深度，所以采用干法刻蚀工艺可以省去湿法刻蚀工艺中使用的刻蚀停止层。
此外，形成的所述发射极的尺寸与所述发射极电极的尺寸相同，能够有效提升所述发射极与所述发射极电极之间的电传导性和热传导性，进而提升器件结构的性能。
进一步，所述干法刻蚀工艺的工艺参数包括：刻蚀气体包括：氯气；刻蚀气体的流量为10sccm～500sccm：当刻蚀气体的流量大于500sccm时，刻蚀速率过快，容易刻蚀到所述初始发射极下面的所述初始基极，使得器件失效；当刻蚀气体小于10sccm时，所述初始发射极底部材料容易刻蚀不尽，造成电子聚集，发热导致器件可靠性失效。
本发明的技术方案的异质结双极晶体管结构中，包括：位于所述发射极上的发射极电极，所述发射极电极在所述基底上的投影图形与所述发射极在所述基底上的投影图形重合。由于所述发射极的尺寸与所述发射极电极的尺寸相同，能够有效提升所述发射极与所述发射极电极之间的电传导性和热传导性，进而提升器件结构的性能。
附图说明
图1至图3是一种异质结双极晶体管结构的结构示意图；
图4至图9是本发明实施例中异质结双极晶体管结构的形成方法各步骤结构示意图。
具体实施方式
需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。
正如背景技术所述，现有的异质结双极晶体管结构仍存在诸多问题。以下将结合附图进行具体说明。
图1至图3是一种异质结双极晶体管结构的形成方法各步骤结构示意图。
请参考图1，提供基底100；在所述基底100上形成集电极101；在所述集电极101上形成第一刻蚀停止层102；在所述第一刻蚀停止层102上形成初始基极103；在所述初始基极103上形成第二刻蚀停止层104；在所述第二刻蚀停止层104上形成初始发射极105；在所述初始发射极105上形成发射极电极106，所述发射极电极106覆盖所述初始发射极105的部分顶部表面。
请参考图2，在所述初始发射极105上形成第一图形化层107，所述第一图形化层107覆盖所述发射极电极106、以及所述初始发射极105的部分顶部表面；以所述第一图形化层107为掩膜，采用湿法刻蚀工艺刻蚀所述初始发射极105直至暴露出所述第二刻蚀停止层104，形成发射极108；在形成所述发射极108之后，以所述第一图形化层107和所述发射极108为掩膜刻蚀所述第二刻蚀停止层104，直至暴露出所述初始基极103的顶部表面为止。
请参考图3，去除所述第一图形化层107；在露出的所述初始基极103上形成基极电极109；在所述初始基极103上形成第二图形化层(未图示)，所述第二图形化层覆盖所述发射极108、所述发射极电极106、所述基极电极109、以及所述初始基极103的部分顶部表面；以所述第二图形化层为掩膜刻蚀所述初始基极103，直至暴露出所述第一刻蚀停止层102的顶部表面为止，形成所述基极110；在形成所述基极110之后，以所述第二图形化层和所述基极110为掩膜刻蚀所述第一刻蚀停止层102，直至暴露出所述集电极101的顶部表面为止；在刻蚀所述第一刻蚀停止层102之后，去除所述第二图形化层；在露出的所述集电极上形成集电极电极111。
在本实施例中，在刻蚀所述初始发射极105时采用的湿法刻蚀工艺，由于所述湿法刻蚀工艺存在侧向刻蚀的问题，因此需要所述第一图形化层107覆盖所述初始发射极105的部分顶部表面，以预留刻蚀缓冲部，进而使得最终形成的所述发射极108的尺寸大于所述发射极电极106的尺寸，即所述发射极电极106与所述发射极108之间有部分区域是没有接触的，进而影响所述发射极108与所述发射极电极106之间的电传导性和热传导性。另外，通过增设所述第一图形化层107定义刻蚀区域，以及为了避免湿法刻蚀工艺对所述初始基极103造成损伤而增设所述第二刻蚀停止层104，使得制作成本增加。
在此基础上，本发明提供一种异质结双极晶体管结构及其形成方法，以所述发射极电极为掩膜，采用干法刻蚀工艺刻蚀所述初始发射极，直至暴露出所述初始基极的顶部表面为止，形成发射极，所述发射极覆盖所述初始基极的部分顶部表面。由于干法刻蚀工艺不会产生侧向刻蚀的问题，因此可以直接以所述发射极电极为掩膜对所述初始发射极进行刻蚀，而且干法刻蚀工艺是通过时间控制刻蚀深度，而不是利用不同材料的刻蚀速率差异而控制刻蚀深度，因此采用干法刻蚀工艺可以省去湿法刻蚀工艺中使用的刻蚀停止层。因此，采用干法刻蚀工艺不但省去了制程光罩降低制作成本，而且形成的所述发射极的尺寸与所述发射极电极的尺寸相同，能够有效提升所述发射极与所述发射极电极之间的电传导性和热传导性，进而提升器件结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图4至图9是本发明实施例的异质结双极晶体管结构的形成方法的各步骤结构示意图。
请参考图4，提供衬底，所述衬底包括基底200、位于所述基底200上的集电极201、位于所述集电极201上的初始基极202、以及位于所述初始基极202上的初始发射极203。
在本实施例中，所述基底200的材料为硅。
在其他实施例中，所述基底的材料包括碳化硅、硅锗、III-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)。其中，III-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
在本实施例中，所述衬底还包括：位于所述集电极201和所述初始基极202之间的刻蚀停止层204。
请参考图5，在所述初始发射极203上形成发射极电极205，所述发射极电极205覆盖所述初始发射极203的部分顶部表面。
在本实施例中，在所述初始发射极203上形成发射极电极204的方法包括：在所述初始发射极203上形成第二图形化层(未图示)，所述第二图形化层暴露出所述初始发射极203的部分顶部表面；以所述第二图形化层为掩膜，采用第一蒸镀工艺在所述第二图形化层上和所述暴露出的所述初始发射极203上形成初始发射极电极(未图示)；去除所述第二图形化层和所述第二图形化层上的所述初始发射极电极，形成所述发射极电极205。
在本实施例中，所述发射极电极205与所述初始发射极203为欧姆接触。
所述发射极电极205包括多层结构。
在本实施例中，所述发射极电极205为依次层叠的钛(Ti)膜、铂(Pt)膜、Ti膜、Pt膜、Ti膜的多层金属层。
请参考图6，以所述发射极电极205为掩膜，采用干法刻蚀工艺刻蚀所述初始发射极203，直至暴露出所述初始基极202的顶部表面为止，形成发射极206，所述发射极206覆盖所述初始基极202的部分顶部表面。
在本实施例中，所述干法刻蚀工艺的工艺参数包括：刻蚀气体包括：氯气；刻蚀气体的流量为10sccm～500sccm：当刻蚀气体的流量大于500sccm时，刻蚀速率过快，容易刻蚀到所述初始发射极203下面的所述初始基极202，使得器件失效；当刻蚀气体小于10sccm时，所述初始发射极206底部材料容易刻蚀不尽，造成电子聚集，发热导致器件可靠性失效。
在本实施例中，由于干法刻蚀工艺不会产生侧向刻蚀的问题，从而可以直接以所述发射极电极205为掩膜对所述初始发射极203进行刻蚀，减少了一次光罩，降低了成本。
此外，干法刻蚀工艺是通过时间控制刻蚀深度，而不是利用不同材料的刻蚀速率差异而控制刻蚀深度，所以采用干法刻蚀工艺可以省去湿法刻蚀工艺中使用的刻蚀停止层。
此外，形成的所述发射极206的尺寸与所述发射极电极205的尺寸相同，能够有效提升所述发射极206与所述发射极电极205之间的电传导性和热传导性，进而提升器件结构的性能。
请参考图7，在露出的所述初始基极202上形成基极电极207。
在本实施例中，在露出的所述初始基极202上形成基极电极207的方法包括：在所述初始基极202上形成第三图形化层(未图示)，所述第三图形化层暴露出所述初始基极202的部分顶部表面；以所述第三图形化层为掩膜，采用第二蒸镀工艺在所述第三图形化层上和露出的所述初始基极202上形成初始基极电极(未图示)；去除所述第三图形化层和所述第三图形化层上的所述初始基极电极，形成所述基极电极207。
在本实施例中，所述基极电极207与所述初始基极202为欧姆接触。
所述基极电极207包括多层结构。
在本实施例中，所述基极电极207为依次层叠Pt膜、Ti膜、Pt膜、金(Au)膜的多层金属层。
请参考图8，在形成所述基极电极207之后，对所述初始基极202进行图形化处理形成基极208，所述基极208覆盖所述集电极201的部分顶部表面。
在本实施例中，对所述初始基极202进行图形化处理形成基极208的方法包括：在所述初始基极202上形成第一图形化层(未图示)，所述第一图形化层覆盖所述发射极206、所述发射极电极205、所述基极电极207、以及所述初始基极202的部分顶部表面；以所述第一图形化层为掩膜刻蚀所述初始基极202，直至暴露出所述刻蚀停止层204的顶部表面为止，形成所述基极208。
请参考图9，在露出的所述集电极201上形成集电极电极209。
在本实施例中，所述集电极电极具体形成于所述刻蚀停止层204上。
在本实施例中，在露出的所述集电极201上形成所述集电极电极209的方法包括：在所述集电极201上形成第四图形化层(未图示)，所述第四图形化层暴露出所述集电极201的部分顶部表面；以所述第四图形化层为掩膜，采用第三蒸镀工艺在所述第四图形化层上和露出的所述集电极201上形成初始集电极电极(未图示)；去除所述第四图形化层和所述第四图形化层上的所述初始集电极电极，形成所述集电极电极209。
在本实施例中，所述集电极电极209与所述集电极201为欧姆接触。
所述集电极电极209包括多层结构。
在本实施例中，所述集电极电极209为依次层叠Ti膜和Au膜的多层金属层。
在本实施例中，由所述发射极206和所述发射极电极205构成HBT中的发射极结构；由所述基极208和所述基极电极207构成HBT中的基极结构；由所述集电极201和所述集电极电极209构成HBT中的集电极结构。
所述集电极201内掺杂有第一离子；所述基极208内掺杂有第二离子，所述第一离子的电学类型和所述第二离子的电学类型不同，所述第二离子的掺杂浓度大于所述第一离子的掺杂浓度。
所述发射极206内掺杂有第三离子，所述第三离子的电学类型与所述第二离子的电学类型不同，所述第三离子的电学类型与所述第一离子的电学类型相同，所述第三离子的掺杂浓度大于所述第一离子的掺杂浓度，且所述第三离子的掺杂浓度小于所述第二离子的掺杂浓度。
在本实施例中，所述集电极201为掺杂浓度为1E16atoms/cm3的N型砷化镓(GaAs)；所述基极208为掺杂浓度为1E19atoms/cm3的P型砷化镓；所述发射极206为掺杂浓度为1E17atoms/cm3的N型砷化镓。
相应的，本发明实施例中还提供一种异质结双极晶体管结构，请继续参考图9，包括：基底200；位于所述基底200上的集电极201；位于所述集电极201上的基极208，所述基极208覆盖所述集电极201的部分顶部表面；位于所述基极208上的发射极206，所述发射极206覆盖所述基极208的部分顶部表面；位于所述发射极206上的发射极电极205，所述发射极电极205在所述基底200上的投影图形与所述发射极206在所述基底200上的投影图形重合；位于露出的所述基极208上的基极电极207；位于露出的所述集电极201上的集电极电极209。
在本实施例中，由于所述发射极206的尺寸与所述发射极电极205的尺寸相同，能够有效提升所述发射极206与所述发射极电极205之间的电传导性和热传导性，进而提升器件结构的性能。
在本市实施例中，还包括：位于所述集电极201和所述基极208之间的刻蚀停止层204。
所述发射极电极205包括多层结构。
在本实施例中，所述发射极电极205为依次层叠的钛(Ti)膜、铂(Pt)膜、Ti膜、Pt膜、Ti膜的多层金属层。
所述基极电极207包括多层结构。
在本实施例中，所述基极电极207为依次层叠Pt膜、Ti膜、Pt膜、金(Au)膜的多层金属层。
所述集电极电极209包括多层结构。
在本实施例中，所述集电极电极209为依次层叠Ti膜和Au膜的多层金属层。
所述集电极201内掺杂有第一离子；所述基极208内掺杂有第二离子，所述第一离子的电学类型和所述第二离子的电学类型不同，所述第二离子的掺杂浓度大于所述第一离子的掺杂浓度。
所述发射极206内掺杂有第三离子，所述第三离子的电学类型与所述第二离子的电学类型不同，所述第三离子的电学类型与所述第一离子的电学类型相同，所述第三离子的掺杂浓度大于所述第一离子的掺杂浓度，且所述第三离子的掺杂浓度小于所述第二离子的掺杂浓度。
在本实施例中，所述集电极201为掺杂浓度为1E16atoms/cm3的N型砷化镓(GaAs)；所述基极208为掺杂浓度为1E19atoms/cm3的P型砷化镓；所述发射极206为掺杂浓度为1E17atoms/cm3的N型砷化镓。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种异质结双极晶体管结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括基底、位于所述基底上的集电极、位于所述集电极上的初始基极、以及位于所述初始基极上的初始发射极；
在所述初始发射极上形成发射极电极，所述发射极电极覆盖所述初始发射极的部分顶部表面；
以所述发射极电极为掩膜，采用干法刻蚀工艺刻蚀所述初始发射极，直至暴露出所述初始基极的顶部表面为止，形成发射极，所述发射极覆盖所述初始基极的部分顶部表面；
在露出的所述初始基极上形成基极电极；
在形成所述基极电极之后，对所述初始基极进行图形化处理形成基极，所述基极覆盖所述集电极的部分顶部表面；
在露出的所述集电极上形成集电极电极。
2.如权利要求1所述异质结双极晶体管结构的形成方法，其特征在于，所述干法刻蚀工艺的工艺参数包括：刻蚀气体包括：氯气；刻蚀气体的流量为10sccm～500sccm。
3.如权利要求1所述异质结双极晶体管结构的形成方法，其特征在于，对所述初始基极进行图形化处理形成基极的方法包括：在所述集电极和所述初始基极之间形成刻蚀停止层；在所述初始基极上形成第一图形化层，所述第一图形化层覆盖所述发射极、所述发射极电极、所述基极电极、以及所述初始基极的部分顶部表面；以所述第一图形化层为掩膜刻蚀所述初始基极，直至暴露出所述刻蚀停止层的顶部表面为止，形成所述基极。
4.如权利要求1所述异质结双极晶体管结构的形成方法，其特征在于，在所述初始发射极上形成发射极电极的方法包括：在所述初始发射极上形成第二图形化层，所述第二图形化层暴露出所述初始发射极的部分顶部表面；以所述第二图形化层为掩膜，采用第一蒸镀工艺在所述第二图形化层上和露出的所述初始发射极上形成初始发射极电极；去除所述第二图形化层和所述第二图形化层上的所述初始发射极电极，形成所述发射极电极。
5.如权利要求1所述异质结双极晶体管结构的形成方法，其特征在于，所述发射极电极包括多层结构。
6.如权利要求1所述异质结双极晶体管结构的形成方法，其特征在于，在露出的所述初始基极上形成基极电极的方法包括：在所述初始基极上形成第三图形化层，所述第三图形化层暴露出所述初始基极的部分顶部表面；以所述第三图形化层为掩膜，采用第二蒸镀工艺在所述第三图形化层上和露出的所述初始基极上形成初始基极电极；去除所述第三图形化层和所述第三图形化层上的所述初始基极电极，形成所述基极电极。
7.如权利要求1所述异质结双极晶体管结构的形成方法，其特征在于，所述基极电极包括多层结构。
8.如权利要求1所述异质结双极晶体管结构的形成方法，其特征在于，在露出的所述集电极上形成集电极电极的方法包括：在所述集电极上形成第四图形化层，所述第四图形化层暴露出所述集电极的部分顶部表面；以所述第四图形化层为掩膜，采用第三蒸镀工艺在所述第四图形化层上和露出的所述集电极上形成初始集电极电极；去除所述第四图形化层和所述第四图形化层上的所述初始集电极电极，形成所述集电极电极。
9.如权利要求1所述异质结双极晶体管结构的形成方法，其特征在于，所述集电极电极包括多层结构。
10.如权利要求1所述异质结双极晶体管结构的形成方法，其特征在于，所述集电极内掺杂有第一离子；所述基极内掺杂有第二离子，所述第一离子的电学类型和所述第二离子的电学类型不同，所述第二离子的掺杂浓度大于所述第一离子的掺杂浓度。
11.如权利要求10所述异质结双极晶体管结构的形成方法，其特征在于，所述发射极内掺杂有第三离子，所述第三离子的电学类型与所述第二离子的电学类型不同，所述第三离子的电学类型与所述第一离子的电学类型相同，所述第三离子的掺杂浓度大于所述第一离子的掺杂浓度，且所述第三离子的掺杂浓度小于所述第二离子的掺杂浓度。
12.一种异质结双极晶体管结构，其特征在于，包括：
基底；
位于所述基底上的集电极；
位于所述集电极上的基极，所述基极覆盖所述集电极的部分顶部表面；
位于所述基极上的发射极，所述发射极覆盖所述基极的部分顶部表面；
位于所述发射极上的发射极电极，所述发射极电极在所述基底上的投影图形与所述发射极在所述基底上的投影图形重合；
位于露出的所述基极上的基极电极；
位于露出的所述集电极上的集电极电极。
13.如权利要求12所述异质结双极晶体管结构，其特征在于，还包括：位于所述集电极和所述基极之间的刻蚀停止层。
14.如权利要求12所述异质结双极晶体管结构，其特征在于，所述发射极电极包括多层结构。
15.如权利要求12所述异质结双极晶体管结构，其特征在于，所述基极电极包括多层结构。
16.如权利要求12所述异质结双极晶体管结构，其特征在于，所述集电极电极包括多层结构。
17.如权利要求12所述异质结双极晶体管结构，其特征在于，所述集电极内掺杂有第一离子；所述基极内掺杂有第二离子，所述第一离子的电学类型和所述第二离子的电学类型不同，所述第二离子的掺杂浓度大于所述第一离子的掺杂浓度。
18.如权利要求17所述异质结双极晶体管结构，其特征在于，所述发射极内掺杂有第三离子，所述第三离子的电学类型与所述第二离子的电学类型不同，所述第三离子的电学类型与所述第一离子的电学类型相同，所述第三离子的掺杂浓度大于所述第一离子的掺杂浓度，且所述第三离子的掺杂浓度小于所述第二离子的掺杂浓度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211378458.1A CN115714137A (zh) | 2022-11-04 | 2022-11-04 | 异质结双极晶体管结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211378458.1A CN115714137A (zh) | 2022-11-04 | 2022-11-04 | 异质结双极晶体管结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115714137A true CN115714137A (zh) | 2023-02-24 |
Family
ID=85232301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211378458.1A Pending CN115714137A (zh) | 2022-11-04 | 2022-11-04 | 异质结双极晶体管结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115714137A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116230758A (zh) * | 2023-05-06 | 2023-06-06 | 常州承芯半导体有限公司 | 异质结双极晶体管结构及其形成方法 |
| CN116581155A (zh) * | 2023-07-13 | 2023-08-11 | 常州承芯半导体有限公司 | 异质结双极晶体管结构及其形成方法 |
-
2022
- 2022-11-04 CN CN202211378458.1A patent/CN115714137A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116230758A (zh) * | 2023-05-06 | 2023-06-06 | 常州承芯半导体有限公司 | 异质结双极晶体管结构及其形成方法 |
| CN116581155A (zh) * | 2023-07-13 | 2023-08-11 | 常州承芯半导体有限公司 | 异质结双极晶体管结构及其形成方法 |
| CN116581155B (zh) * | 2023-07-13 | 2023-10-27 | 常州承芯半导体有限公司 | 异质结双极晶体管结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115714137A (zh) | 异质结双极晶体管结构及其形成方法 | |
| JPH09102504A (ja) | 自己整列サブミクロンヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| US6368929B1 (en) | Method of manufacturing a semiconductor component and semiconductor component thereof | |
| EP1291923B1 (en) | Heterojunction bipolar transistor and production process therefore | |
| JP2002170829A (ja) | ヘテロ接合型バイポーラトランジスタ及びその製造方法 | |
| JP2002198514A (ja) | バイポーラトランジスタ及びその製造方法 | |
| US20060284282A1 (en) | Heterjunction bipolar transistor with tunnelling mis emitter junction | |
| JP2007273538A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| US5468659A (en) | Reduction of base-collector junction parasitic capacitance of heterojunction bipolar transistors | |
| JP5519340B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2002261271A (ja) | 半導体装置及びその製造方法 | |
| JP3755658B2 (ja) | Ｈｂｔの製造方法 | |
| JP3866936B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP4026347B2 (ja) | 化合物半導体バイポーラトランジスタの製造方法 | |
| JP2004327717A (ja) | 半導体装置およびその製造方法 | |
| CN220510039U (zh) | 异质结双极晶体管结构 | |
| JP3244795B2 (ja) | 半導体装置の製造方法 | |
| JP2001326229A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP5491233B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| CN115602712A (zh) | 异质结双极晶体管结构及其形成方法 | |
| JP2003258004A (ja) | メサ型半導体装置及びその製造方法 | |
| CN116207139A (zh) | 异质结双极晶体管和异质结双极晶体管的形成方法 | |
| CN115995487A (zh) | 异质接面双载子晶体管 | |
| US8866264B2 (en) | Semiconductor device and manufacturing method of the same | |
| JP4930269B2 (ja) | 化合物半導体バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |